CN106777419A - 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法 - Google Patents

一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法 Download PDF

Info

Publication number
CN106777419A
CN106777419A CN201510805540.1A CN201510805540A CN106777419A CN 106777419 A CN106777419 A CN 106777419A CN 201510805540 A CN201510805540 A CN 201510805540A CN 106777419 A CN106777419 A CN 106777419A
Authority
CN
China
Prior art keywords
beeline
result
spacing
spacing inspection
inspection result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510805540.1A
Other languages
English (en)
Inventor
马海南
于士涛
范永兴
路艳芳
杨晓东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huada Empyrean Software Co Ltd
Beijing CEC Huada Electronic Design Co Ltd
Original Assignee
Beijing CEC Huada Electronic Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing CEC Huada Electronic Design Co Ltd filed Critical Beijing CEC Huada Electronic Design Co Ltd
Priority to CN201510805540.1A priority Critical patent/CN106777419A/zh
Publication of CN106777419A publication Critical patent/CN106777419A/zh
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法属于半导体集成电路设计自动化领域,主要涉及如何将间距检查结果按照违反间距规则严重程度排序,提高人工分类效率。平板显示版图的间距检查借鉴于集成电路版图,二者存在类似的问题,即并非所有违规结果都要修改版图。目前,主要依赖人工判断,将所有结果分为需要修改版图和不需要修改版图两类。事实上,影响人工分类最重要的指标是间距检查结果的最短距离。本发明在执行间距检查期间同时计算最短距离,将最短距离附加到间距检查结果上,反标到原始版图,辅助人工分类。同时,根据最短距离由小到大对结果排序,从而近似实现了按照违规严重程度排序,显著提高人工检图效率。

Description

一种集成电路版图与平板显示版图中基于最短距离的间距检 查结果分类方法
技术领域
一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法属于半导体集成电路设计自动化领域,主要涉及如何将间距检查结果按照违反间距规则严重程度排序,提高人工分类效率。
背景技术
间距检查(Dimensional Check)是电子设计自动化的一个重要组成部分,源于集成电路版图(Integrated Circuit,IC)设计流程,通常检查的是导线宽度(Width)、导线间距(Space)等项目,输出结果是违反间距规则的设计。平板显示(Flat Panel Display,FPD)版图的间距检查借鉴于集成电路版图。
二者存在类似的问题,即并非所有违规结果都要修改版图,但版图交付流片前必须迭代修改严重违反规则的设计,才能确保流片成功。目前,结果违规的严重程度主要依赖人工判断,将所有结果分为需要修改版图和不需要修改版图两类。
事实上,影响人工分类最重要的指标是间距检查结果的最短距离。该距离指的是,对于某个间距检查结果,其原始版图几何边段之间所有距离的最小值。最短距离反映了导线之间的最小距离或某条导线的最小宽度等。最短距离值越小,违反间距检查规则越严重,越容易发生短路或断路,导致流片生产失败。
在人工分类全部间距检查结果的过程中,最重要的步骤就是对间距检查最短距离的判断。每判断一个结果,就要将该结果反标到原始版图上,利用尺子工具测量结果的最短距离,效率很低,测量准确度也不高。同时,从结果的最短距离的角度看,所有间距检查的顺序是混杂的,最短距离长的结果和短的结果混在一起,交替出现,这也影响了人工分类速度。如果能够根据最短距离对全部结果进行排序,也就近似实现了按照违反间距规则严重程度排序,需要修改的版图的结果大都集中在一起,不需要修改版图的结果也大都集中在一起,可以显著提高人工分类速度。
目前,在没有最短距离的辅助下,对违规结果进行人工分类,工作效率很低。特别是每次修改版图后迭代执行间距检查时,又需要重新筛选结果,严重拖延了版图设计流程。
通过本文发明内容及具体实施方式可知,利用最短距离对间距检查结果辅助分类,方法简单易行,不改变现有版图设计流程,极易推广普及。随着集成电路与平板显示电路规模日趋增大,版图布局日益复杂,利用最短距离对间距检查结果辅助分类必将成为一种趋势,保障版图设计流程高效运转。
发明内容
本发明针对半导体集成电路设计自动化领域,对集成电路版图与平板显示版图执行间距检查后,人工手动分类检查结果工作效率低,拖延了整个版图设计流程的实际问题,提出了一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法。
本发明的创新之处在于,对集成电路版图与平板显示版图执行间距检查时,创造性的将间距检查结果的最短距离同时计算出来,并附加到对应的间距检查结果上。这一做法为加速后续的人工检图流程提供了诸多可能:既可以将最短距离线段与间距检查结果同时反标到原始版图,避免人工测量最短距离的繁琐步骤,又可以基于最短距离值对全部间距检查结果进行排序,近似实现了按照违反间距规则严重程度的结果排序,加速人工分类筛选。
本发明的主要技术方案包括以下三个方面:
第一,间距检查结果最短距离的定义。
(1)对于某个间距检查结果,最短距离定义为其原始版图几何边段之间所有距离的最小值;为了反标到原始版图便于人工观察,最短距离表示为线段的形式,线段的起始端点来源于原始版图的一个边段,线段的终止端点来源于原始版图的另一个边段;
(2)线段起止端点的位置仅为了便于人工观察,无严格规定,当某个间距检查结果存在多处最短距离,例如原始版图两条几何边段相互平行时,任选一处最短距离线段即可;
(3)不同间距检查结果的最短距离相互比较时,仅比较最短距离线段长度,即最短距离值的大小。
第二,间距检查结果最短距离的计算方法。
(1)将原始版图的几何边两两匹配,分别计算间距检查结果;
(2)计算步骤(1)的间距检查结果时,同时计算出该结果原始版图几何边段之间所有距离的最小值;此处使用的是原始版图的几何边段,而不是整条几何边,因为间距检查结果可能只涉及原始几何边的片段;最短距离以线段的形式附加到间距检查结果上;
(3)当若干间距检查结果存在公共面积区域,需要进行结果合并时,将此若干结果中最短距离值最小的那条最短距离线段,作为合并后间距检查结果的最短距离线段;当存在多条最短距离线段相等且同为最小值时,任选其中之一即可。
第三,利用间距检查结果最短距离对间距检查结果辅助分类的方法。
(1)将间距检查结果反标到原始版图时,同时反标该结果的最短距离,即以线段方式标记该结果最短距离的起止位置,并以数字方式标记最短距离值,即线段长度;此反标方式可以避免人工测量最短距离的步骤,提高检图效率;
(2)将所有间距检查结果按照其最短距离值从小到大进行排序,也就近似实现了按照违反间距规则严重程度的结果排序,最严重的违规结果排在前面,需要修改版图的可能性更大,最轻微的违规结果排在后面,需要修改版图的可能性更小,从而辅助人工对全部间距检查结果的高效分类,提高检图效率。
附图说明
图1 电路版图局部及其合并前的间距检查结果;
图2 电路版图局部及其合并前的附带最短距离的间距检查结果;
图3 电路版图局部及其合并后的附带最短距离的间距检查结果。
具体实施方式
本部分详细说明实现发明的优选方式。
实现发明的优选方式与主要技术方案相对应,包括以下三方面内容:
第一,合并前的间距检查结果的及其最短距离的计算。
参考图1,图(11)(12)(13)表示一个电路版图局部及其合并前的间距检查结果,右侧图(14)(15)(16)(17)定义了间距检查规则:
如图(14),黑色几何图形为间距检查的一个输入图层L1;
如图(15),白色几何图形为间距检查的另一个输入图层L2;
如图(16),S为间距检查尺寸,当L1层图形与L2层图形之间的距离小于等于S时,输出结果;
如图(17),阴影几何图形为间距检查的输出结果图层。此处无论水平条纹、垂直条纹还是网格阴影,均表示同一个输出结果图层。如此区分是因为合并前的间距检查结果可能相互重叠,存在公共面积区域。那么,水平或垂直条纹阴影均表示单个结果面积区域,网格阴影表示2个结果的公共面积区域。
如图(11),表示3个合并前的间距检查结果,存在重叠现象。其中水平条纹结果2个,垂直条纹结果1个,网格阴影是水平条纹结果与垂直条纹结果的公共面积区域。此处仅存在2个结果相互重叠,不存在3个结果相互重叠的情况。
如图(12),表示2个合并前的间距检查结果,存在重叠现象。其中水平条纹结果1个,垂直条纹结果1个,网格阴影是水平条纹结果与垂直条纹结果的公共面积区域。
如图(13),表示1个合并前的间距检查结果,不存在重叠现象。
参考图2,将图1的全部6个合并前的间距检查结果分别计算其最短距离。
为了清晰表示每个结果及其最短距离,将每个结果的及其依赖的原始版图几何图形分列出来,如图(21)(22)(23)(24)(25)(26)。
图(21)(22)(23)的3个结果对应图(11),其中最短距离线段采用双向带箭头的线段标出,可以看出图(21)的结果最短距离值在全部6个结果中是最长的,大约0.7倍S长度。如果没有和其他结果合并,图(21)的结果违反间距检查规则是最轻微的,最有可能被忽略,不用修改版图。图(22)(23)的结果,尽管形状不同,对应的原始版图几何边段也不同,但其最短距离线段是相同的,都是L1矩形右上顶点到L2图形的垂线段,这是可能出现的。该最短距离值在全部6个结果中是最短的,大约为0.49倍S长度。其违反间距检查规则是最严重的,最有可能被要求修改版图。
图(24)(25)的2个结果对应图(12),类似于图(22)(23)的结果,图(24)(25)的结果尽管形状不同,对应的原始版图几何边段也不同,但其最短距离线段是相同的。该最短距离值大约为0.5倍S长度。
图(26)的1个结果对应图(13),由于来自于L1和L2的几何边段相互平行,因此其最短距离线段可以任意选取,在图(26)的线段位置上,向左或向右平移一点均可。该最短距离值大约为0.6倍S长度。
第二,合并间距检查结果过程中最短距离的计算。
参考图3,将全部6个间距检查结果合并为3个,附带选取3个对应的最短距离。
图(31)来源于图(11)的3个结果,其最短距离在图(21)(22)(23)的最短距离中选取,因此选取图(22)或(23)的最短距离,对应最短距离值大约为0.49倍S长度。值得注意的是,图(21)的最短距离原本是最长的大约0.7倍S长度,所在结果是最有可能被忽略的,但与图(22)(23)的结果合并为图(31)的结果后,最短距离值大约为0.49倍S长度,是违反间距检查规则最严重的。
图(32)来源于图(12)的2个结果,其最短距离在图(24)(25)的最短距离中选取,二者最短距离线段相同,任选其一。
图(33)来源于图(32)的1个结果,其最短距离就是图(26)的最短距离。
图1与图2是工具软件执行间距检查的内部过程,图3是输出结果。人工检图时所使用的间距检查结果及其最短距离,如果反标到原始版图上,就类似于图3所示。当然,每个最短距离线段旁边,还要标出最短距离数值的大小,便于阅读筛选。
第三,间距检查结果最短距离的应用。
经历第一、第二两个步骤后,在对电路版图执行间距检查时,检查结果的最短距离同时被计算出来,并附加到对应的间距检查结果上。那么,人工检图时,就可以从两个方面利用最短距离信息。
首先,基于最短距离值从小到大对全部间距检查结果进行排序,也就近似实现了按照违反间距规则严重程度的结果排序,最严重的违规结果排在前面,最轻微的违规结果排在后面。人工分类每一个结果时,首先遇到的就是最严重的违规结果,方便在最短时间内分类筛选出需要修改版图的结果集合,转入迭代修改版图流程。
然后,在具体判断每个结果是否真的严重违规,是否真的需要修改版图时,将最短距离线段与间距检查结果同时反标到原始版图,人工需要最短距离值时直接观察即可,避免人工测量最短距离的繁琐步骤,从而缩短每一个结果的判断时间。
通过发明内容及具体实施方式可知,利用最短距离对间距检查结果辅助分类,方法简单易行,不改变现有版图设计流程,极易推广普及。随着集成电路与平板显示电路规模日趋增大,版图布局日益复杂,利用最短距离对间距检查结果辅助分类必将成为一种趋势,保障版图设计流程高效运转。

Claims (4)

1.一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法,技术特征在于:对集成电路版图或平板显示版图执行间距检查时,同时计算间距检查结果的最短距离,并附加到对应结果上;人工分类需要修改版图的间距检查结果时,利用结果的最短距离辅助判断,提高检图效率。
2.根据权利要求1所述的方法,其中“间距检查结果的最短距离”指的是:对于某个间距检查结果,其原始版图几何边段之间所有距离的最小值;为了反标到原始版图便于人工观察,最短距离表示为线段的形式,线段的起始端点来源于原始版图的一个边段,线段的终止端点来源于原始版图的另一个边段;线段起止端点的位置仅为了便于人工观察,无严格规定,当某个间距检查结果存在多处最短距离,例如原始版图两条几何边段相互平行时,任选一处最短距离线段即可;不同间距检查结果的最短距离相互比较时,仅比较最短距离线段长度,即最短距离值的大小。
3.根据权利要求1所述的方法,其中“计算间距检查结果的最短距离”的方法为:① 将原始版图的几何边两两匹配,分别计算间距检查结果;② 计算步骤①的间距检查结果时,同时计算出该结果原始版图几何边段之间所有距离的最小值;此处使用的是原始版图的几何边段,而不是整条几何边,因为间距检查结果可能只涉及原始几何边的片段;最短距离以线段的形式附加到间距检查结果上;③ 当若干间距检查结果存在公共面积区域,需要进行结果合并时,将此若干结果中最短距离值最小的那条最短距离线段,作为合并后间距检查结果的最短距离线段;当存在多条最短距离线段相等且同为最小值时,任选其中之一即可。
4.根据权利要求1所述的方法,其中“利用最短距离辅助判断”的方法为:① 将间距检查结果反标到原始版图时,同时反标该结果的最短距离,即以线段方式标记该结果最短距离的起止位置,并以数字方式标记最短距离值,即线段长度;此反标方式可以避免人工测量最短距离的步骤,提高检图效率;② 将所有间距检查结果按照其最短距离值从小到大进行排序,从而近似实现了按照违反间距规则严重程度的结果排序,最严重的违规结果排在前面,需要修改版图的可能性更大,最轻微的违规结果排在后面,需要修改版图的可能性更小,从而辅助人工对全部间距检查结果的高效分类,提高检图效率。
CN201510805540.1A 2015-11-20 2015-11-20 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法 Pending CN106777419A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510805540.1A CN106777419A (zh) 2015-11-20 2015-11-20 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510805540.1A CN106777419A (zh) 2015-11-20 2015-11-20 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法

Publications (1)

Publication Number Publication Date
CN106777419A true CN106777419A (zh) 2017-05-31

Family

ID=58884752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510805540.1A Pending CN106777419A (zh) 2015-11-20 2015-11-20 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法

Country Status (1)

Country Link
CN (1) CN106777419A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220448A (zh) * 2017-06-06 2017-09-29 北京华大九天软件有限公司 一种导线路径实时计算与检查方法及引擎
CN108170831A (zh) * 2018-01-11 2018-06-15 上海华虹宏力半导体制造有限公司 版图差异的量化分析方法
CN110501626A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 电子装置测试数据库产生方法
CN112765930A (zh) * 2021-01-18 2021-05-07 广州市奥威亚电子科技有限公司 电路原理图的检查方法、装置、设备及存储介质
CN116992818A (zh) * 2023-09-20 2023-11-03 深圳市小铭工业互联网有限公司 电路板版图设计方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1696939A (zh) * 2004-05-15 2005-11-16 鸿富锦精密工业(深圳)有限公司 印刷电路板的布线距离验证系统及方法
CN1979502A (zh) * 2005-11-30 2007-06-13 英业达股份有限公司 设计错误的检查系统及方法
CN101832950A (zh) * 2010-04-28 2010-09-15 深圳创维-Rgb电子有限公司 一种pcb板质量检测方法、系统及装置
CN102592000A (zh) * 2011-01-13 2012-07-18 鸿富锦精密工业(深圳)有限公司 电路板布线检测系统及方法
US20140068543A1 (en) * 2012-09-04 2014-03-06 Globalfoundries Inc. Method to enhance double patterning routing efficiency
CN104850668A (zh) * 2014-02-13 2015-08-19 深圳崇达多层线路板有限公司 一种计算机辅助设计方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1696939A (zh) * 2004-05-15 2005-11-16 鸿富锦精密工业(深圳)有限公司 印刷电路板的布线距离验证系统及方法
CN1979502A (zh) * 2005-11-30 2007-06-13 英业达股份有限公司 设计错误的检查系统及方法
CN101832950A (zh) * 2010-04-28 2010-09-15 深圳创维-Rgb电子有限公司 一种pcb板质量检测方法、系统及装置
CN102592000A (zh) * 2011-01-13 2012-07-18 鸿富锦精密工业(深圳)有限公司 电路板布线检测系统及方法
US20140068543A1 (en) * 2012-09-04 2014-03-06 Globalfoundries Inc. Method to enhance double patterning routing efficiency
CN104850668A (zh) * 2014-02-13 2015-08-19 深圳崇达多层线路板有限公司 一种计算机辅助设计方法和装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107220448A (zh) * 2017-06-06 2017-09-29 北京华大九天软件有限公司 一种导线路径实时计算与检查方法及引擎
CN107220448B (zh) * 2017-06-06 2020-05-12 北京华大九天软件有限公司 一种导线路径实时计算与检查方法及引擎
CN108170831A (zh) * 2018-01-11 2018-06-15 上海华虹宏力半导体制造有限公司 版图差异的量化分析方法
CN110501626A (zh) * 2018-05-17 2019-11-26 瑞昱半导体股份有限公司 电子装置测试数据库产生方法
CN110501626B (zh) * 2018-05-17 2022-09-23 瑞昱半导体股份有限公司 电子装置测试数据库产生方法
CN112765930A (zh) * 2021-01-18 2021-05-07 广州市奥威亚电子科技有限公司 电路原理图的检查方法、装置、设备及存储介质
CN116992818A (zh) * 2023-09-20 2023-11-03 深圳市小铭工业互联网有限公司 电路板版图设计方法及系统
CN116992818B (zh) * 2023-09-20 2024-01-05 深圳市小铭工业互联网有限公司 电路板版图设计方法及系统

Similar Documents

Publication Publication Date Title
CN106777419A (zh) 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法
CN1259711C (zh) 评估内连线结构布局及其金属片电阻的方法
CN104297254B (zh) 一种基于混合法的印刷电路板缺陷检测方法及系统
US6117183A (en) Interactive CAD apparatus for designing packaging of logic circuit design
US7281232B1 (en) Method and apparatus for automatically checking circuit layout routing
US6972493B2 (en) Semiconductor integrated circuit having reduced cross-talk noise
CN106202831A (zh) 一种基于bim的管线综合优化方法
CN103988069A (zh) 图像检查装置的检查区域设定方法
CN107239617B (zh) 一种异形版图中基于轨道的紧凑布线方法
US8446152B2 (en) Printed circuit board test assisting apparatus, printed circuit board test assisting method, and computer-readable information recording medium
CN110222423A (zh) 基于模型属性对多种类安全带电净距的检测方法
US6581196B2 (en) Automated crosstalk identification system
CN103678741A (zh) 一种集成电路版图验证中短路路径的图形优化方法
CN105488239A (zh) 一种平板显示版图设计规则检查结果自动筛选方法
CN102663161B (zh) 一种射频集成电路三角网格剖分的方法
CN107220448A (zh) 一种导线路径实时计算与检查方法及引擎
CN105528769A (zh) 图像修补方法及系统
US20060090147A1 (en) Inspection method and inspection apparatus for semiconductor integrated circuit
US20120226479A1 (en) Method of Generating RC Technology File
US8219948B2 (en) Layout verification device, layout verification program, and layout verification method of layout pattern of semiconductor device
CN104951594B (zh) 集成电路的布线方法以及集成电路结构
CN101593222B (zh) 一种实现版图验证中密度检查的方法
US8966428B2 (en) Fixed-outline floorplanning approach for mixed-size modules
CN105956088A (zh) 一种道路压盖关系的确定方法及装置
CN109540979A (zh) 一种显示模组和裂纹检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531