CN1979502A - 设计错误的检查系统及方法 - Google Patents

Abstract

本发明是一种设计错误的检查系统以及方法，应用在一电路板布线系统中，通过设定设计错误的判断规则，对设计规则检查后出现的错误进行分类，判断检查出的错误是否是可以忽略的错误，本发明的设计错误的检查系统包括：设定模块、层选择模块、分类模块、判断模块以及提示模块，其中，该系统还可包括导出模块以及储存模块；本发明的设计错误的检查系统在该设计规则检查后判定出的错误为不可忽略的错误时产生提示信号，提示使用者该错误是不可忽略的错误，以便使用者进行修改，可提升设计规则检查在错误处理上的效率，且可节约时间及人力。

Description

设计错误的检查系统及方法

技术领域

本发明是关于一种设计错误的检查系统及方法，特别是关于一种电路板布线的设计规则检查(Design Rules Check；DRC)后判定出的错误，更符合电路板错误检查实际需求的设计错误的检查系统及方法。

背景技术

近年来对印刷电路板(Printed Circuit Board；PCB)布局布线的要求越来越复杂，集成电路中晶体管数量不断增加，从而使得器件速度更快且每个脉冲缘上升时间缩短，同时接脚数也越来越多。相对的随着集成电路数量的密集化，在电路板设计上会产生频率、阻抗、检测以及串扰等方面的问题。一般而言，阻抗、走线长度及间隙等方面均是影响因素之一，通常称为关键性节点(net)，影响因素主要是由于参数相关性以及设计要求越来越复杂而产生的，例如两条走线的间隔可能取决于一个和节点电压及线路板材料都有关的函数，芯片的脉冲缘时间减小对高速和低速的设计都会产生影响。

之前大部份电路板上只有少数节点，电路板设计人员一般先对这些走线进行手工布线，然后再用软件对整个电路作大规模自动布线。如今的电路板上常常会有上万个甚至更多的节点，其中50％以上都属于关键性节点，此外，不仅关键性节点的数量增加，每个节点的影响因素也在增加。由于面临着上市时间的压力，此时采用手工布线已很难做到，必须借助专业软件进行辅助设计。

例如Allegro即是当前业界广泛使用的一种辅助线路布线软件，Allegro提供了良好且交互的工作接口和强大完善的功能，为当前高速、高密度、多层的复杂电路板设计布线提供了较好解决方案，此外，它拥有强大的影响因素设定，用户只须依据要求设定好布线规则，在布线中消除所有设计规则检查(Design Rules Check；DRC)错误就可以达到布线的设计要求，节省繁琐的人工检查时间，提高了工作效率。

尽管如此，当前例如Allegro的布线软件在完成设计规则检查后仍有许多不足之处。首先，它在设计规则检查后所有的设计规则检查错误均采用同一种显示方式进行显示，使工程师难以区分具体的设计规则检查错误属于何种类型，也难以分门别类地对设计规则检查错误进行修改；此外，布线软件的设计规则检查普遍过于死板，对于一部分实际上并不是错误的布线，它仍然报告设计规则检查错误，一块电路板往往会出现几十个、上百个这样的错误，工程师必须将其从真正需要处理的错误中加以排除，不但浪费了大量时间，还可能由于排除的过程出错给电路板设计造成不必要的麻烦。

因此，如何提供一种设计错误的检查系统及方法，避免上述现有技术的种种缺失，成为当前业界亟待解决的问题。

发明内容

为克服上述现有技术的问题，本发明的主要目的在于提供一种设计错误的检查系统及方法，它可对不同的设计规则检查后面临的错误进行分类，提升设计规则检查(Design Rules Check；DRC)在错误处理上的效率。

本发明的另一目的在于提供一种设计错误的检查系统以及方法，可缩短DRC对于错误处理的时间，且可节省大量人力资源。

为达上述及其它目的，本发明提供一种设计错误的检查系统以及方法，应用在电路板布线系统中。该设计错误的检查系统包括：设定模块，是供使用者设定设计错误的判断规则；层选择模块，在该电路板上选择需要进行设计规则检查的布线层；分类模块，对该层选择模块选择的布线层进行设计规则检查后面临的错误进行分类；判断模块，依据使用者通过该设定模块设定的判断规则以及该分类模块所分类的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，并据此产生判断结果；以及提示模块，在该判断模块的判断结果是不可忽略的错误时，产生提示信号，告知使用者该错误是不可忽略的错误。

在本发明的设计错误的检查系统中，该设定模块设定的判断规则是至少包括贯穿通孔间隔(Shape to thru via spacing)错误判断规则以及线间距(line to line spacing)错误判断规则。

另外，该提示模块是对不可忽略的错误通过显示单元以高亮度的方式提示该设计规则检查发生错误。再者，该提示模块也可以语音提示方式或文字信息提示方式提示使用者。

通过本发明的设计错误的检查系统执行的设计错误的检查方法包括以下步骤：(1)通过该设计错误的检查系统设定设计错误的判断规则；(2)该设计错误的检查系统选择进行设计规则检查的布线层；(3)该设计错误的检查系统对所选择的布线层进行设计规则检查后面临的错误进行分类；(4)该设计错误的检查系统借由设定的判断规则以及经分类后的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，若是则结束流程，否则进到步骤(5)；以及(5)该设计错误的检查系统产生一提示信号，告知使用者该设计规则检查后判定的错误是不可忽略的错误。

另外，本发明的设计错误的检查方法还包括将该分类后的错误类别以及对判断为不可忽略的错误予以导出。

与现有技术相比，本发明的设计错误的检查系统及方法对多个设计规则检查后面临的错误进行分类，通过本发明的设计错误的检查系统依据预先设定的判断规则以及经分类的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，且在该设计规则检查后判定出的错误为不可忽略的错误时产生提示信号，提示使用者该错误是不可忽略的错误，以便使用者进行修改，可提升设计规则检查在错误处理上的效率，且可节约时间及人力。

附图说明

图1是本发明的设计错误的检查系统的基本架构方块示意图；

图2是本发明的设计错误的检查方法的运作流程示意图。

具体实施方式

实施例

请参阅图1，它是本发明的设计错误的检查系统的方块图。如图所示，本发明的设计错误的检查系统1应用在一电路板的布线系统中，以在该电路板各布线层进行设计规则检查(Design Rules Check：DRC)后判定为错误时，可实时提示除错人员该错误是否是可忽略或不可忽略，提升除错效率。本实施例所述电路板的布线系统例如是Allegro布线软件。

本发明的设计错误的检查系统1包括：设定模块11、层选择模块12、分类模块13、判断模块14以及提示模块15，其中，该系统1还可包括导出模块16以及储存模块17。以下即对设定模块11、层选择模块12、分类模块13、判断模块14、提示模块15、导出模块16以及储存模块17进行详细说明。

该设定模块11是供使用者设定设计错误的判断规则。在本发明中该判断规则至少包括贯穿通孔间隔(Shape to thru via spacing)错误判断规则以及线间距(1ine to line spacing)错误判断规则。

一般情形下，贯穿通孔间隔错误是发生在电路板的电源层，它是布线时将贯穿通孔与走线重合布设情况下可能引起的错误，在电路板布线系统进行设计规则检查提示贯穿通孔间隔错误中，若贯穿通孔与走线的名称(net name)相同，则依此设计成的电路板将会有短路的情形发生，因此该由贯穿通孔与走线重合布设引起的错误是不可被忽略，反之，若贯穿通孔的名称与走线名称不同，则依此布线后设计成的电路板并不会出现不良状况，此时该错误即是可以忽略的错误，同时该错误也不必再标记为设计规则检查错误，即该错误可以被消除。在本实施例中，设定模块11所设定的贯穿通孔间隔错误判断即为贯穿通孔与其重合的走线二者名称相同时，该贯穿通孔间隔错误视为不可忽略的错误，否则视为可以忽略的错误。

线间距错误是发生于电路板的顶层(top layer)或者底层(buttomlayer)，它是由两条相邻走线之间的距离小于使用者预设的间距引起的错误，当前电路板布线系统对于电路板走线小于预设距离的状况，均会提示设计规则检查后所判定出的错误，然当上述两条走线均接有接脚(pin)并且走线长度均小于使用者的默认值时，该错误并不会引起电路板设计的缺失，因此该错误被视为可以忽略的错误，它仅在不符合上述条件时才是不可忽略的错误而必须进行修改。在本实施例中，设定模块11所设定的线间距错误判断规则是若两条走线两端点坐标与包括接脚的中心坐标重合，且该两条走线的长度均小于一默认值，则该线间距错误则视为不可忽略的错误，否则视为可以忽略的错误，其中，该默认值是使用者根据具体需要的不同而预先设定。

层选择模块12用以选择布线层，进行设计规则检查，目前的电路板一般均是例如五层板、七层板或者更多层的结构，层选择模块12是可以从多层中选择任意一层或者任意多层的组合，供后续进行设计规则检查的处理。

分类模块13是对层选择模块12选择的布线层，依据设计规则检查后面临的错误进行分类，在本实施例中，该DRC后面临的错误具有多个类别，例如贯穿通孔间隔(Shape to thru via spacing)错误以及线间距(line to line spacing)错误等，在本发明中仅以对贯穿通孔间隔错误以及线间距错误进行DRC处理为例进行说明，然而并非单以此限制本发明。

判断模块14是由设定模块11设定的判断规则以及分类的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，并据此产生判断结果，供提示模块15对该处理结果进行后续处理。如上所述，若使用者所选的DRC后面临的错误属于贯穿通孔间隔错误的类别，判断模块14根据设定模块11设定的贯穿通孔间隔错误判断规则，对比贯穿通孔及与其重叠的走线的名称是否相同，若相同则判断该错误是不可忽略的设计规则检查错误，若不相同则将该错误视为可以忽略的错误，同时将该可忽略的错误消除，避免花费大量人力及时间对其进行修改。若使用者所选的DRC后面临的错误属于线间距错误的类别，判断模块14根据设定模块11设定的线间距错误判断规则，对比两条走线两端点的坐标是否与接脚的中心坐标有重合，若两条走线的端点坐标均与接脚的中心坐标重合，则对比两个走线的长度是否均小于一默认值，若是即认为该设计规则检查后判定出的错误是可以忽略的错误，若未小于该默认值则认为其为不可忽略的错误。

提示模块15是对该判断模块14的判断结果进行处理，若该设计规则检查的判断结果是不可忽略的错误，则产生一提示信号，告知使用者该设计规则检查后判定出的错误是不可忽略的错误，以便使用者对该设计规则检查错误进行修改，消除该设计规则检查错误。在本实施例中，提示模块15将不可忽略的错误通过例如发光二极管等显示单元以高亮度的方式提示除错人员该设计发生错误，此外，提示模块15也可以语音提示方式或文字提示方式作提示动作，这些提示方法是现有技术，故在此不再为文追述。

导出模块16是将分类模块13的分类结果以及该判断模块14判断为不可忽略的设计错误导出，形成一外部文件储存在储存模块17中，以方便查阅。一般而言，该储存模块17储存的数据可包括由该分类模块13针对该层选择模块12所选择的布线层以及该判断模块14所判断出的设计错误等数据。再者，它还可储存由该设定模块11所设定的判断规则。

通过本发明的设计错误的检查系统1执行本发明的设计错误的检查方法的流程如图2所示。如图所示，本发明的设计错误的检查方法包括以下实施步骤：首先进行步骤S1，使用者通过设定模块11设定判断规则，其中，该判断规则至少包括贯穿通孔间隔(Shape to thru viaspacing)错误判断规则以及线间距(line to line spacing)错误判断规则，在本实施例中，贯穿通孔间隔错误的判断规则是若贯穿通孔间隔错误中贯穿通孔的名称与其重合的走线名称相同，则定义为不可忽略的设计规则检查错误，否则是可以忽略的设计规则检查错误，线间距错误判断规则是若两条走线的端点坐标与接脚中心坐标重合，且两条走线的长度均小于一默认值，则定义为不可忽略的错误，否则是可以忽略的错误，接着进行步骤S2。

在步骤S2中，通过层选择模块12在上述电路板中选择进行设计规则检查错误处理的布线层，在本实施例中，选择的布线层是可以是电路板的任意一层或者任意多个层的组合，接着进行步骤S3。

在步骤S3中，令分类模块13对层选择模块12所选择的布线层进行设计规则检查后面临的错误进行分类，接着进到步骤S4。

在步骤S4中，判断模块14借由步骤S1中设定的判断规则以及所分类的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，若是，则结束步骤流程，若否，则进到步骤S5。承前所述，对于贯穿通孔间隔错误类别的设计规则检查面临的错误，若判断模块14对比贯穿通孔的名称与与其重合的走线名称相同，则该设计规则检查后判定出的错误视为不可忽略的错误，否则为可以忽略的错误；对于线间距错误类别的设计规则检查面临的错误，若判断模块14对比两条走线端点坐标均与接脚的中心坐标重合，且两条走线的长度均小于一默认值，则该设计规则检查后判定出的错误是不可忽略的错误，否则为可以忽略的错误。

在步骤S5，提示模块15产生提示信号，告知使用者该设计规则检查后判定出的错误为不可忽略的错误。

本发明的设计错误的检查方法还包括导出模块16将分类模块13的分类结果及判断模块14判断为不可忽略的错误导出，形成一外部文件并储存在储存模块17中。

综上所述，本发明的设计错误的检查系统及方法是对多个设计规则检查后面临的错误进行分类，通过本发明的设计错误的检查系统依据预先设定的判断规则以及分类的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，且在该设计规则检查错误为不可忽略的错误时，产生一提示信号提示使用者该设计规则检查判定的错误是不可忽略的错误，以便使用者进行修改，可提升错误检查的效率，且可节约时间及人力。

Claims (12)

1.一种设计错误的检查系统，应用在电路板布线系统中，其特征在于，该设计错误的检查系统包括：

设定模块，是供使用者设定设计错误的判断规则；

层选择模块，在该电路板上选择需要进行设计规则检查的布线层；

分类模块，对该层选择模块选择的布线层进行设计规则检查后面临的错误进行分类；

判断模块，依据使用者通过该设定模块设定的判断规则以及该分类模块所分类的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，并据此产生判断结果；以及

提示模块，在该判断模块的判断结果是不可忽略的错误时，产生提示信号，告知使用者该错误是不可忽略的错误。

2.如权利要求1所述的设计错误的检查系统，其特征在于，该层选择模块用以选择组成该电路板的至少一布线层，以对该选择的布线层进行设计规则的错误检查的处理。

3.如权利要求1所述的设计错误的检查系统，其特征在于，该设定模块设定的判断规则至少包括贯穿通孔间隔错误判断规则以及线间距错误判断规则。

4.如权利要求1所述的设计错误的检查系统，其特征在于，该提示模块对不可忽略的错误通过显示单元以高亮度的方式提示该设计规则检查发生错误。

5.如权利要求1所述的设计错误的检查系统，其特征在于，其还包括导出模块，用以将该分类模块的分类结果以及该判断模块判断为不可忽略的错误导出。

6.如权利要求5所述的设计错误的检查系统，其特征在于，该设计错误的检查系统还包括储存模块，该储存模块是储存该导出模块所导出的分类结果及不可忽略的错误。

7.一种设计错误的检查方法，应用在一设计错误的检查系统中，且该系统是应用在一电路板布线系统中，其特征在于，该设计错误的检查方法包括：

(1)通过该设计错误的检查系统设定设计错误的判断规则；

(2)该设计错误的检查系统选择进行设计规则检查的布线层；

(3)该设计错误的检查系统对所选择的布线层进行设计规则检查后面临的错误进行分类；

(4)该设计错误的检查系统借由设定的判断规则以及经分类后的错误类别，判断该电路板布线在设计规则检查后判定出的错误是否是可以忽略的错误，若是则结束流程，否则进到步骤(5)；以及

(5)该设计错误的检查系统产生一提示信号，告知使用者该设计规则检查后判定的错误是不可忽略的错误。

8.如权利要求7所述的设计错误的检查方法，其特征在于，该步骤(2)选择的布线层是组成该电路板的至少一布线层。

9.如权利要求7所述的设计错误的检查方法，其特征在于，该步骤(1)所设定的判断规则至少包括贯穿通孔间隔错误判断规则以及线间距错误判断规则。

10.如权利要求7所述的设计错误的检查方法，其特征在于，该设计错误的检查还包括将该分类后的错误类别进行导出。

11.如权利要求7所述的设计错误的检查方法，其特征在于，该设计错误的检查还包括对判断为不可忽略的错误进行导出。

12.如权利要求10或11所述的设计错误的检查方法，其特征在于，对导出后的信息进行储存。

Images