JPH0934921A - Drcエラー表示装置 - Google Patents

Drcエラー表示装置

Info

Publication number
JPH0934921A
JPH0934921A JP7178761A JP17876195A JPH0934921A JP H0934921 A JPH0934921 A JP H0934921A JP 7178761 A JP7178761 A JP 7178761A JP 17876195 A JP17876195 A JP 17876195A JP H0934921 A JPH0934921 A JP H0934921A
Authority
JP
Japan
Prior art keywords
target
layer
wiring
guideline
error display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7178761A
Other languages
English (en)
Inventor
Chika Nishioka
千佳 西岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP7178761A priority Critical patent/JPH0934921A/ja
Publication of JPH0934921A publication Critical patent/JPH0934921A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 複数の対象レイヤが存在する場合でも、配線
レイヤの配線位置を効率よく決定することができるDR
Cエラー表示装置を得ることを目的とする。 【構成】 レイヤ配線部12により配線された配線レイ
ヤの周囲に、各対象レイヤとの最低間隔を示すガイドラ
インをそれぞれ色分け表示するとともに、当該配線レイ
ヤから上記最低間隔が確保されていない対象レイヤを検
出し、その対象レイヤのうち当該ガイドラインの内側に
位置する部分を強調表示するようにしたものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、LSIのレイアウト
を設計する際にDRCルール違反をチェックするDRC
エラー表示装置に関するものである。
【0002】
【従来の技術】図11は従来のDRCエラー表示装置を
示す構成図、図12はDRCエラー表示装置の表示内容
を示す画面図であり、図において、1は既に配置済のN
PNトランジスタ、2はレイヤAで構成されたNPNト
ランジスタ1のコレクタ端子(対象レイヤA)、3はレ
イヤAで構成されたNPNトランジスタ1のベース端
子、4はレイヤAで構成されたNPNトランジスタ1の
エミッタ端子(対象レイヤA)、5はレイヤAで構成さ
れたエミッタ端子4の配線(対象レイヤA)、6はNP
Nトランジスタ1から所定距離以上の間隔をもって配置
される必要のある素子であって、例えばレイヤBで構成
されたキャパシタ(対象レイヤB)、7はレイヤAで構
成され、ベース端子3に対してこれから配線しようとす
る配線レイヤ、7aは配線レイヤ7を配線する際にマウ
ス等でポインティングするライン、8はガイドライン、
9はDRCエラー部分である。
【0003】また、11は何れかの対象レイヤと配線レ
イヤ7の間で、最低限隔離すべき最低間隔Lを設定する
間隔設定部、12は配線レイヤ7を配線するレイヤ配線
部、13はレイヤ配線部12により配線された配線レイ
ヤ7の周囲に、最低間隔Lを示すガイドライン8を表示
するガイドライン表示部である。
【0004】次に動作について説明する。まず、配線レ
イヤ7を配線する場合、対象レイヤA(コレクタ端子
2,エミッタ端子4及び配線5)及び対象レイヤB(キ
ャパシタ6)との間隔がそれぞれ一定距離以上になるよ
うに配線する必要がある。
【0005】そこで、この従来例の場合、レイヤ配線部
12が配線レイヤ7をベース端子3に適宜配線したの
ち、間隔設定部11に対して、対象レイヤAまたは対象
レイヤBとの最低間隔Lを設定すると(図12では、対
象レイヤAとの最低間隔を設定した場合について示して
いる)、ガイドライン表示部13が、配線レイヤ7の周
囲に、最低間隔Lを示すガイドライン8を表示するよう
にしている。
【0006】これにより、対象レイヤAのうち、ガイド
ライン8の内側に位置する部分、即ち、DRCエラー部
分9を確認することができるようになる。従って、LS
I設計者は、対象レイヤAに対するDRCエラー部分9
の存在がなくなるように、配線レイヤ7の配線位置を修
正することができる。
【0007】なお、言うまでもないが、間隔設定部11
に対して、対象レイヤBとの最低間隔Lを設定した場合
には、対象レイヤBに係るガイドライン8が表示される
ので、対象レイヤBに対するDRCエラー部分9の存在
がなくなるように、配線レイヤ7の配線位置を修正する
ことができる。
【0008】
【発明が解決しようとする課題】従来のDRCエラー表
示装置は以上のように構成されているので、対象レイヤ
Aに係るガイドラインまたは対象レイヤBに係るガイド
ラインの何れか一方を表示することができるが、双方の
ガイドラインを同時に表示することができないため、何
れか一方の対象レイヤに係るガイドラインに基づいて配
線レイヤ7の配線位置を修正しても、他方の対象レイヤ
の存在によって、配線レイヤ7の配線位置を再度修正す
る必要を生じる場合があり、効率よく配線レイヤ7の配
線位置を決定することができないなどの問題点があっ
た。
【0009】この発明は上記のような問題点を解消する
ためになされたもので、複数の対象レイヤが存在する場
合でも、配線レイヤの配線位置を効率よく決定すること
ができるDRCエラー表示装置を得ることを目的とす
る。
【0010】
【課題を解決するための手段】請求項1の発明に係るD
RCエラー表示装置は、レイヤ配線部により配線された
配線レイヤの周囲に、各対象レイヤとの最低間隔を示す
ガイドラインをそれぞれ色分け表示するとともに、当該
配線レイヤから上記最低間隔が確保されていない対象レ
イヤを検出し、その対象レイヤのうち当該ガイドライン
の内側に位置する部分を強調表示するようにしたもので
ある。
【0011】請求項2の発明に係るDRCエラー表示装
置は、素子配置部により配置された配置素子の周囲に、
各対象素子との最低間隔を示すガイドラインをそれぞれ
色分け表示するとともに、当該配置素子から上記最低間
隔が確保されていない対象素子を検出し、その対象素子
のうち当該ガイドラインの内側に位置する部分を強調表
示するようにしたものである。
【0012】請求項3の発明に係るDRCエラー表示装
置は、ガイドラインの内側に位置する部分を点滅表示す
るようにしたものである。
【0013】請求項4の発明に係るDRCエラー表示装
置は、検出部により対象レイヤまたは対象素子が検出さ
れた場合、その旨を示す音声メッセージを発生するよう
にしたものである。
【0014】
【作用】請求項1の発明におけるDRCエラー表示装置
は、レイヤ配線部により配線された配線レイヤの周囲
に、各対象レイヤとの最低間隔を示すガイドラインをそ
れぞれ色分け表示するようにしたことにより、複数の対
象レイヤが存在する場合に、これらの存在位置を包括的
に考慮して配線レイヤの配線位置を決定することができ
るようになる。また、当該配線レイヤから上記最低間隔
が確保されていない対象レイヤを検出し、その対象レイ
ヤのうち当該ガイドラインの内側に位置する部分を強調
表示するようにしたことにより、DRCエラー部分を直
感的に認識することができるようになる。
【0015】請求項2の発明におけるDRCエラー表示
装置は、素子配置部により配置された配置素子の周囲
に、各対象素子との最低間隔を示すガイドラインをそれ
ぞれ色分け表示するようにしたことにより、複数の対象
素子が存在する場合に、これらの存在位置を包括的に考
慮して配線素子の配置位置を決定することができるよう
になる。また、当該配置素子から上記最低間隔が確保さ
れていない対象素子を検出し、その対象素子のうち当該
ガイドラインの内側に位置する部分を強調表示するよう
にしたことにより、DRCエラー部分を直感的に認識す
ることができるようになる。
【0016】請求項3の発明におけるDRCエラー表示
装置は、ガイドラインの内側に位置する部分を点滅表示
するようにしたことにより、DRCエラー部分が存在す
ることを確実に認識できるようになる。
【0017】請求項4の発明におけるDRCエラー表示
装置は、検出部により対象レイヤまたは対象素子が検出
された場合、その旨を示す音声メッセージを発生するよ
うにしたことにより、LSI設計者が、万一、DRCエ
ラー部分の存在を見落としても、DRCエラー部分が存
在することを確実に認識できるようになる。
【0018】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の実施例1によるDRCエラー表
示装置を示す構成図、図2はDRCエラー表示装置の表
示内容を示す画面図であり、図において、従来のものと
同一符号は同一または相当部分を示すので説明を省略す
る。8Aは対象レイヤA(コレクタ端子2,エミッタ端
子4及び配線5)に係るガイドライン、8Bは対象レイ
ヤB(キャパシタ6)に係るガイドライン、9Aは対象
レイヤAに係るDRCエラー部分(ガイドラインの内側
に位置する部分)、9Bは対象レイヤBに係るDRCエ
ラー部分(ガイドラインの内側に位置する部分)であ
る。
【0019】また、21は対象レイヤA及び対象レイヤ
Bと配線レイヤ7の間で、最低限隔離すべき最低間隔L
A ,LB をそれぞれ設定する間隔設定部、22はレイヤ
配線部12により配線された配線レイヤ7の周囲に、最
低間隔LA ,LB を示すガイドライン8A,8Bをそれ
ぞれ色分け表示するガイドライン表示部、23は対象レ
イヤAまたは対象レイヤBのうち、レイヤ配線部12に
より配線された配線レイヤ7から最低間隔が確保されて
いない対象レイヤを検出する検出部、24は検出部23
により検出された対象レイヤのうち、当該対象レイヤに
係るガイドラインの内側に位置する部分(DRCエラー
部分9Aまたは9B)を強調表示するエラー表示部であ
る。因に、図3は実施例1によるDRCエラー表示装置
の動作を示すフローチャートである。
【0020】次に動作について説明する。まず、配線レ
イヤ7の配線位置を決定するに際し、間隔設定部21に
対して、対象レイヤAとの最低間隔LA と、対象レイヤ
Bとの最低間隔LB を設定する(ステップST1)。そ
して、最低間隔LA ,LB を設定すると、レイヤ配線部
12が配線レイヤ7をベース端子3に適宜配線する(ス
テップST2)。
【0021】そして、ガイドラインを表示する対象レイ
ヤを選択すると(ステップST3,ST4)、ガイドラ
イン表示部22が、配線レイヤ7の周囲に、選択された
各対象レイヤ(図2の場合、対象レイヤA,Bの双方を
選択した場合を示す)との最低間隔LA ,LB を示すガ
イドライン8A,8Bを色分け表示する(ステップST
5)。例えば、ガイドライン8Aを赤色で表示し、ガイ
ドライン8Bを青色で表示する。
【0022】また、ガイドラインを表示する対象レイヤ
を選択すると、検出部23が、選択された対象レイヤA
または対象レイヤBのうち、レイヤ配線部12により配
線された配線レイヤ7から最低間隔が確保されていない
対象レイヤを検出する。因に、図2の場合、対象レイヤ
A及び対象レイヤBの双方において、最低間隔が確保さ
れていない部分があるので、双方の対象レイヤが検出さ
れる。そして、エラー表示部24が、検出部23により
検出された対象レイヤA及び対象レイヤBのうち、ガイ
ドライン8A,8Bの内側に位置する部分、即ち、DR
Cエラー部分9A,9Bを強調するために、当該DRC
エラー部分9A,9Bを点滅表示する(ステップST
6)。
【0023】これにより、LSI設計者は、対象レイヤ
A及び対象レイヤBに対するDRCエラー部分9A,9
Bの存在を確実に認識できるので、これらのDRCエラ
ー部分9A,9Bがなくなるように、配線レイヤ7の配
線位置及びキャパシタ6の配置位置を修正し(ステップ
ST8)、一連の処理を終了する。因に、図4は配線レ
イヤ7の配線位置及びキャパシタ6の配置位置を修正
し、DRCエラー部分9A,9Bがなくなった後の状態
を示す画面図である。
【0024】以上より、この実施例1によれば、レイヤ
配線部12により配線された配線レイヤ7の周囲に、各
対象レイヤとの最低間隔を示すガイドラインをそれぞれ
色分け表示するようにしたので、複数の対象レイヤが存
在する場合に、これらの存在位置を包括的に考慮して配
線レイヤ7の配線位置を決定することができるようにな
り、その結果、配線レイヤ7の配線位置を効率的に決定
できる効果を奏する。また、配線レイヤ7から最低間隔
が確保されていない対象レイヤを検出し、その対象レイ
ヤのうち当該ガイドラインの内側に位置する部分を強調
表示するようにしたので、DRCエラー部分を直感的に
認識することができる効果を奏する。
【0025】実施例2.図5はこの発明の実施例2によ
るDRCエラー表示装置を示す構成図、図6はDRCエ
ラー表示装置の表示内容を示す画面図であり、図におい
て、31は既に配置済のNPNトランジスタ(対象素子
A)、32は既に配置済のPNPトランジスタ(対象素
子B)、33は既に配置済のキャパシタ(対象素子
C)、34はこれから配置しようとする配置素子、35
Aは対象素子Aに係るガイドライン、35Bは対象素子
Bに係るガイドライン、35Cは対象素子Cに係るガイ
ドライン、36Aは対象素子Aに係るDRCエラー部分
(ガイドラインの内側に位置する部分)、36Bが対象
素子Bに係るDRCエラー部分(ガイドラインの内側に
位置する部分)、36Cは対象素子Cに係るDRCエラ
ー部分(ガイドラインの内側に位置する部分)である。
【0026】また、41は対象素子A,B,Cと配置素
子34の間で、最低限隔離すべき最低間隔LA ,LB
C をそれぞれ設定する間隔設定部、42は配置素子3
4を配置する素子配置部、43は素子配置部42により
配置された配置素子34の周囲に、最低間隔LA ,L
B ,LC を示すガイドライン35A,35B,35Cを
それぞれ色分け表示するガイドライン表示部、44は対
象素子A,B,Cのうち、素子配置部42により配置さ
れた配置素子34から最低間隔が確保されていない対象
素子を検出する検出部、45は検出部44により検出さ
れた対象素子のうち、当該対象素子に係るガイドライン
の内側に位置する部分(DRCエラー部分36A,36
Bまたは36C)を強調表示するエラー表示部である。
因に、図7は実施例2によるDRCエラー表示装置の動
作を示すフローチャートである。
【0027】次に動作について説明する。上記実施例1
では、新たにレイヤを配線する場合について示したが、
以下に示すように、素子を新たに配置する場合に本願発
明を適用してもよく、上記実施例1と同様の効果を奏す
ることができる。
【0028】即ち、配置素子34の配置位置を決定する
に際し、間隔設定部41に対して、対象素子Aとの最低
間隔LA と、対象素子Bとの最低間隔LB と、対象素子
Cとの最低間隔LC をそれぞれ設定する。(ステップS
T11)。そして、最低間隔LA ,LB ,LC を設定す
ると、素子配置部42が配置素子34を適宜配置する
(ステップST12)。
【0029】そして、ガイドラインを表示する対象素子
を選択すると(ステップST13,ST14)、ガイド
ライン表示部43が、配置素子34の周囲に、選択され
た各対象素子(図6の場合、すべての対象素子A,B,
Cを選択した場合を示す)との最低間隔LA ,LB ,L
C を示すガイドライン35A,35B,35Cをそれぞ
れ色分け表示する(ステップST15)。例えば、ガイ
ドライン35Aを赤色、ガイドライン35Bを青色、ガ
イドライン35Cを黄色で表示する。
【0030】また、ガイドラインを表示する対象素子を
選択すると、検出部44が、対象素子A,B,Cのう
ち、素子配置部42により配置された配置素子34から
最低間隔が確保されていない対象素子を検出する。因
に、図6の場合、すべての対象素子A,B,Cにおい
て、最低間隔が確保されていない部分があるので、すべ
ての対象素子が検出される。そして、エラー表示部45
が、検出部44により検出された対象素子A,B,Cの
うち、ガイドライン35A,35B,35Cの内側に位
置する部分、即ち、DRCエラー部分36A,36B,
36Cを強調するために、当該DRCエラー部分36
A,36B,36Cを点滅表示する(ステップST1
6)。
【0031】これにより、LSI設計者は、対象素子
A,B,Cに対するDRCエラー部分36A,36B,
36Cの存在を確実に認識できるので、これらのDRC
エラー部分36A,36B、36Cがなくなるように、
配置素子34の配置位置等を修正し(ステップST1
8)、一連の処理を終了する。因に、図8は配置素子3
4の配線位置等を修正し、DRCエラー部分36A,3
6B,36Cがなくなった後の状態を示す画面図であ
る。
【0032】以上より、この実施例2によれば、素子配
置部42により配置された配置素子34の周囲に、各対
象素子との最低間隔を示すガイドラインをそれぞれ色分
け表示するようにしたので、複数の対象素子が存在する
場合に、これらの存在位置を包括的に考慮して配置素子
34の配置位置を決定することができるようになり、そ
の結果、配置素子34の配置位置を効率的に決定できる
効果を奏する。また、配置素子34から最低間隔が確保
されていない対象素子を検出し、その対象素子のうち当
該ガイドラインの内側に位置する部分を強調表示するよ
うにしたので、DRCエラー部分を直感的に認識するこ
とができる効果を奏する。
【0033】実施例3.上記実施例1,2では、DRC
エラー部分が存在する場合、DRCエラー部分を強調表
示するものについて示したが、図9及び図10に示すよ
うに、DRCエラー部分が存在する場合、その旨を示す
音声メッセージを発生する音声発生部51を設けるよう
にしてもよい。これにより、LSI設計者が、万一、D
RCエラー部分の存在を見落としても、DRCエラー部
分が存在することを確実に認識することができる。
【0034】
【発明の効果】以上のように、請求項1の発明によれ
ば、レイヤ配線部により配線された配線レイヤの周囲
に、各対象レイヤとの最低間隔を示すガイドラインをそ
れぞれ色分け表示するように構成したので、複数の対象
レイヤが存在する場合に、これらの存在位置を包括的に
考慮して配線レイヤの配線位置を決定することができる
ようになり、その結果、配線レイヤの配線位置を効率的
に決定できる効果がある。また、配線レイヤから最低間
隔が確保されていない対象レイヤを検出し、その対象レ
イヤのうち当該ガイドラインの内側に位置する部分を強
調表示するように構成したので、DRCエラー部分を直
感的に認識することができる効果がある。
【0035】請求項2の発明によれば、素子配置部によ
り配置された配置素子の周囲に、各対象素子との最低間
隔を示すガイドラインをそれぞれ色分け表示するように
構成したので、複数の対象素子が存在する場合に、これ
らの存在位置を包括的に考慮して配置素子の配置位置を
決定することができるようになり、その結果、配置素子
の配置位置を効率的に決定できる効果がある。また、配
置素子から最低間隔が確保されていない対象素子を検出
し、その対象素子のうち当該ガイドラインの内側に位置
する部分を強調表示するように構成したので、DRCエ
ラー部分を直感的に認識することができる効果がある。
【0036】請求項3の発明によれば、ガイドラインの
内側に位置する部分を点滅表示するように構成したの
で、DRCエラー部分が存在することを確実に認識でき
る効果がある。
【0037】請求項4の発明によれば、検出部により対
象レイヤまたは対象素子が検出された場合、その旨を示
す音声メッセージを発生するように構成したので、LS
I設計者が、万一、DRCエラー部分の存在を見落とし
ても、DRCエラー部分が存在することを確実に認識す
ることができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施例1によるDRCエラー表示
装置を示す構成図である。
【図2】 DRCエラー表示装置の表示内容を示す画面
図である。
【図3】 実施例1によるDRCエラー表示装置の動作
を示すフローチャートである。
【図4】 DRCエラー部分がなくなった後の状態を示
す画面図である。
【図5】 この発明の実施例2によるDRCエラー表示
装置を示す構成図である。
【図6】 DRCエラー表示装置の表示内容を示す画面
図である。
【図7】 実施例2によるDRCエラー表示装置の動作
を示すフローチャートである。
【図8】 DRCエラー部分がなくなった後の状態を示
す画面図である。
【図9】 この発明の実施例3によるDRCエラー表示
装置を示す構成図である。
【図10】 この発明の実施例3によるDRCエラー表
示装置を示す構成図である。
【図11】 従来のDRCエラー表示装置を示す構成図
である。
【図12】 DRCエラー表示装置の表示内容を示す画
面図である。
【符号の説明】
2 コレクタ端子(対象レイヤA)、4 エミッタ端子
(対象レイヤA)、5配線(対象レイヤA)、6 キャ
パシタ(対象レイヤB)、7 配線レイヤ、8A,8
B,35A,35B,35C ガイドライン、9A,9
B,36A,36B,36C DRCエラー部分(ガイ
ドラインの内側に位置する部分)、12レイヤ配線部、
21,41 間隔設定部、22,43 ガイドライン表
示部、23,44 検出部、24,45 エラー表示
部、31 NPNトランジスタ(対象素子A)、32
PNPトランジスタ(対象素子B)、33 キャパシタ
(対象素子C)、34 配置素子、42 素子配置部、
51 音声発生部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1つ以上の対象レイヤと配線
    しようとする配線レイヤの間で、最低限隔離すべき最低
    間隔をそれぞれ設定する間隔設定部と、上記配線レイヤ
    を配線するレイヤ配線部と、上記レイヤ配線部により配
    線された配線レイヤの周囲に、上記最低間隔を示すガイ
    ドラインをそれぞれ色分け表示するガイドライン表示部
    と、少なくとも1つ以上の対象レイヤのうち、上記レイ
    ヤ配線部により配線された配線レイヤから上記最低間隔
    が確保されていない対象レイヤを検出する検出部と、上
    記検出部により検出された対象レイヤのうち、当該対象
    レイヤに係るガイドラインの内側に位置する部分を強調
    表示するエラー表示部とを備えたDRCエラー表示装
    置。
  2. 【請求項2】 少なくとも1つ以上の対象素子と配置し
    ようとする配置素子の間で、最低限隔離すべき最低間隔
    をそれぞれ設定する間隔設定部と、上記配置素子を配置
    する素子配置部と、上記素子配置部により配置された配
    置素子の周囲に、上記最低間隔を示すガイドラインをそ
    れぞれ色分け表示するガイドライン表示部と、少なくと
    も1つ以上の対象素子のうち、上記素子配置部により配
    置された配置素子から上記最低間隔が確保されていない
    対象素子を検出する検出部と、上記検出部により検出さ
    れた対象素子のうち、当該対象素子に係るガイドライン
    の内側に位置する部分を強調表示するエラー表示部とを
    備えたDRCエラー表示装置。
  3. 【請求項3】 上記エラー表示部は、ガイドラインの内
    側に位置する部分を点滅表示することを特徴とする請求
    項1または請求項2記載のDRCエラー表示装置。
  4. 【請求項4】 上記検出部により対象レイヤまたは対象
    素子が検出された場合、その旨を示す音声メッセージを
    発生する音声発生部を設けたことを特徴とする請求項1
    から請求項3記載のうち何れか1項記載のDRCエラー
    表示装置。
JP7178761A 1995-07-14 1995-07-14 Drcエラー表示装置 Pending JPH0934921A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7178761A JPH0934921A (ja) 1995-07-14 1995-07-14 Drcエラー表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7178761A JPH0934921A (ja) 1995-07-14 1995-07-14 Drcエラー表示装置

Publications (1)

Publication Number Publication Date
JPH0934921A true JPH0934921A (ja) 1997-02-07

Family

ID=16054153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7178761A Pending JPH0934921A (ja) 1995-07-14 1995-07-14 Drcエラー表示装置

Country Status (1)

Country Link
JP (1) JPH0934921A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456307C (zh) * 2005-11-30 2009-01-28 英业达股份有限公司 设计错误的检查系统及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100456307C (zh) * 2005-11-30 2009-01-28 英业达股份有限公司 设计错误的检查系统及方法

Similar Documents

Publication Publication Date Title
US20050172252A1 (en) Elastic assembly floor plan design tool
US9449929B2 (en) Semiconductor device and layout design system
US8362616B2 (en) Semiconductor device having plurality of wiring layers and designing method thereof
JPH0934921A (ja) Drcエラー表示装置
US8185859B2 (en) System and method to improve chip yield, reliability and performance
JP3761155B2 (ja) データ演算装置およびそれを用いる電子制御機器の調整方法
JP4140071B2 (ja) 半導体集積回路、半導体集積回路のレイアウト方法およびレイアウト装置
JP3229235B2 (ja) 配線整形方法及び装置、禁止領域半径決定方法及び装置
JP5942202B2 (ja) キャビネットへの穴加工位置指定システム
JPH1065007A (ja) 半導体集積回路の設計装置および設計方法
JP3087208B2 (ja) 半導体集積回路補修支援方法
JP2006244080A (ja) 自動配置配線装置
JP2007026390A (ja) プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム
JP7050543B2 (ja) 検査装置、検査方法およびコンピュータプログラム
JP3201463B2 (ja) 半導体集積回路の設計装置および設計方法
JP6499471B2 (ja) 防災受信機
JP3344469B2 (ja) ボンディングリード設計装置
JP3605822B2 (ja) プリント配線基板のジャンパ布線方法および装置
JP2001331541A (ja) 配線接続確認装置及び確認方法並びにそのプログラムを記載した記録媒体
JP2682408B2 (ja) 半導体集積回路のレイアウト方法
JPH04364582A (ja) 設計cad装置
JPH03123057A (ja) レイアウトパターン検証方法
JP2023130052A (ja) 情報処理装置、情報処理方法及びプログラム
CN115360221A (zh) 显示面板及电子设备
JP2000155768A (ja) 配線経路表示方法