CN103116675A - 利用genesis软件检测pcb板内层线路的方法 - Google Patents

利用genesis软件检测pcb板内层线路的方法 Download PDF

Info

Publication number
CN103116675A
CN103116675A CN2013100560210A CN201310056021A CN103116675A CN 103116675 A CN103116675 A CN 103116675A CN 2013100560210 A CN2013100560210 A CN 2013100560210A CN 201310056021 A CN201310056021 A CN 201310056021A CN 103116675 A CN103116675 A CN 103116675A
Authority
CN
China
Prior art keywords
internal layer
circuit
processing procedure
backup
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100560210A
Other languages
English (en)
Inventor
王明阁
王忱
陈德章
李加余
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victory Giant Technology Huizhou Co Ltd
Original Assignee
Victory Giant Technology Huizhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victory Giant Technology Huizhou Co Ltd filed Critical Victory Giant Technology Huizhou Co Ltd
Priority to CN2013100560210A priority Critical patent/CN103116675A/zh
Publication of CN103116675A publication Critical patent/CN103116675A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种利用GENESIS软件检测PCB板内层线路的方法。所述方法步骤为：在GENESIS软件中打开备份图纸，关闭图纸其它线路层属性，只保留内层备份层和钻孔层属性；将正片内层线路线宽值减去制程要求允许的最小线宽值，将负片内层线路的隔离间距增加制程要求允许的最小间距值，然后做内层电性分析；依据内层电性分析报告中的断路点找到不符合制程要求的独立电性的细小线路，将该细小线路更改至符合制程要求的线宽。本发明所述方法可非常准确且快速的判断出线路板内层线路中存在的不符合制程要求的细小线路，在制作前及时予以修改，避免成型产品的不良和报废，有效为制造企业节约成本。

Description

利用GENESIS软件检测PCB板内层线路的方法
技术领域
本发明涉及PCB制造技术领域,具体是指一种利用GENESIS软件检测PCB板内层线路的的设计是否符合制程要求的方法。
背景技术
在PCB制图设计制作内层资料时，经常有很多细小的线路，这些线路具有独立的电性，如果设计时没有赋予足够的宽度（内层铜厚1 OZ时线路一般要做5MIL以上），蚀刻时很容易将铜桥蚀刻断，造成板内层断路，最终导致产品报废或严重不良。针对此类问题PCB厂家通常采用以下两种方法进行检测：A:用肉眼检查，但很容易遗漏，不能做到绝对可靠；B:直接用设计软件的signal  layer checks(线路层的分析)功能检查,但设计软件产生的分析报告结果太多，无法准确分辨真正的具有独立电性的细小铜桥（线路）。C：直接用设计软件（GENESIS）的电性分析方法又无法检查出来，因为在设计资料里面它还是属于通路的。
发明内容
本发明要解决的技术问题是提供一种利用GENESIS软件检测PCB板内层线路的方法。
为解决上述技术问题，本发明采取的技术方案是：
一种利用GENESIS软件检测PCB板内层线路的方法，步骤为：
（1）首先备份内层线路设计图，用备份图纸做分析；
（2）在GENESIS软件中打开备份图纸，关闭图纸其它线路层属性，只保留内层备份层和钻孔层属性；
（3）根据制程要求如采用正片，则将正片内层线路线宽值减去制程要求允许的最小线宽值，如采用负片则将负片内层线路的线宽值增加制程要求允许的最小间距值，然后做内层电性分析；
（4）依据内层电性分析报告中的断路点找到不符合制程要求的独立电性的细小线路，将该细小线路更改至符合制程要求的线宽。
优选的，所述制程要求允许的最小线宽值及制程要求允许的最小间距值均为5-6MIL。        
    与现有技术相比，本发明的有益效果是：本发明所述方法可非常准确且快速的判断出线路板内层线路中存在的不符合制程要求的细小线路，在制作前及时予以修改，避免成型产品的不良和报废，有效为制造企业节约成本。
具体实施方式
为了便于本领域技术人员理解，下面将结合附图以及实施例对本发明进行进一步详细描述。
本发明所述方法先对设计图纸进行处理，再利用GENESIS软件的特有功能进行检测，具体步骤如下：
（1）备份内层线路设计图，用备份图纸做分析；
（2）在GENESIS软件中打开备份图纸，关闭图纸其它线路层属性，只保留内层备份层和钻孔层属性；
（3）根据制程要求如采用的是正片，将正片内层线路线宽值减去制程要求允许的最小线宽值（一般为5mil），如是负片则将负片内层线路的线宽值增加制程要求允许的最小间距值，然后做内层电性分析；如果正片线路线宽值减小后，铜皮断开，就说明该线路线宽值小于制程所允许的最小线宽，此时电性分析报告会显示有断路处。另外，负片内层线路的线宽值增加后，隔离PAD（焊点）相连，也表示该处间距太小，不符合制程要求。此时，可以根据电性分析报告的坐标指示找到该断路处，更改其线款至允许值。        
本发明为具体介绍的部分均为本领域的公知常识，例如GENESIS软件的使用方法(包括内层电性分析等操作)，因此没有赘述。
上述实施例是本发明的优选实施方式，除此之外，本发明还可以有其他实现方式。也就是说，在没有脱离本发明构思的前提下，任何显而易见的替换也应落入本发明的保护范围。

Claims (2)

1.利用GENESIS软件检测PCB板内层线路的方法，步骤为：
（1）首先备份内层线路设计图，用备份图纸做分析；
（2）在GENESIS软件中打开备份图纸，关闭图纸其它线路层属性，只保留内层备份层和钻孔层属性；
（3）根据制程要求如采用正片，则将正片内层线路线宽值减去制程要求允许的最小线宽值，如采用负片则将负片内层线路的线宽值增加制程要求允许的最小间距值，然后做内层电性分析； 
（4）依据内层电性分析报告中的断路点找到不符合制程要求的独立电性的细小线路，将该细小线路更改至符合制程要求的线宽。
2.根据权利要求1所述的利用GENESIS软件检测PCB板内层线路的方法，其特征在于：所述制程要求允许的最小线宽值及制程要求允许的最小间距值均为5-6MIL。
CN2013100560210A 2013-02-22 2013-02-22 利用genesis软件检测pcb板内层线路的方法 Pending CN103116675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013100560210A CN103116675A (zh) 2013-02-22 2013-02-22 利用genesis软件检测pcb板内层线路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100560210A CN103116675A (zh) 2013-02-22 2013-02-22 利用genesis软件检测pcb板内层线路的方法

Publications (1)

Publication Number Publication Date
CN103116675A true CN103116675A (zh) 2013-05-22

Family

ID=48415048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100560210A Pending CN103116675A (zh) 2013-02-22 2013-02-22 利用genesis软件检测pcb板内层线路的方法

Country Status (1)

Country Link
CN (1) CN103116675A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110394852A (zh) * 2018-04-25 2019-11-01 广合科技（广州）有限公司 高效钻孔工具的生成方法
WO2020103385A1 (zh) * 2018-11-23 2020-05-28 上海望友信息科技有限公司 Pcb设计版图的开短路检查方法、检测系统及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050097483A1 (en) * 2003-11-05 2005-05-05 Hsin-Pang Lu Verifier and method for unknown spacing rule checking
CN1979502A (zh) * 2005-11-30 2007-06-13 英业达股份有限公司 设计错误的检查系统及方法
CN102521431A (zh) * 2011-11-18 2012-06-27 东莞生益电子有限公司 Pcb设计资料中的导线的处理方法
CN103020387A (zh) * 2012-12-30 2013-04-03 胜宏科技（惠州）有限公司 利用genesis软件检测pcb板内层线路的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050097483A1 (en) * 2003-11-05 2005-05-05 Hsin-Pang Lu Verifier and method for unknown spacing rule checking
CN1979502A (zh) * 2005-11-30 2007-06-13 英业达股份有限公司 设计错误的检查系统及方法
CN102521431A (zh) * 2011-11-18 2012-06-27 东莞生益电子有限公司 Pcb设计资料中的导线的处理方法
CN103020387A (zh) * 2012-12-30 2013-04-03 胜宏科技（惠州）有限公司 利用genesis软件检测pcb板内层线路的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110394852A (zh) * 2018-04-25 2019-11-01 广合科技（广州）有限公司 高效钻孔工具的生成方法
CN110394852B (zh) * 2018-04-25 2021-07-13 广州广合科技股份有限公司 高效钻孔工具的生成方法
WO2020103385A1 (zh) * 2018-11-23 2020-05-28 上海望友信息科技有限公司 Pcb设计版图的开短路检查方法、检测系统及电子设备

Similar Documents

Publication Publication Date Title
CN103020387A (zh) 利用genesis软件检测pcb板内层线路的方法
CN103687315B (zh) 冲孔对位靶标的设计方法
CN111356290B (zh) 一种能够检测背钻孔深度的检测方法
CN104333979A (zh) 一种在多层板上进行二次钻孔的方法
CN105764270A (zh) 一种具有整板电金及金手指表面处理的pcb的制作方法
CN201256481Y (zh) 具有对位孔的pcb板
CN104812174A (zh) 半固化片的盲孔或盲槽制作方法
CN103116675A (zh) 利用genesis软件检测pcb板内层线路的方法
CN103616412A (zh) 一种pcb防字符漏印检测方法
CN205408277U (zh) 一种背钻缺陷便于检测的pcb板
CN203691754U (zh) 基于多种样品的合拼板
CN106525114A (zh) 一种正片工艺中生产线制孔能力的测试方法
CN101644734B (zh) 电路板负片检查方法及系统
CN203407099U (zh) Pcb板各层间对准度监控结构
CN203608449U (zh) 一种印制电路板修补铜箔
CN203368902U (zh) 一种便于检测的印刷电路板
CN103619120B (zh) 一种可防金手指卡槽漏锣的线路板和制作方法
CN106777718A (zh) 一种pcb光绘文件处理方法及处理系统
CN102497732A (zh) 一种pcb拼接板
CN205179494U (zh) 一种用v-cut工序加工的线路板
CN202870230U (zh) 具有打标功能的线路板开短路测试用治具
CN202799385U (zh) 一种具有防呆定位孔的pcb板
CN203554782U (zh) 一种可防金手指卡槽漏锣的线路板
CN202679785U (zh) 具有质量检测环的多层pcb板
CN205786943U (zh) 一种高密度led盲埋孔电路板通断路测试治具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130522