CN116992818A - 电路板版图设计方法及系统 - Google Patents
电路板版图设计方法及系统 Download PDFInfo
- Publication number
- CN116992818A CN116992818A CN202311212420.1A CN202311212420A CN116992818A CN 116992818 A CN116992818 A CN 116992818A CN 202311212420 A CN202311212420 A CN 202311212420A CN 116992818 A CN116992818 A CN 116992818A
- Authority
- CN
- China
- Prior art keywords
- priority
- error data
- pcb layout
- shortest distance
- layout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000013598 vector Substances 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 8
- 238000013139 quantization Methods 0.000 claims description 8
- 125000004122 cyclic group Chemical group 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 2
- 238000005476 soldering Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003915 cell function Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明具体涉及一种电路板版图设计方法及系统,其方法包括步骤有先确定PCB版图中各种制程的限制规则以及不同规则之间的优先级;然后按照优先级执行PCB版图;然后在线检测执行PCB版图中的错误并且获取错误的数据;获得错误数据以后,自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,然后计算总设计接受度,如果总设计接受度低于第一阈值则输出对应执行后的PCB版图方案,否则按照优先级调整PCB版图中各种制程的限制规则并且循环执行步骤一到步骤四,直到总设计接受度低于第一阈值或循环次数达到第二阈值。
Description
技术领域
本发明属于电路设计领域,具体涉及一种电路板版图设计方法及系统。
背景技术
现有技术之中自动化程度较高的电路板制程的版图设计技术一般包括先确定PCB版图中各种制程的限制规则以及不同规则之间的优先级,按照优先级执行PCB版图然后再检测错误,之后通过人工修改错误或人工调整PCB版图中各种制程的限制规则以及不同规则之间的优先级,因为需要通过人工修改或调整,这种效率比较低,自动化程度低。
发明内容
本发明的目的在于提供一种电路板版图设计方法及系统,以解决上述背景技术中提出的问题。
为了解决上述技术问题,本发明提供如下技术方案:
电路板版图设计方法,包括步骤有,
步骤一,先确定PCB版图中各种制程的限制规则以及不同规则之间的优先级;
步骤二,然后按照优先级执行PCB版图;
步骤三,然后在线检测执行PCB版图中的错误并且获取错误的数据;
步骤四,获得错误数据以后,自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,然后计算总设计接受度,如果总设计接受度低于第一阈值则输出对应执行后的PCB版图方案,否则按照优先级调整PCB版图中各种制程的限制规则并且循环执行步骤一到步骤四,直到总设计接受度低于第一阈值或循环次数达到第二阈值。
进一步,其中的各种制程的限制规则包括基本的版面的引脚最短距离设定、焊接的引脚最短距离设定、测试的引脚最短距离设定,不同规则之间的优先级具体指在按照优先级执行PCB版图中优选满足最高优先级的限制规则,引脚最短距离具体指执行PCB版图中同一个制程相邻的引脚之间的最短距离。
进一步,按照优先级执行PCB版图即,按照优先级执行PCB版图中优选满足最高优先级的限制规则,具体的,执行PCB版图中先确保优先级最高的引脚最短距离得到满足,最终确保优先级最低的引脚最短距离得到满足。
进一步,在线检测执行PCB版图中的错误具体为因引脚的最短距离限定或版面的本身面积局限导致的错误,具体的错误包括某一制程的引脚不能满足对应的最短距离设定,错误的数据包括若个错误数据项,每一个错误数据项均对应一个具体的制程的某个具体引脚不能满足对应的最短距离设定的错误以及错误的偏差值。
进一步,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比。
进一步,总设计接受度等于所有的错误数据项量化之后偏差比的加权求和。
进一步,按照优先级调整PCB版图中各种制程的限制规则具体为,先调整优先级最低的引脚最短距离,即先减少优先级最低的引脚最短距离,如果总设计接受度仍不能低于第一阈值则在下一次循环中减少优先级更高的引脚最短距离。
进一步,还包括步骤五,获得错误数据以后,自动根据错误数据对PCB版图分类,自动根据错误数据对PCB版图分类具体包括,量化每一个错误数据项得到偏差比,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比,然后给每一个错误数据项按照优先级是否相同分配维度类别,并且计算每一个维度类别下错误数据项偏差比总和作为该维度数值,并且将所有错误数据归一化处理为特征向量,特征向量维数与优先级级数相同,然后按照KNN算法对特征向量预先构建模型和通过模型识别后续的PCB版图分类;通过模型识别PCB版图分类可以实现快速高效的对PCB版图设计错误的分类且KNN算法在这种识别中构建结构简单效率明显。
电路板版图设计系统,包括规则设置单元、执行单元、错误检测单元、数据处理单元与流程控制单元,其中,规则设置单元支持设定PCB版图中各种制程的限制规则以及不同规则之间的优先级;
执行单元用于按照优先级执行PCB版图;
错误检测单元用于在线检测执行PCB版图中的错误并且获取错误的数据;
数据处理单元用于自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,还用于计算总设计接受度;
流程控制单元用于判别总设计接受度是否低于第一阈值并且用于输出对应执行后的PCB版图方案,或用于按照优先级调整PCB版图中各种制程的限制规则,还用于控制循环执行。
有益效果:本申请能够自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,然后计算总设计接受度以此判断PCB版图设计,相对于现有技术明显提高效率且自动化程度更高。
附图说明
图1为电路板版图设计方法流程图。
图2为电路板版图设计系统组成框图。
具体实施方式
下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本申请公开了一种电路板版图设计方法,如图1,包括步骤有,步骤一,先确定PCB版图中各种制程的限制规则以及不同规则之间的优先级,其中的各种制程的限制规则包括基本的版面的引脚最短距离设定、焊接的引脚最短距离设定、测试的引脚最短距离设定,不同规则之间的优先级具体指在按照优先级执行PCB版图中优选满足最高优先级的限制规则,引脚最短距离具体指执行PCB版图中同一个制程相邻的引脚之间的最短距离;
步骤二,然后按照优先级执行PCB版图,按照优先级执行PCB版图即,按照优先级执行PCB版图中优选满足最高优先级的限制规则,具体的,执行PCB版图中先确保优先级最高的引脚最短距离得到满足,最终确保优先级最低的引脚最短距离得到满足,比如当各种制程的限制规则包括基本的版面的引脚最短距离设定、焊接的引脚最短距离设定、测试的引脚最短距离设定则共计有三个等级的优先级,则可以设定引脚最短距离设定优先级低于焊接的引脚最短距离设定优先级,焊接的引脚最短距离设定优先级低于测试的引脚最短距离设定优先级;
步骤三,然后在线检测执行PCB版图中的错误并且获取错误的数据,在线检测执行PCB版图中的错误具体为,因引脚的最短距离限定或版面的本身面积局限导致的错误,即最短距离限定之间可能相互抵触或版面的本身面积就很小导致了错误,具体的错误包括某一制程的引脚不能满足对应的最短距离设定,比如最短距离要求为1mm,某一制程的两个相邻引脚之间距离为0.6mm则为一种错误,错误的数据包括若个错误数据项,每一个错误数据项均对应一个具体的制程的某个具体引脚不能满足对应的最短距离设定的错误以及错误的偏差值,还比如最短距离要求为1mm,某一制程的两个相邻引脚之间距离为0.6mm则错误的偏差值为0.4mm;
步骤四,获得错误数据以后,自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比,比如最短距离要求为1mm,某一制程的两个相邻引脚之间距离为0.6mm则错误的偏差值为0.4mm,偏差比0.4,然后给每一个错误数据项按照优先级分配权重,然后计算总设计接受度,总设计接受度等于所有的错误数据项量化之后偏差比的加权求和,如果总设计接受度低于第一阈值则输出对应执行后的PCB版图方案,否则按照优先级调整PCB版图中各种制程的限制规则,按照优先级调整PCB版图中各种制程的限制规则具体为,先调整优先级最低的引脚最短距离,即先减少优先级最低的引脚最短距离,如果总设计接受度仍不能低于第一阈值则在下一次循环中减少优先级更高的引脚最短距离并且循环执行步骤一到步骤四,直到总设计接受度低于第一阈值或循环次数达到第二阈值;
其中的第一阈值、第二阈值均为根据经验设定的固定值。
可见,本申请能够自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,然后计算总设计接受度以此判断PCB版图设计,相对于现有技术明显提高效率且自动化程度更高。
进一步,为了实现优化过程中对于错误类型的识别,电路板版图设计方法还包括步骤五,获得错误数据以后,自动根据错误数据对PCB版图分类,自动根据错误数据对PCB版图分类具体包括,量化每一个错误数据项得到偏差比,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比,然后给每一个错误数据项按照优先级是否相同分配维度类别,并且计算每一个维度类别下错误数据项偏差比总和作为该维度数值,并且将所有错误数据归一化处理为特征向量,特征向量维数与优先级级数相同,然后按照KNN算法对特征向量预先构建模型和通过模型识别后续的PCB版图分类;通过模型识别PCB版图分类可以实现快速高效的对PCB版图设计错误的分类且KNN算法在这种识别中构建结构简单效率明显。
本申请还公开了电路板版图设计系统,如图2包括规则设置单元、执行单元、错误检测单元、数据处理单元与流程控制单元,其中,
规则设置单元支持设定PCB版图中各种制程的限制规则以及不同规则之间的优先级;
执行单元用于按照优先级执行PCB版图;
错误检测单元用于在线检测执行PCB版图中的错误并且获取错误的数据;
数据处理单元用于自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,还用于计算总设计接受度;
流程控制单元用于判别总设计接受度是否低于第一阈值并且用于输出对应执行后的PCB版图方案,或用于按照优先级调整PCB版图中各种制程的限制规则,还用于控制循环执行。
可以理解的,本申请这里的电路板版图设计系统单元功能也可以通过程序代码实现,相应的程序代码存储在机器可读介质,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、系统或设备使用或与指令执行系统、系统或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、系统或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。为了提供与用户的交互,可以在计算机上实施此处描述的电路板版图设计系统单元功能,该计算机具有:用于向用户显示信息的显示系统(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向系统(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向系统来将输入提供给计算机。其它种类的系统还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
本申请需要保护的实施例包括:
一种电路板版图设计方法,包括步骤有,
步骤一,先确定PCB版图中各种制程的限制规则以及不同规则之间的优先级;
步骤二,然后按照优先级执行PCB版图;
步骤三,然后在线检测执行PCB版图中的错误并且获取错误的数据;
步骤四,获得错误数据以后,自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,然后计算总设计接受度,如果总设计接受度低于第一阈值则输出对应执行后的PCB版图方案,否则按照优先级调整PCB版图中各种制程的限制规则并且循环执行步骤一到步骤四,直到总设计接受度低于第一阈值或循环次数达到第二阈值。
优选地,其中的各种制程的限制规则包括基本的版面的引脚最短距离设定、焊接的引脚最短距离设定、测试的引脚最短距离设定,不同规则之间的优先级具体指在按照优先级执行PCB版图中优选满足最高优先级的限制规则,引脚最短距离具体指执行PCB版图中同一个制程相邻的引脚之间的最短距离。
优选地,按照优先级执行PCB版图即,按照优先级执行PCB版图中优选满足最高优先级的限制规则,具体的,执行PCB版图中先确保优先级最高的引脚最短距离得到满足,最终确保优先级最低的引脚最短距离得到满足。
优选地,在线检测执行PCB版图中的错误具体为因引脚的最短距离限定或版面的本身面积局限导致的错误,具体的错误包括某一制程的引脚不能满足对应的最短距离设定,错误的数据包括若个错误数据项,每一个错误数据项均对应一个具体的制程的某个具体引脚不能满足对应的最短距离设定的错误以及错误的偏差值。
优选地,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比。
优选地,总设计接受度等于所有的错误数据项量化之后偏差比的加权求和。
优选地,按照优先级调整PCB版图中各种制程的限制规则具体为,先调整优先级最低的引脚最短距离,即先减少优先级最低的引脚最短距离,如果总设计接受度仍不能低于第一阈值则在下一次循环中减少优先级更高的引脚最短距离。
优选地,还包括步骤五,获得错误数据以后,自动根据错误数据对PCB版图分类,自动根据错误数据对PCB版图分类具体包括,量化每一个错误数据项得到偏差比,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比,然后给每一个错误数据项按照优先级是否相同分配维度类别,并且计算每一个维度类别下错误数据项偏差比总和作为该维度数值,并且将所有错误数据归一化处理为特征向量,特征向量维数与优先级级数相同,然后按照KNN算法对特征向量预先构建模型和通过模型识别后续的PCB版图分类;通过模型识别PCB版图分类可以实现快速高效的对PCB版图设计错误的分类且KNN算法在这种识别中构建结构简单效率明显。
电路板版图设计系统,包括规则设置单元、执行单元、错误检测单元、数据处理单元与流程控制单元,其中,规则设置单元支持设定PCB版图中各种制程的限制规则以及不同规则之间的优先级;
执行单元用于按照优先级执行PCB版图;
错误检测单元用于在线检测执行PCB版图中的错误并且获取错误的数据;
数据处理单元用于自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,还用于计算总设计接受度;
流程控制单元用于判别总设计接受度是否低于第一阈值并且用于输出对应执行后的PCB版图方案,或用于按照优先级调整PCB版图中各种制程的限制规则,还用于控制循环执行。
以上所述实施例仅表达了本发明的部分实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明的保护范围应以所附权利要求为准。
由技术常识可知,本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。上述公开的实施方案,就各方面而言,都只是举例说明,并不是仅有的,所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。
Claims (9)
1.电路板版图设计方法,其特征在于,包括步骤有,
步骤一,先确定PCB版图中各种制程的限制规则以及不同规则之间的优先级;
步骤二,然后按照优先级执行PCB版图;
步骤三,然后在线检测执行PCB版图中的错误并且获取错误的数据;
步骤四,获得错误数据以后,自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,然后计算总设计接受度,如果总设计接受度低于第一阈值则输出对应执行后的PCB版图方案,否则按照优先级调整PCB版图中各种制程的限制规则并且循环执行步骤一到步骤四,直到总设计接受度低于第一阈值或循环次数达到第二阈值。
2.根据权利要求1所述的电路板版图设计方法,其特征在于,其中的各种制程的限制规则包括基本的版面的引脚最短距离设定、焊接的引脚最短距离设定、测试的引脚最短距离设定,不同规则之间的优先级具体指在按照优先级执行PCB版图中优选满足最高优先级的限制规则,引脚最短距离具体指执行PCB版图中同一个制程相邻的引脚之间的最短距离。
3.根据权利要求1所述的电路板版图设计方法,其特征在于,按照优先级执行PCB版图即,按照优先级执行PCB版图中优选满足最高优先级的限制规则,具体的,执行PCB版图中先确保优先级最高的引脚最短距离得到满足,最终确保优先级最低的引脚最短距离得到满足。
4.根据权利要求1所述的电路板版图设计方法,其特征在于,在线检测执行PCB版图中的错误具体为因引脚的最短距离限定或版面的本身面积局限导致的错误,具体的错误包括某一制程的引脚不能满足对应的最短距离设定,错误的数据包括若个错误数据项,每一个错误数据项均对应一个具体的制程的某个具体引脚不能满足对应的最短距离设定的错误以及错误的偏差值。
5.根据权利要求1所述的电路板版图设计方法,其特征在于,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比。
6.根据权利要求1所述的电路板版图设计方法,其特征在于,总设计接受度等于所有的错误数据项量化之后偏差比的加权求和。
7.根据权利要求1所述的电路板版图设计方法,其特征在于,按照优先级调整PCB版图中各种制程的限制规则具体为,先调整优先级最低的引脚最短距离,即先减少优先级最低的引脚最短距离,如果总设计接受度仍不能低于第一阈值则在下一次循环中减少优先级更高的引脚最短距离。
8.根据权利要求1所述的电路板版图设计方法,其特征在于,还包括步骤五,获得错误数据以后,自动根据错误数据对PCB版图分类,自动根据错误数据对PCB版图分类具体包括,量化每一个错误数据项得到偏差比,量化规则为,计算出错误的偏差值与对应的最短距离设定的比例即偏差比,然后给每一个错误数据项按照优先级是否相同分配维度类别,并且计算每一个维度类别下错误数据项偏差比总和作为该维度数值,并且将所有错误数据归一化处理为特征向量,特征向量维数与优先级级数相同,然后按照KNN算法对特征向量预先构建模型和通过模型识别后续的PCB版图分类;通过模型识别PCB版图分类可以实现快速高效的对PCB版图设计错误的分类且KNN算法在这种识别中构建结构简单效率明显。
9.利用权利要求1所述的电路板版图设计方法的系统,其特征在于,包括规则设置单元、执行单元、错误检测单元、数据处理单元与流程控制单元,其中,规则设置单元支持设定PCB版图中各种制程的限制规则以及不同规则之间的优先级;
执行单元用于按照优先级执行PCB版图;
错误检测单元用于在线检测执行PCB版图中的错误并且获取错误的数据;
数据处理单元用于自动将错误数据中每一个错误数据项按照优先级分类,并且量化每一个错误数据项得到偏差比,然后给每一个错误数据项按照优先级分配权重,还用于计算总设计接受度;
流程控制单元用于判别总设计接受度是否低于第一阈值并且用于输出对应执行后的PCB版图方案,或用于按照优先级调整PCB版图中各种制程的限制规则,还用于控制循环执行。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311212420.1A CN116992818B (zh) | 2023-09-20 | 2023-09-20 | 电路板版图设计方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311212420.1A CN116992818B (zh) | 2023-09-20 | 2023-09-20 | 电路板版图设计方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116992818A true CN116992818A (zh) | 2023-11-03 |
CN116992818B CN116992818B (zh) | 2024-01-05 |
Family
ID=88532344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311212420.1A Active CN116992818B (zh) | 2023-09-20 | 2023-09-20 | 电路板版图设计方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116992818B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106777419A (zh) * | 2015-11-20 | 2017-05-31 | 北京华大九天软件有限公司 | 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法 |
CN112307693A (zh) * | 2020-09-25 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种芯片线序的调整方法、装置及计算机可读存储介质 |
CN114266219A (zh) * | 2021-12-24 | 2022-04-01 | 麦田能源有限公司 | 一种适用于pcba制程的版图设计优化方法及装置 |
CN115629516A (zh) * | 2022-11-03 | 2023-01-20 | 东方晶源微电子科技(上海)有限公司 | 版图提取方法、版图提取系统及计算机介质 |
CN115983187A (zh) * | 2022-12-09 | 2023-04-18 | 福州大学 | 基于多策略的考虑总线偏差的层分配方法 |
CN116167323A (zh) * | 2023-02-01 | 2023-05-26 | 华芯程(杭州)科技有限公司 | 一种opc修正方法、装置、设备及计算机可读存储介质 |
-
2023
- 2023-09-20 CN CN202311212420.1A patent/CN116992818B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106777419A (zh) * | 2015-11-20 | 2017-05-31 | 北京华大九天软件有限公司 | 一种集成电路版图与平板显示版图中基于最短距离的间距检查结果分类方法 |
CN112307693A (zh) * | 2020-09-25 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种芯片线序的调整方法、装置及计算机可读存储介质 |
CN114266219A (zh) * | 2021-12-24 | 2022-04-01 | 麦田能源有限公司 | 一种适用于pcba制程的版图设计优化方法及装置 |
CN115629516A (zh) * | 2022-11-03 | 2023-01-20 | 东方晶源微电子科技(上海)有限公司 | 版图提取方法、版图提取系统及计算机介质 |
CN115983187A (zh) * | 2022-12-09 | 2023-04-18 | 福州大学 | 基于多策略的考虑总线偏差的层分配方法 |
CN116167323A (zh) * | 2023-02-01 | 2023-05-26 | 华芯程(杭州)科技有限公司 | 一种opc修正方法、装置、设备及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116992818B (zh) | 2024-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113837596B (zh) | 一种故障确定方法、装置、电子设备及存储介质 | |
CN113655768A (zh) | 装配良率控制方法、设备及计算机可读存储介质 | |
CN116992818B (zh) | 电路板版图设计方法及系统 | |
CN112861895A (zh) | 一种异常物品的检测方法和装置 | |
CN113919432A (zh) | 一种分类模型构建方法、数据分类方法及装置 | |
CN113052063A (zh) | 置信度阈值选择方法、装置、设备以及存储介质 | |
CN115761648A (zh) | 应用于变压器的渗油评估方法、装置、设备、介质及产品 | |
CN116188940A (zh) | 训练模型的方法、装置、存储介质以及电子设备 | |
CN113554062B (zh) | 多分类模型的训练方法、设备和存储介质 | |
CN113516185B (zh) | 模型训练的方法、装置、电子设备及存储介质 | |
CN114817033A (zh) | 自动化产线的产品测试方法、装置、终端设备及存储介质 | |
CN112966199B (zh) | 一种页面调整收益的确定方法、装置、电子设备和介质 | |
CN115080412A (zh) | 软件更新质量评估方法、装置、设备及计算机存储介质 | |
CN113515577A (zh) | 数据预处理方法及装置 | |
CN113641823A (zh) | 文本分类模型训练、文本分类方法、装置、设备及介质 | |
CN114548307A (zh) | 分类模型训练方法和装置、分类方法和装置 | |
CN114254827A (zh) | 一种数据驱动的smt制造周期预测及修正方法 | |
CN113627755A (zh) | 智能终端工厂的测试方法、装置、设备及存储介质 | |
CN115345312A (zh) | 一种电子设计自动化方法及装置 | |
CN114782710B (zh) | 一种图像特征提取方法及装置、显示面板的修复方法 | |
CN111400678A (zh) | 一种用户检测方法及装置 | |
CN115879446B (zh) | 文本处理方法、深度学习模型训练方法、装置以及设备 | |
CN114779058B (zh) | 动态调整测项比例的主板检测方法、装置、设备及介质 | |
CN117194963B (zh) | 工业fdc质量根因分析方法、设备及存储介质 | |
CN115146725B (zh) | 对象分类模式的确定方法、对象分类方法、装置和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |