CN112307693A - 一种芯片线序的调整方法、装置及计算机可读存储介质 - Google Patents
一种芯片线序的调整方法、装置及计算机可读存储介质 Download PDFInfo
- Publication number
- CN112307693A CN112307693A CN202011024615.XA CN202011024615A CN112307693A CN 112307693 A CN112307693 A CN 112307693A CN 202011024615 A CN202011024615 A CN 202011024615A CN 112307693 A CN112307693 A CN 112307693A
- Authority
- CN
- China
- Prior art keywords
- chip
- priority
- wiring layer
- signal
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000005192 partition Methods 0.000 claims abstract description 13
- 238000012163 sequencing technique Methods 0.000 claims abstract description 12
- 238000000638 solvent extraction Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 claims description 10
- 238000013461 design Methods 0.000 abstract description 11
- 238000012827 research and development Methods 0.000 abstract description 3
- 238000011161 development Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
Abstract
本发明提供了一种芯片线序的调整方法、装置及计算机可读存储介质，属于计算机芯片的技术领域，解决了现有芯片大量的信号线分配到多个层，逐一手动调整，工作量巨大，且容易出错的技术问题。包括将芯片的信号管脚进行分类；确定芯片的出线方向；根据出线方向对芯片的管脚进行分区；确定电路板中预采用的布线层，并将布线层进行优先级排序；对每个分区的管脚分别分配出线通道；根据信号管脚类别的优先级和布线层的优先级。本发明可大大减小Layout在CPLD芯片上的设计时间，提高层叠利用率；同时也会节省EE工程师调整网表的时间，同时提高调线序的准确度，可提高层利用率及单板良率，减少研发流程和人力，节省成本。
Description
技术领域
本发明涉及计算机芯片技术领域，尤其是涉及一种芯片线序的调整方法、装置及计算机可读存储介质。
背景技术
伴随云计算应用的发展，信息化逐渐覆盖到社会的各个领域。人们的日常工作生活越来越多的通过网络来进行交流，网络数据量也在不断增加，对服务器的性能要求也更高。在服务器中，PCB是重要组成部分，器件数量和走线密度也随着服务器性能的提高而不断提升，单板越来越大，布局布线越来越密集，最终导致工作量越来越大。
板上经常会用到CPLD芯片，此芯片会连接来自于板上各个方向大量的单线信号，而且这些信号支持调整管脚顺序。如果不对其调整线序，单单此芯片的布线设计就需要大量的信号层，显然这会增加巨大成本。虽然其支持调整线序，但是大量的信号对应大量的管脚，同时分配到多个层，逐一手动调整无疑是一个不小的工作量，而且还会面临调到最后发现调不通，或者部分管脚调错了的情况，需要重新调整。为此，本文提出发明一种自动调整CPLD线序的设计方法。
发明内容
本发明的目的在于提供芯片线序的调整方法、装置及计算机可读存储介质，解决了现有CPLD芯片上的信号线来自于板上各个方向，数量较大，毫无规律，芯片支持调整线序，但是大量的信号线分配到多个层，逐一手动调整，工作量巨大，且容易出错的技术问题。为此提出一种方法设计，对调线序工作实现自动化，手动尝试转化为算法调序，快速且准确化。
第一方面，本发明提供的一种芯片线序的调整方法，应用于安装于电路板的芯片的线序调整，所述方法包括：
将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别；
确定芯片的出线方向；
根据出线方向对芯片的管脚进行分区；
确定电路板中预采用的布线层，并将布线层进行优先级排序；
基于预设的通道分配规则，对每个分区的管脚分别分配出线通道；
根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。
进一步的，所述多个信号管脚类别包括：
一类信号管脚：位置固定信号管脚；
二类信号管脚：位置受限信号管脚；
三类信号管脚：位置无限制信号管脚。
进一步的，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤，包括：
以布线层的优先级由高到低的顺序，为一类信号管脚的出线通道分配对应的布线层；
以布线层的优先级由高到低的顺序，为二类信号管脚的出线通道分配对应的布线层；
以布线层的优先级由高到低的顺序，为三类信号管脚的出线通道分配对应的布线层。
进一步的，所述通道分配规则，包括：
每间隔n个出线通道，预留一个空闲通道；
其中，n为预设值。
进一步的，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤，还包括：
当有剩余信号管脚未分配到对应的通道时，将信号管脚分配至空闲通道。
进一步的，将信号管脚分配至空闲通道的步骤之后，还包括：
当有剩余信号管脚未分配到对应的通道时，增加预采用的布线层，并返回将布线层进行优先级排序的步骤。
进一步的，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤之后，还包括：
通过对比调整线序前后的网表，判断是否存在调整错误；
若是，则返回将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别的步骤。
进一步的，通过对比调整线序前后的网表，判断是否存在调整错误的步骤之后，还包括：
若否，则将网表导入SCH中更新原理图。
第二方面，本发明还提供的一种芯片线序的调整装置，应用于安装于电路板的芯片的线序调整，所述装置包括：
分类模块，用于将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别；
方向模块，用于确定芯片的出线方向；
分区模块，用于根据出线方向对芯片的管脚进行分区；
布线层模块，用于确定电路板中预采用的布线层，并将布线层进行优先级排序；
通道模块，用于基于预设的通道分配规则，对每个分区的管脚分别分配出线通道；
调整模块，用于根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。
第三方面，本发明还提供的一种计算机可读存储介质，所述计算机可读存储介质存储有机器可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使所述处理器运行所述的芯片线序的调整方法。
本发明提供的一种芯片线序的调整方法、装置及计算机可读存储介质，根据出线方向对芯片的管脚进行分区，再确定电路板中预采用的布线层，并将布线层进行优先级排序，然后基于预设的通道分配规则，对每个分区的管脚分别分配出线通道，最好根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。运用此发明可大大减小Layout在CPLD芯片上的设计时间，提高层叠利用率；同时也会节省EE工程师调整网表的时间，同时提高调线序的准确度，可提高层利用率及单板良率，减少研发流程和人力，节省成本，实现对调线序工作实现自动化，手动尝试转化为算法调序，快速且准确化。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的芯片某一侧靠近单板开窗或板边的示意图；
图2为本发明实施例提供的芯片某一侧或多侧摆放高密集器件或高压器件的示意图；
图3为本发明实施例提供的芯片四条边均可使用时芯片四等分区的示意图；
图4为本发明实施例提供的芯片某一条边不可使用时分区示意图；
图5为本发明实施例提供的通道分配算法的示意图；
图6为本发明实施例提供的工作流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
请参阅附图1-6，本发明实施例提供的一种芯片线序的调整方法，应用于安装于电路板的芯片的线序调整，方法包括：
将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别；
确定芯片的出线方向；
根据出线方向对芯片的管脚进行分区；
确定电路板中预采用的布线层，并将布线层进行优先级排序；
基于预设的通道分配规则，对每个分区的管脚分别分配出线通道；
根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。
本发明通过运用此发明可大大减小Layout在CPLD芯片上的设计时间，提高层叠利用率；同时也会节省EE工程师调整网表的时间，同时提高调线序的准确度，可提高层利用率及单板良率，减少研发流程和人力，节省成本，实现对调线序工作实现自动化，手动尝试转化为算法调序，快速且准确化。
本发明实施例中，多个信号管脚类别包括：
一类信号管脚：位置固定信号管脚；
二类信号管脚：位置受限信号管脚；
三类信号管脚：位置无限制信号管脚。
本发明实施例中，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤，包括：
以布线层的优先级由高到低的顺序，为一类信号管脚的出线通道分配对应的布线层；
以布线层的优先级由高到低的顺序，为二类信号管脚的出线通道分配对应的布线层；
以布线层的优先级由高到低的顺序，为三类信号管脚的出线通道分配对应的布线层。
本发明实施例中，通道分配规则，包括：
每间隔n个出线通道，预留一个空闲通道；
其中，n为预设值。
本发明实施例中，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤，还包括：
当有剩余信号管脚未分配到对应的通道时，将信号管脚分配至空闲通道。
本发明实施例中，将信号管脚分配至空闲通道的步骤之后，还包括：
当有剩余信号管脚未分配到对应的通道时，增加预采用的布线层，并返回将布线层进行优先级排序的步骤。
本发明实施例中，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤之后，还包括：
通过对比调整线序前后的网表，判断是否存在调整错误；
若是，则返回将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别的步骤。
本发明实施例中，通过对比调整线序前后的网表，判断是否存在调整错误的步骤之后，还包括：
若否，则将网表导入SCH中更新原理图。
本发明实施例还提供了一种芯片线序的调整装置，应用于安装于电路板的芯片的线序调整，装置包括：
分类模块，用于将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别；
方向模块，用于确定芯片的出线方向；
分区模块，用于根据出线方向对芯片的管脚进行分区；
布线层模块，用于确定电路板中预采用的布线层，并将布线层进行优先级排序；
通道模块，用于基于预设的通道分配规则，对每个分区的管脚分别分配出线通道；
调整模块，用于根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。
本发明实施例还提供了一种计算机可读存储介质，其特征在于，计算机可读存储介质存储有机器可运行指令，计算机可运行指令在被处理器调用和运行时，计算机可运行指令促使处理器运行芯片线序的调整的方法。
本发明实现的一种自动调整CPLD线序的设计方法。
实现方法：(在CADENCE ALLEGRO软件通过skill开发编程实现)
思路：以长*宽：40*40pin的CPLD芯片对管脚调整为例。
换线序之前，需要将信号线全部拉到芯片四周，芯片完成Fanout。
如下图6所示，实现方法具体如下：
1)统计芯片上的管脚信号及对应管脚号，作为一个池，对其分类。
根据信号的类别进行分类：
一类：GND、POWER、Jtag及NC等管脚信号；
二类：clk等信号；(此类信号只能在芯片上固定若干的位置里面选择，即限制性调整)。
三类：其他
2)根据芯片周围布局布线情况，确定芯片的几条边可以出线布线。
例如如下几种情况：芯片内部可能有通道但出芯片后无通道，此时不能在此侧布线。
1.芯片下一侧铺满电源铜皮，将走线通道占满
2.芯片某一侧靠近单板开窗或板边，如下图1。
3.芯片某一侧或多侧摆放高密集器件或高压器件等，如下图2。
3)根据上一步确定的可使用方向及芯片各边周围线的数量对芯片进行分块，以左下角的管脚为(0,0)，并对其余信号管脚进行标号，并完成统计。
若芯片四条边均可使用，则将芯片四等分，上下左右4个分区，如下图3，左侧进线区域为(0,0)，(0,40)，(20,20)这三个点连线区域内；下侧进线区域为(0,0)，(40,0)，(20,20)这三个点连线区域内；其他两个区域以此类推。
若芯片某一条边不可使用，则按如下示意分，将不可用的边一分为二分到到相邻两边，如下图4。
若芯片的两条对边均不可使用，则将这两条对边都均分到另外两条临边，类似于上一种情况。
综上是按照可使用边布线数量大致相等的情况，如果一条边的布线数量较多，可不均分不可使用边，全部给到布线数量较多的边。
4)根据单板布局布线情况，对所有层的使用进行优先级排序。评估使用哪些层来布线(只是预估，表底层暂不纳入使用范围)，层数不够用可能需要使用所有可使用的内层信号层，如果不够用可能还要另外加信号层布线。
5)通道分配算法：(以芯片四等分情况为例)
原则：A，左侧线，先从下往上，再从左到右按序分配；下侧线，先从左往右，再从下往上按序分配；从外圈往内圈；优先分配长边，提高通道利用率其他两侧依次类推，如下图5；
B,两个过孔中间不能穿过2根线；
C，区域分界线为限制线，如左侧线不能进入上侧区域；
D,同一层面不同网络的走线通道不能交错；
E，每次分配10个信号管脚的通道后，空余一个通道，作为备用(原理图变更增加信号或改版时信号微调时，这样改版时不用担心改动少量信号，但没有足够通道，需要整个芯片换线序的问题)。
举例如下：
左侧进线，信号管脚(X,Y)则将坐标(X,Y)与(0，Y)所在的区域占用。线从左侧水平进入芯片，连到(15,5)，即占用通道为(0,15)和(15,5)连线区域，没有问题，但如果左侧进线连到(15,20)，即进入上侧区域，可能会出现短路，即使避免也可能会出现通道浪费的情况，会挡住上侧线多个通道，不建议，所以不使用。
下侧进线，信号管脚(X,Y)则将坐标(X,Y)与(X，0)所在的区域占用，右侧和上侧依次类推。
6)通道分配
优先处理上面的一类和二类信号。判定一类和二类信号的布线位于芯片哪一侧，拿出优先级为一的层分给一类和二类信号，分配通道到相应侧。如果一个层不够，再使用第二个层，一般一个层就够，特殊信号管脚数目不多。分配完通道，同时将分配的通道区域保存，后面的分配不能与之前的通道有重叠。
将一类、二类信号处理后，信号层通道仍有剩余，根据上面原则A按序分配，遇到之前占用过的通道需要跳过，当通道用完，需使用下一优先级的层继续分配通道，直至分配完毕。
当前面预估的层使用完后，依旧存在未分配通道的信号管脚，需要将通道分配原则每10个信号通道空闲一个通道改为每15个空闲一个通道，再次分配，判定是否足够，(如果管脚已接近用满，可以不留空闲通道)如果依然不够，则考虑加层。
7)输出调整线序后的网表，与调整之前的网表比对，检查是否存在调整错误，比如三类信号管脚用到了一类、二类信号管脚等。
8)将网表导入SCH中更新原理图。根据是否报错，再次检查确认调整情况
9)在原理图中输出网表，导入BRD设计文件刷新(如上一步无错误可不刷新)。
10)结束。
本发明中缩略语和关键术语定义具体如下：
FANOUT:即扇出，对于BGA封装的芯片来说，部分BGA需要打孔换层才能出线，即可用Fanout对BGA管脚进行打孔。
Skill：电路板设计软件Cadence allegro的二次开发工具，非Cadence allegro软件开发人员也可对画图软件二次开发，目的是LAYOUT、DC等工程师更便捷地设计、检查单板文件。
调线序：CPLD等芯片支持板级设计用户对其管脚顺序调整，方便布线设计。
CPLD:复杂可编程逻辑器件,主要由逻辑块、可编程互连通道和I/O块三部分构成。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释，此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的范围。都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种芯片线序的调整方法，其特征在于，应用于安装于电路板的芯片的线序调整，所述方法包括：
将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别；
确定芯片的出线方向；
根据出线方向对芯片的管脚进行分区；
确定电路板中预采用的布线层，并将布线层进行优先级排序；
基于预设的通道分配规则，对每个分区的管脚分别分配出线通道；
根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。
2.根据权利要求1所述的方法，其特征在于，所述多个信号管脚类别包括：
一类信号管脚：位置固定信号管脚；
二类信号管脚：位置受限信号管脚；
三类信号管脚：位置无限制信号管脚。
3.根据权利要求2所述的方法，其特征在于，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤，包括：
以布线层的优先级由高到低的顺序，为一类信号管脚的出线通道分配对应的布线层；
以布线层的优先级由高到低的顺序，为二类信号管脚的出线通道分配对应的布线层；
以布线层的优先级由高到低的顺序，为三类信号管脚的出线通道分配对应的布线层。
4.根据权利要求3所述的方法，其特征在于，所述通道分配规则，包括：
每间隔n个出线通道，预留一个空闲通道；
其中，n为预设值。
5.根据权利要求4所述的方法，其特征在于，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤，还包括：
当有剩余信号管脚未分配到对应的通道时，将信号管脚分配至空闲通道。
6.根据权利要求5所述的方法，其特征在于，将信号管脚分配至空闲通道的步骤之后，还包括：
当有剩余信号管脚未分配到对应的通道时，增加预采用的布线层，并返回将布线层进行优先级排序的步骤。
7.根据权利要求1所述的方法，其特征在于，根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层的步骤之后，还包括：
通过对比调整线序前后的网表，判断是否存在调整错误；
若是，则返回将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别的步骤。
8.根据权利要求7所述的方法，其特征在于，通过对比调整线序前后的网表，判断是否存在调整错误的步骤之后，还包括：
若否，则将网表导入SCH中更新原理图。
9.一种芯片线序的调整装置，其特征在于，应用于安装于电路板的芯片的线序调整，所述装置包括：
分类模块，用于将芯片的信号管脚进行分类，获得不同优先级的多个信号管脚类别；
方向模块，用于确定芯片的出线方向；
分区模块，用于根据出线方向对芯片的管脚进行分区；
布线层模块，用于确定电路板中预采用的布线层，并将布线层进行优先级排序；
通道模块，用于基于预设的通道分配规则，对每个分区的管脚分别分配出线通道；
调整模块，用于根据信号管脚类别的优先级和布线层的优先级，为每个管脚的出线通道分配对应的布线层。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有机器可运行指令，所述计算机可运行指令在被处理器调用和运行时，所述计算机可运行指令促使所述处理器运行所述权利要求1至8任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011024615.XA CN112307693A (zh) | 2020-09-25 | 2020-09-25 | 一种芯片线序的调整方法、装置及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011024615.XA CN112307693A (zh) | 2020-09-25 | 2020-09-25 | 一种芯片线序的调整方法、装置及计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112307693A true CN112307693A (zh) | 2021-02-02 |
Family
ID=74488061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011024615.XA Withdrawn CN112307693A (zh) | 2020-09-25 | 2020-09-25 | 一种芯片线序的调整方法、装置及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112307693A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115017861A (zh) * | 2022-06-29 | 2022-09-06 | 苏州浪潮智能科技有限公司 | 一种pcb自动布线的方法、装置、设备及可读介质 |
| TWI817755B (zh) * | 2022-10-04 | 2023-10-01 | 和碩聯合科技股份有限公司 | 電路板的佈線方法 |
| CN116992818A (zh) * | 2023-09-20 | 2023-11-03 | 深圳市小铭工业互联网有限公司 | 电路板版图设计方法及系统 |
-
2020
- 2020-09-25 CN CN202011024615.XA patent/CN112307693A/zh not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115017861A (zh) * | 2022-06-29 | 2022-09-06 | 苏州浪潮智能科技有限公司 | 一种pcb自动布线的方法、装置、设备及可读介质 |
| CN115017861B (zh) * | 2022-06-29 | 2024-01-16 | 苏州浪潮智能科技有限公司 | 一种pcb自动布线的方法、装置、设备及可读介质 |
| TWI817755B (zh) * | 2022-10-04 | 2023-10-01 | 和碩聯合科技股份有限公司 | 電路板的佈線方法 |
| CN116992818A (zh) * | 2023-09-20 | 2023-11-03 | 深圳市小铭工业互联网有限公司 | 电路板版图设计方法及系统 |
| CN116992818B (zh) * | 2023-09-20 | 2024-01-05 | 深圳市小铭工业互联网有限公司 | 电路板版图设计方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112307693A (zh) | 一种芯片线序的调整方法、装置及计算机可读存储介质 | |
| EP1543449B1 (en) | Method for eliminating routing congestion in an ic layout | |
| US9361421B2 (en) | Method and apparatus for placing and routing partial reconfiguration modules | |
| US6002857A (en) | Symbolic constraint-based system for preroute reconstruction following floorplan incrementing | |
| US7926017B2 (en) | Layout method for a chip | |
| US6725439B1 (en) | Method of automated design and checking for ESD robustness | |
| US20030084416A1 (en) | Scalable, partitioning integrated circuit layout system | |
| US7872355B2 (en) | Semiconductor integrated circuit and method of designing semiconductor integrated circuit | |
| US7464348B1 (en) | Method and system for mapping source elements to destination elements as interconnect routing assignments | |
| US8782588B2 (en) | Multiple level spine routing | |
| JP2004501439A (ja) | 集積回路をパーティション化して、配置及び配線をするシステム | |
| US6397375B1 (en) | Method for managing metal resources for over-the-block routing in integrated circuits | |
| US10204894B2 (en) | Via placement within an integrated circuit | |
| WO2022041494A1 (zh) | 窄通道布局下宏单元的逻辑输出预导引方法和结构 | |
| US6237128B1 (en) | Method and apparatus for enabling parallel layout checking of designing VLSI-chips | |
| CN112949248A (zh) | 一种芯片顶层狭长通道的自动布线方法、装置及存储介质 | |
| CN112183007A (zh) | 一种多个fpga的设计分割方法 | |
| US8250512B2 (en) | Apparatus for preventing congestive placement and associated method | |
| Kong et al. | Optimal bus sequencing for escape routing in dense PCBs | |
| US10372866B2 (en) | Data processing system to implement wiring/silicon blockages via parameterized cells | |
| US5548747A (en) | Bit stack wiring channel optimization with fixed macro placement and variable pin placement | |
| JP3193167B2 (ja) | 論理合成システム | |
| CN115269179A (zh) | 一种静态内存分配方法、装置、设备及介质 | |
| JP3184420B2 (ja) | 論理分割装置および方法 | |
| JP3068492B2 (ja) | 自動配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210202 |
|
| WW01 | Invention patent application withdrawn after publication |