CN115017861B - 一种pcb自动布线的方法、装置、设备及可读介质 - Google Patents
一种pcb自动布线的方法、装置、设备及可读介质 Download PDFInfo
- Publication number
- CN115017861B CN115017861B CN202210747950.5A CN202210747950A CN115017861B CN 115017861 B CN115017861 B CN 115017861B CN 202210747950 A CN202210747950 A CN 202210747950A CN 115017861 B CN115017861 B CN 115017861B
- Authority
- CN
- China
- Prior art keywords
- wiring
- subclasses
- modules
- wire
- wired
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000012163 sequencing technique Methods 0.000 claims abstract description 7
- 238000004590 computer program Methods 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 8
- 150000003071 polychlorinated biphenyls Chemical class 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 238000004422 calculation algorithm Methods 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种PCB自动布线的方法、装置、设备及可读介质，方法包括：获取已布局完成的PCB中布线需要的数据信息；对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序；根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类；对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线。通过使用本发明的方案，能够在PCB电路布线存在复杂多层的情况下，实现区域内的最优布线，能够解决多层复杂PCB电路板布线的难点及需要消耗大量人力和时间的问题。
Description
技术领域
本发明涉及计算机领域，并且更具体地涉及一种PCB自动布线的方法、装置、设备及可读介质。
背景技术
布线是在PCB设计中一个关键的步骤，其功能是将元器件之间通过导线连接起来，实现特定的功能。目前在进行PCB布线过程中，对于简单的电路可采用EDA中的自动布线工具进行自动布线，但是对于结构复杂，层数多，元器件种类多的PCB，自动布线结果基本无法满足要求，很难布通，从而布线过程中依旧需要人工布线，通常需要花费数周、数月的时间来完成。
目前也有一些PCB自动布线算法被提出。在传统的算法中，将PCB布线问题，看成是待连线引脚之间的路径规划问题，常用的算法包括有：Lee算法、A*搜索算法、线探索算法等等。随着科学技术的发展，现在也有越来越多的基于机器学习、深度学习的方法应用于PCB的自动布线中，但是这些方法目前尚在研究及持续改进中，距离实际应用还有一定的距离。
发明内容
有鉴于此，本发明实施例的目的在于提出一种PCB自动布线的方法、装置、设备及可读介质，通过使用本发明的技术方案，能够在PCB电路布线存在复杂多层的情况下，实现区域内的最优布线，能够解决多层复杂PCB电路板布线的难点及需要消耗大量人力和时间的问题。
基于上述目的，本发明的实施例的一个方面提供了一种PCB自动布线的方法，包括以下步骤：
获取已布局完成的PCB中布线需要的数据信息；
对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序；
根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类；
对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线。
根据本发明的一个实施例，获取已布局完成的PCB中布线需要的数据信息包括：
从已布局完成的PCB中获取有元器件的摆放位置的坐标、禁布区域的位置坐标、待布线对的起始点的位置坐标和待布线对的结束点的位置坐标。
根据本发明的一个实施例，对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序包括：
将PCB布线的区域划分为高速电路模块和模拟电路模块；
设置高速电路模块的优先级大于模拟电路模块的优先级。
根据本发明的一个实施例，根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类包括：
根据各个模块中的布线的起始点之间的欧式距离进行kmeans聚类，其中，聚类个数根据布线起始点的个数进行计算得到并保障每个子类中的点数范围在5到15之间，计算公式为布线起始点的个数/15<n<布线起始点的个数/5，n为子类的个数。
本发明的实施例的另一个方面，还提供了一种PCB自动布线的装置，装置包括：
获取模块，获取模块配置为获取已布局完成的PCB中布线需要的数据信息；
设置模块，设置模块配置为对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序；
聚类模块，聚类模块配置为根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类；
布线模块，布线模块配置为对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线。
根据本发明的一个实施例，获取模块还配置为：
从已布局完成的PCB中获取有元器件的摆放位置的坐标、禁布区域的位置坐标、待布线对的起始点的位置坐标和待布线对的结束点的位置坐标。
根据本发明的一个实施例，设置模块还配置为：
将PCB布线的区域划分为高速电路模块和模拟电路模块；
设置高速电路模块的优先级大于模拟电路模块的优先级。
根据本发明的一个实施例，聚类模块还配置为：
根据各个模块中的布线的起始点之间的欧式距离进行kmeans聚类，其中，聚类个数根据布线起始点的个数进行计算得到并保障每个子类中的点数范围在5到15之间，计算公式为布线起始点的个数/15<n<布线起始点的个数/5，n为子类的个数。
本发明的实施例的另一个方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行时实现上述任意一项方法的步骤。
本发明的实施例的另一个方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现上述任意一项方法的步骤。
本发明具有以下有益技术效果：本发明实施例提供的PCB自动布线的方法，通过获取已布局完成的PCB中布线需要的数据信息；对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序；根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类；对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线的技术方案，能够在PCB电路布线存在复杂多层的情况下，实现区域内的最优布线，能够解决多层复杂PCB电路板布线的难点及需要消耗大量人力和时间的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的PCB自动布线的方法的示意性流程图；
图2为根据本发明一个实施例的PCB自动布线的装置的示意图；
图3为根据本发明一个实施例的计算机设备的示意图；
图4为根据本发明一个实施例的计算机可读存储介质的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
基于上述目的，本发明的实施例的第一个方面，提出了一种PCB自动布线的方法的一个实施例。图1示出的是该方法的示意性流程图。
如图1中所示，该方法可以包括以下步骤：
S1获取已布局完成的PCB中布线需要的数据信息。获取的数据信息主要包括有元器件的摆放位置坐标、禁布区域的位置坐标和布线对的坐标，其中布线对的坐标包括起始点的位置坐标和终止点的位置坐标。
S2对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序。对PCB布局的区域进行模块的划分，将其划分为多个子模块。可根据先验知识或者约束条件对其进行功能的划分，例如可将PCB板的布局区域划分为高速电路模块和模拟电路模块等，也可根据实际情况自己设计规则对其进行划分。然后对上述划分完成的模块进行优先级的排序，其中排序的规则可根据先验知识进行设定，如高速电路模块优先级高于模拟电路模块等，先处理优先级高的模块，再处理优先级低的模块，即先布高速电路模块，后布模拟电路模块。
S3根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类。对高速电路模块中的布线起始点根据点之间的欧式距离进行kmeans聚类，可将其划分为n个子类，n具体数值可根据实际情况自己定义，n>＝1，这样，就将各个子模块又进行了进一步的细分。其中，聚类个数根据布线起始点的个数进行计算得到，需要保障每个子类中的点数范围在5到15之间即可，其具体的计算方式为：布线起始点的个数/15<n<布线起始点的个数/5。
S4对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线。对经过kmeans聚类后的每一个子类别中的布线对进行布线。将每个子类别中的布线问题看成是一个MAPF(多智能体路径规划)问题，对该子类中的所有点对进行多智能体路径规划，从而可得到该类中的最优的路径规划结果。已布完的线对其进行上下左右边界扩展以形成禁布区域，在后续其他子类或者子模块布线过程中，防止在已布线区域进行布线。重复对各个子类的MAPF布线及已布线扩展禁步区域步骤，直到所有模块的所有子类中的线对布线完成。这样，通过对一个复杂的PCB问题不断进行细分，然后将一个子类的问题通过一种相对全局最优的算法进行布线，从而实现了一种针对复杂、多层PCB的智能布线。
通过使用本发明的方案，能够在PCB电路布线存在复杂多层的情况下，实现区域内的最优布线，能够解决多层复杂PCB电路板布线的难点及需要消耗大量人力和时间的问题。
在本发明的一个优选实施例中，获取已布局完成的PCB中布线需要的数据信息包括：
从已布局完成的PCB中获取有元器件的摆放位置的坐标、禁布区域的位置坐标、待布线对的起始点的位置坐标和待布线对的结束点的位置坐标。有元器件的摆放位置的坐标和禁布区域的位置坐标为禁止布线的区域，在对子类的布线过程中会避开这些区域
在本发明的一个优选实施例中，对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序包括：
将PCB布线的区域划分为高速电路模块和模拟电路模块；
设置高速电路模块的优先级大于模拟电路模块的优先级。
在本发明的一个优选实施例中，根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类包括：
根据各个模块中的布线的起始点之间的欧式距离进行kmeans聚类，其中，聚类个数根据布线起始点的个数进行计算得到并保障每个子类中的点数范围在5到15之间，计算公式为布线起始点的个数/15<n<布线起始点的个数/5，n为子类的个数。
本发明通过对复杂的PCB问题不断进行细分，然后将一个子类的问题通过一种相对全局最优的算法进行布线，从而实现了一种针对复杂、多层PCB的智能布线。该方法应用于高度复杂的PCB板中，能够高效准确自动布线，显著提高PCB的布线效率及布通率，能够解决多层复杂PCB电路板布线的难点及需要消耗大量人力的问题。
需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，上述的程序可存储于计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中存储介质可为磁碟、光盘、只读存储器(Read-Only Memory，ROM)或随机存取存储器(Random AccessMemory，RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。
基于上述目的，本发明的实施例的第二个方面，提出了一种PCB自动布线的装置，如图2所示，装置200包括：
获取模块，获取模块配置为获取已布局完成的PCB中布线需要的数据信息；
设置模块，设置模块配置为对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序；
聚类模块，聚类模块配置为根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类；
布线模块，布线模块配置为对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线。
在本发明的一个优选实施例中，获取模块还配置为：
从已布局完成的PCB中获取有元器件的摆放位置的坐标、禁布区域的位置坐标、待布线对的起始点的位置坐标和待布线对的结束点的位置坐标。
在本发明的一个优选实施例中，设置模块还配置为：
将PCB布线的区域划分为高速电路模块和模拟电路模块；
设置高速电路模块的优先级大于模拟电路模块的优先级。
在本发明的一个优选实施例中，聚类模块还配置为：
根据各个模块中的布线的起始点之间的欧式距离进行kmeans聚类，其中，聚类个数根据布线起始点的个数进行计算得到并保障每个子类中的点数范围在5到15之间，计算公式为布线起始点的个数/15<n<布线起始点的个数/5，n为子类的个数。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备。图3示出的是本发明提供的计算机设备的实施例的示意图。如图3所示，本发明实施例包括如下装置：至少一个处理器21；以及存储器22，存储器22存储有可在处理器上运行的计算机指令23，指令由处理器执行时实现以下方法：
获取已布局完成的PCB中布线需要的数据信息；
对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序；
根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类；
对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线。
在本发明的一个优选实施例中，获取已布局完成的PCB中布线需要的数据信息包括：
从已布局完成的PCB中获取有元器件的摆放位置的坐标、禁布区域的位置坐标、待布线对的起始点的位置坐标和待布线对的结束点的位置坐标。
在本发明的一个优选实施例中，对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序包括：
将PCB布线的区域划分为高速电路模块和模拟电路模块；
设置高速电路模块的优先级大于模拟电路模块的优先级。
在本发明的一个优选实施例中，根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类包括：
根据各个模块中的布线的起始点之间的欧式距离进行kmeans聚类，其中，聚类个数根据布线起始点的个数进行计算得到并保障每个子类中的点数范围在5到15之间，计算公式为布线起始点的个数/15<n<布线起始点的个数/5，n为子类的个数。
基于上述目的，本发明实施例的第四个方面，提出了一种计算机可读存储介质。图4示出的是本发明提供的计算机可读存储介质的实施例的示意图。如图4所示，计算机可读存储介质31存储有被处理器执行时执行如上方法的计算机程序32。
此外，根据本发明实施例公开的方法还可以被实现为由处理器执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被处理器执行时，执行本发明实施例公开的方法中限定的上述功能。
此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
在一个或多个示例性设计中，功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (4)
1.一种PCB自动布线的方法，其特征在于，包括以下步骤：
获取已布局完成的PCB中布线需要的数据信息，其中获取已布局完成的PCB中布线需要的数据信息包括从已布局完成的PCB中获取有元器件的摆放位置的坐标、禁布区域的位置坐标、待布线对的起始点的位置坐标和待布线对的结束点的位置坐标；
对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序，其中对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序包括将PCB布线的区域划分为高速电路模块和模拟电路模块，设置高速电路模块的优先级大于模拟电路模块的优先级；
根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类，其中根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类包括根据各个模块中的布线的起始点之间的欧式距离进行kmeans聚类，其中，聚类个数根据布线起始点的个数进行计算得到并保障每个子类中的点数范围在5到15之间，计算公式为布线起始点的个数/15<n<布线起始点的个数/5，n为子类的个数；
对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线，对每个子类中的所有点对进行多智能体路径规划，以得到子类中的最优的路径规划结果，对已布完的线进行上下左右边界扩展以形成禁布区域，在后续其他子类或者子模块布线过程中，防止在已布线区域进行布线，重复对各个子类的布线及已布线扩展禁步区域的步骤，直到所有模块的所有子类中的线对布线完成。
2.一种PCB自动布线的装置，其特征在于，所述装置包括：
获取模块，所述获取模块配置为获取已布局完成的PCB中布线需要的数据信息，所述获取模块还配置为从已布局完成的PCB中获取有元器件的摆放位置的坐标、禁布区域的位置坐标、待布线对的起始点的位置坐标和待布线对的结束点的位置坐标；
设置模块，所述设置模块配置为对PCB布线的区域进行模块划分，并为划分的模块设置布线优先级，并按照设置的优先级对划分的模块进行排序，所述设置模块还配置为将PCB布线的区域划分为高速电路模块和模拟电路模块，设置高速电路模块的优先级大于模拟电路模块的优先级；
聚类模块，所述聚类模块配置为根据排序后的各个模块的待布线的起始点进行kmeans聚类以将各个模块划分成多个子类，所述聚类模块还配置为根据各个模块中的布线的起始点之间的欧式距离进行kmeans聚类，其中，聚类个数根据布线起始点的个数进行计算得到并保障每个子类中的点数范围在5到15之间，计算公式为布线起始点的个数/15<n<布线起始点的个数/5，n为子类的个数；
布线模块，所述布线模块配置为对子类中的所有待布线的起始点进行多智能体路径规划以对子类进行布线，并对布线完成的区域划分禁布区域，重复本步骤直到所有的子类完成布线，所述布线模块还配置为对每个子类中的所有点对进行多智能体路径规划，以得到子类中的最优的路径规划结果，对已布完的线进行上下左右边界扩展以形成禁布区域，在后续其他子类或者子模块布线过程中，防止在已布线区域进行布线，重复对各个子类的布线及已布线扩展禁步区域的步骤，直到所有模块的所有子类中的线对布线完成。
3. 一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1所述方法的步骤。
4.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210747950.5A CN115017861B (zh) | 2022-06-29 | 2022-06-29 | 一种pcb自动布线的方法、装置、设备及可读介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210747950.5A CN115017861B (zh) | 2022-06-29 | 2022-06-29 | 一种pcb自动布线的方法、装置、设备及可读介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115017861A CN115017861A (zh) | 2022-09-06 |
| CN115017861B true CN115017861B (zh) | 2024-01-16 |
Family
ID=83076893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210747950.5A Active CN115017861B (zh) | 2022-06-29 | 2022-06-29 | 一种pcb自动布线的方法、装置、设备及可读介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115017861B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117634410B (zh) * | 2023-12-26 | 2024-05-17 | 江阴科利达电子有限公司 | 一种用于电容式触控板的柔性电路板制造的数据处理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360555A (ja) * | 1991-06-07 | 1992-12-14 | Toshiba Corp | 半導体集積回路の設計方法 |
| CN112307693A (zh) * | 2020-09-25 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种芯片线序的调整方法、装置及计算机可读存储介质 |
| CN113779924A (zh) * | 2021-09-17 | 2021-12-10 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路的布线优化方法和装置、存储介质和终端 |
| CN114186527A (zh) * | 2021-12-15 | 2022-03-15 | 清华大学 | 一种不依赖于网格点实现集成电路自动布线的方法及装置 |
-
2022
- 2022-06-29 CN CN202210747950.5A patent/CN115017861B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04360555A (ja) * | 1991-06-07 | 1992-12-14 | Toshiba Corp | 半導体集積回路の設計方法 |
| CN112307693A (zh) * | 2020-09-25 | 2021-02-02 | 苏州浪潮智能科技有限公司 | 一种芯片线序的调整方法、装置及计算机可读存储介质 |
| CN113779924A (zh) * | 2021-09-17 | 2021-12-10 | 中国科学院上海微系统与信息技术研究所 | 超导集成电路的布线优化方法和装置、存储介质和终端 |
| CN114186527A (zh) * | 2021-12-15 | 2022-03-15 | 清华大学 | 一种不依赖于网格点实现集成电路自动布线的方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115017861A (zh) | 2022-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2886481B2 (ja) | 物体の配置方法 | |
| US20030121018A1 (en) | Subgrid detailed routing | |
| CN115017861B (zh) | 一种pcb自动布线的方法、装置、设备及可读介质 | |
| JPH077427B2 (ja) | ノードの相互接続方法 | |
| JPH08227428A (ja) | プリント基板ｃａｄ装置 | |
| US8230381B2 (en) | Method for designing cell layout of semiconductor integrated circuit | |
| CN112560389B (zh) | 一种基于轨道分配的详细布线方法 | |
| CN112235949A (zh) | 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备 | |
| CN106650137B (zh) | 一种加速标准单元增量布局合理化的方法 | |
| JP4311244B2 (ja) | 配線経路決定方法及びシステム | |
| CN115221835A (zh) | 一种芯片设计的物理验证方法及装置 | |
| US20030014722A1 (en) | Automatic layout design method of wirings in semiconductor integrated circuit | |
| Cha et al. | A simple and effective greedy multilayer router for MCMs | |
| US5373628A (en) | Automatic wiring method | |
| JP2010073073A (ja) | レイアウト設計方法、装置及びプログラム | |
| JP2006146712A (ja) | 半導体集積回路の設計方法と設計装置並びにプログラム | |
| CN113255283B (zh) | 快速拆除闭合环路和冗余节点的全局布线方法 | |
| JP5900540B2 (ja) | レイアウト設計方法及びレイアウト設計支援プログラム | |
| Fisher | A multi-pass, multi-algorithm approach to PCB routing | |
| JPH0683911A (ja) | 配線経路決定方法及びその装置 | |
| JP2777149B2 (ja) | 集積回路レイアウトの設計変更方法 | |
| CN115952761A (zh) | 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质 | |
| JPH02303142A (ja) | アナログｌｓｉにおける自動レイアウト方法 | |
| CN115270692A (zh) | 基于布线区域生成的总线布线方法 | |
| JP3095307B2 (ja) | 電気部品自動配置装置及び電気部品の自動配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |