CN115952761A - 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质 - Google Patents

一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质 Download PDF

Info

Publication number
CN115952761A
CN115952761A CN202310031720.3A CN202310031720A CN115952761A CN 115952761 A CN115952761 A CN 115952761A CN 202310031720 A CN202310031720 A CN 202310031720A CN 115952761 A CN115952761 A CN 115952761A
Authority
CN
China
Prior art keywords
resistance
compensation
resistance compensation
wiring
curve
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310031720.3A
Other languages
English (en)
Inventor
唐佳
杨祖声
刘�东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huada Jiutian Technology Co ltd
Original Assignee
Shenzhen Huada Jiutian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huada Jiutian Technology Co ltd filed Critical Shenzhen Huada Jiutian Technology Co ltd
Priority to CN202310031720.3A priority Critical patent/CN115952761A/zh
Publication of CN115952761A publication Critical patent/CN115952761A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了对多组平行端口间布线的电阻进行电阻补偿的方法及装置，包括：获取多个设计单元库，各所述设计单元库包含由不同布线工具生成的多组平行端口间的多条布线；对各所述设计单元库中的所述布线设定电阻补偿位置以及补偿电阻的金属工艺层；设定对所述布线进行电阻补偿过程中的电气约束参数和几何约束参数；基于所述设计单元库选取需要电阻补偿的布线及所述布线两端的端口；计算对端口间的布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线；以及基于设定的所述电气约束参数和几何约束参数、电阻补偿位置、补偿电阻的金属工艺层以及计算出的目标电阻补偿曲线对所选取的需要进行电阻补偿所述布线自动进行电阻补偿。

Description

一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质
技术领域
本发明涉及EDA工具、显示面板设计领域，特别涉及一种对于不同方法、工具生成的多组平行端口间的布线进行电阻补偿的方法。
背景技术
随着半导体技术理论的不断升级，新工艺材料的不断涌现，设计理念的不断更新，集成电路版图设计再也不是当初简单的图形设计，而是发展成为需要综合考虑各方面因素的复杂的设计问题。所以研究版图设计的优化和匹配就显得尤为重要。当前，平板显示器技术已逐渐发展为主流屏幕显示技术，而自动化布线是其面板电路和触摸屏电路设计领域的重要研究任务之一。根据布线需求的不同，需要不同的布线解决方案，如定阻值布线或等电阻布线。等电阻布线指的是相邻两根布线之间的电阻值相差不超过5％或者用户给定的误差比例。如果driver的驱动能力足够强，电阻值相差可以容忍10％的差值。该类布线任务通常需要在2组端口间进行指定布线区域和最大电阻值的布线。每根布线电阻限制在指定范围内,从而满足IC驱动负载的要求。平行端口矩形区域布线是常见且重要的布线目标,找到一种合适的空间分配方案是十分必要的。
在面板电路和触摸屏电路设计中，自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。
布线除了要实现正确的电气功能外，在平板设计中需要尽量少占用空间，节约成本。在集成电路或者FPD面板的布线设计中，需要预先确定布线的两个或者两组端口，电阻驱动的端到端布线算法在布线规划时对每组端口进行多段式的预布线,再以自适应步长调节电阻至限定区域。
但由于布线之间长度不一，导致每段布线电阻不同，影响IC信号的传导。为了避免端口间布线的电阻跳变，现有的单个布线工具可以较好的实现电阻均一性，但是在平板显示器版图设计中，一个版图中往往会同时使用多个布线工具完成总体布线。对于多个布线工具生成的串行总体布线，仍需要设计人员人工保证电阻均一性，耗时耗力且有时效果不好。
并且使用多种工具完成的总体布线，端口间电阻没有跳变难以得到保证。如果端口间电阻存在较大差异，会影响显示器的显示品质，严重的会引发质量问题。
发明内容
发明要解决的问题
本发明是鉴于上述问题完成的，本发明的目的在于提供一种EDA设计中对多组平行端口间布线进行电阻补偿的方法及装置，以解决版图设计过程中，由多种布线工具生成的总体布线的电阻均一性难以控制以及无法有效抑制端口间电阻跳变等问题。
发明内容
本发明的第一方式提供了一种对多组平行端口间的布线进行电阻补偿的方法，包括以下步骤：
获取多个设计单元库，各所述设计单元库包含由不同布线工具生成的多组平行端口间的多条布线；
对各所述设计单元库中的所述布线设定电阻补偿位置以及补偿电阻的金属工艺层；
设定对所述布线进行电阻补偿过程中的电气约束参数和几何约束参数；
基于所述设计单元库选取需要电阻补偿的布线及所述布线两端的端口；
计算对端口间的布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线；以及
基于设定的所述电气约束参数和几何约束参数、电阻补偿位置、补偿电阻的金属工艺层以及计算出的目标电阻补偿曲线对所选取的需要进行电阻补偿所述布线自动进行电阻补偿。
在一种可实现方式中，计算所述可用电阻补偿范围包括：
在以单个设计单元库中的各布线的索引值为X轴，电阻值为Y轴的坐标系中，基于每一根布线的最小补偿电阻与对该布线设定的索引值计算并生成单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线；以及
基于计算出的各单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线，计算并生成多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线，根据所述多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线确定所述可用电阻补偿范围。
在一种可实现方式中，基于计算出的各设计单元库的最小电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最小电阻补偿曲线，以及
基于计算出的各设计单元库的最大电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最大电阻补偿曲线。
在一种可实现方式中，计算目标电阻补偿曲线包括：判定计算出的总体补偿电阻的最大电阻补偿曲线的最低点是否低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段，
其中，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点设置为总体补偿电阻的最大电阻补偿曲线的起始点与结束点，对增加起始点与结束点后的总体补偿电阻的最大电阻补偿曲线求凸包，然后基于最大电阻补偿曲线以及求出凸包计算目标电阻补偿曲线。
在一种可实现方式中，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点不低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点之间的线段计算为目标电阻补偿曲线。
在一种可实现方式中，根据所述目标点补偿曲线，对每一根布线通过局部增宽、“蛇形”绕线的方式进行迭代电阻补偿。
本发明还提供一种对多组平行端口间的布线进行电阻补偿的装置，包括：
获取模块，其获取多个设计单元库，各所述设计单元库包含由不同布线工具生成的多组平行端口间的多条布线；
参数设定模块，其对所述布线设定电阻补偿位置以及补偿电阻的金属工艺，以及所述布线电阻补偿过程中的电气约束参数和几何约束参数；
选取模块，其基于所述设计单元库选取需要电阻补偿的布线及所述布线两端的端口；
计算模块，计算对端口间的布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线；
电阻补偿模块，其基于设定的所述电气约束参数和几何约束参数、电阻补偿位置、补偿电阻的金属工艺层以及计算出的目标电阻补偿曲线对所选取的需要进行电阻补偿所述布线自动进行电阻补偿。
在一种可实现方式中，所述计算模块计算所述可用电阻补偿范围包括：
在以单个设计单元库中的各布线的索引值为X轴，电阻值为Y轴的坐标系中，基于每一根布线的最小补偿电阻与对该布线设定的索引值计算单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线；以及
基于计算出的各单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线，计算多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线，根据计算出的多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线确定所述可用电阻补偿范围。
在一种可实现方式中，所述计算模块基于计算出的各设计单元库的最小电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最小电阻补偿曲线，以及
基于计算出的各设计单元库的最大电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最大电阻补偿曲线。
在一种可实现方式中，所述计算模块计算目标电阻补偿曲线包括：判定计算出的总体补偿电阻的最大电阻补偿曲线的最低点是否低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段，
其中，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点设置为总体补偿电阻的最大电阻补偿曲线的起始点与结束点，对增加起始点与结束点后的总体补偿电阻的最大电阻补偿曲线求凸包，然后基于最大电阻补偿曲线以及求出凸包计算目标电阻补偿曲线。
在一种可实现方式中，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点不低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点之间的线段计算为目标电阻补偿曲线。
本发明还提供一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令被处理器运行时执行上述的对多组平行端口间的布线进行电阻补偿的方法。
发明效果
本发明可以极大提高显示面板版图设计人员的工作效率。应用本发明，可以同时对多个布线工具生成的多组平行端口间布线进行总体电阻补偿，提高电阻曲线均一性，减少相邻端口电阻跳变，提高显示面板质量的同时，提高版图设计人员的设计效率。
附图说明
图1是根据本发明的实施方式的三个Fanout DATA布线示意图。
图2为根据本发明的实施方式的FanoutDATA线放大细节示意图。
图3为根据本发明的实施方式的补偿前的布线的电阻曲线示意图。
图4为根据本发明的对多组平行端口间的布线进行电阻补偿的流程图。
图5为根据本发明的实施方式的对布线进行电阻补偿的参数设置示意图。
图6为根据本发明的实施方式的布线的电阻补偿细节的示意图。
图7根据本发明的实施方式的目标电阻补偿曲线的示意图。
图8为根据本发明的实施方式的补偿后的布线的电阻曲线示意图。
图9为根据本发明的实施方式的处理器的功能框图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。
布线指的是针对两组端口按照信号匹配规则，逐一对两组端口进行配对，拥有相同信号的端口需要用连线图形连接在一起。根据芯片端口的摆放位置，如果在多组互相平行的端口之间进行布线，可以称之为平行端口之间的布线。本发明中的布线即版图中的金属布线，下文通称为布线。
参照图1，平板显示器版图设计中有利用不同布线工具配置的三组相互平行的扇出区(fanout)数据信号线，三组相互平行的扇出区(fanout)数据信号线的布线分别在两组端口之间串行相连，传输IC信号。可以理解的是，本发明不限于数据信号线，也可对其类型的布线进行电阻补偿。
图2为根据本发明的扇出区(fanout)数据信号线的布线放大细节示意图。
分析此时的各组扇出区(fanout)数据信号线的布线的电阻曲线，如图3所示，可以发现利用不同布线工具配置的布线的电阻曲线上下波动，电阻曲线均一性不好，且存在多处电阻跳变，即局部电阻差值相差过大，不符合面板IC信号的传输设计要求。
图4为根据本发明的对多组平行端口间(串行)的布线进行电阻补偿方法的流程图，下面将参考图4，对本发明的对多组平行端口间(串行)的布线进行电阻补偿的方法进行详细描述。
首先，在步骤101，设置多个设计单元库名称、以数字、符号等标识符标识的多个设计单元库的补偿顺序以及对多组平行端口间布线的进行电阻补偿的位置、补偿电阻的金属工艺层。
各设计单元库包括利用不同布线工具配置的不同的金属布线。
设置的电阻补偿位置通常为布线的开始端、结束端中的任一方。
图5为根据本发明的实施方式的设计单元库名称和电阻补偿位置设置示意图，提供给用户一种交互界面，用户在该界面输入多个设计单元库名称和电阻补偿位置。
本发明可以通过输入装置，如键盘、鼠标、触摸面板等进行上述参数设置。具体地，在该步骤101中，如图5所示，通过参数设置界面上的控件Cell设置多个设计单元库名称，通过对设计单元库添加标识符标识对各设计单元库中的布线进行电阻补偿的先后顺序(优先级)
本发明对多个设计单元库待进行电阻补偿的布线的补偿顺序例如通过索引Index1、2、3来标识。另外，通过参数设置界面上的控件“Start and End”对应于电阻补充位置，利用控件“Wire layer”设置布线进行电阻补偿的金属工艺层。
可选地，本发明支持包括金属过孔的二层以上的布线的电阻的补偿。在此情况下，用户可指定包含金属过孔的设计单元库名称。
可选地，本发明对于各设计单元库中的具有平行端口的多条布线，沿水平方向或垂直方向，按照坐标大小对布线自动进行排序，具体包括：
(1)确定两组端口之间的位置关系；
确定两组端口之间的位置关系包括确定两组端口为平行端口；或两组端口之间的位置关系为相互垂直端口，即两组端口为垂直平行关系。
(2)基于位置关系，对两组端口进行排序；
首先，取得每个端口的坐标；
然后，基于坐标，并结合位置关系对端口进行排序。
对于平行端口，根据端口的坐标将两组端口分别按照x方向升序进行排序。对于相互垂直端口，水平组端口根据端口坐标按照x方向升序进行排序，垂直组端口根据端口坐标按照y方向升序进行排序。其中，x方向为水平方向，y方向为竖直方向。
(3)依次按照排列顺序，对两组端口进行配对。
一组端口的第一个端口匹配到另一组端口的第一个端口，一组端口的第二个端口匹配到另一组端口的第二个端口，按照所排顺序，将两组端口之间所有能够连接的端口均进行匹配。
然而基于连接关系，对两组端口进行布线。
可选的，用户可以对每根布线打标签指定索引值，根据指定的索引值对金属布线进行电阻补偿的优先级排序。
在本发明中，按端口的上述排序对布线图形指定连接关系，记录每一根布线的索引值。
可选地，按用户指定的标签对布线指定连接关系，记录每一根布线的索引值。
设计单元库和金属工艺层决定了哪些布线需要补偿，如果有多个设计单元库，多个设计单元库的顺序也即是最终补偿的先后顺序。步骤102，设定进行布线电阻补偿所需的电气约束参数和几何约束参数。
具体地，电气约束参数和几何约束参数决定了对布线进行电阻补偿的形态以及最终补偿电阻曲线能达到的平缓程度。
在该步骤102中，电气约束参数主要是指金属的方块电阻率(Sheet Resistance)：方块电阻率对于不同的金属材料具有不同的设定。
几何约束参数，包括：
最小线宽(Min Width)：布线工艺允许的最小宽度。为了增大电阻，实际电阻补偿过程将使用此最小线宽置作为电阻补偿的宽度。
最小线间距(Min Spacing)：相邻两根布线间的间距最小值。电阻补偿过程中要始终保持相连的布线间距必须大于此值，才能避免在后续的刻蚀等工艺后的实际线路发生短路的危险。
步骤103基于设计单元库选取需要电阻补偿的布线及需要进行布线操作的两端的端口。
在该步骤103中，根据步骤101输入的设计单元库名称与设定的金属工艺层，获取需要电阻补偿的布线的图形，及用于电阻计算的该布线的图形两端的端口。
本发明中，获取需要电阻补偿的布线图形的水平或竖直方向上可能的端口，确定水平方向(或竖直方向)的串联端口对，并将确定的串联端口对进行记录保存。
进一步地，参照记录的串联端口对，按电气特性连接关系记录待电阻补偿的图形。
步骤104计算对端口间布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线
本发明计算对端口间布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线具体包括：
1、计算对端口间布线进行电阻补偿的可用电阻补偿范围。
在该步骤中，参照图6所示，本发明中，计算对端口间布线进行电阻补偿的可用电阻补偿范围包括：首先计算端口间的布线的最小补偿电阻Rmin、最大补偿电阻Rmax。其中，端口间的布线的最小补偿电阻Rmin由端口间的布线可用补偿空间内所能进行的最长“蛇形”绕线的补偿电阻确定，端口间的布线的最大补偿电阻Rmax由端口间的布线可用补偿空间内所能进行的最长增宽的补偿电阻确定。
本发明中，针对各设计单元库，在以各布线的索引值为X轴，电阻值为Y轴的坐标系中，基于每一根布线的最小补偿电阻Rmin与对该布线设定的索引值计算单个设计单元库最小电阻补偿曲线Lmin。以相同方法得到单个设计单元库的最大电阻补偿曲线Lmax。
图7给出了本发明计算出的最小电阻补偿曲线、最大电阻补偿曲线的示意图。
基于计算出的各单个设计单元库最小电阻补偿曲线Lmin、最大电阻补偿曲线Lmax，计算多个设计单元库的总体补偿电阻的最小电阻补偿曲线L总min、最大电阻补偿曲线L总max。
具体地，本发明对多个设计单元库的最小电阻补偿曲线Lmin，对具有相同索引值的布线的电阻值求和，得到多个设计单元库的总体补偿电阻的最小电阻补偿曲线L总min。同理，对多个设计单元库的最大电阻补偿曲线Lmax，对具有相同索引值的布线的电阻值求和，得到多个设计单元库的总体补偿电阻的最大电阻补偿曲线L总max。基于计算出的多个设计单元库的总体补偿电阻的最小电阻补偿曲线L总min、最大电阻补偿曲线L总max确定端口间的布线的可用电阻补偿范围。此范围即本发明所述方法端口间布线的电阻可补偿的能力上限。
2.基于确定出的可用电阻补偿范围计算目标电阻补偿曲线。
目标电阻补偿曲线是电阻可补偿范围内较平缓的一条曲线，本发明中对多组平行端口间的布线具体会以目标电阻补偿曲线为参考基准进行电阻补偿。
目标电阻补偿曲线具体计算方法为：以计算出的多个设计单元库的总体补偿电阻的最小电阻补偿曲线L总min的第一个索引点作为起始点，以总体补偿电阻的最小电阻补偿曲线L总min的最后一个索引点为结束点；判定计算出的多个设计单元库的总体补偿电阻的最大电阻补偿曲线L总max的最低点是否低于多个设计单元库的总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在的线段。
若判定计算出的总体补偿电阻的最大电阻补偿曲线L总max的最低点低于总体补偿电阻的最小电阻补偿曲线L总min的起始点与结束点所在线段，参照图7，则将总体补偿电阻的最小电阻补偿曲线L总min的起始点与结束点设置为总体补偿电阻的最大电阻补偿曲线L总max的起始点与结束点，对增加起始点与结束点后的总体补偿电阻的最大电阻补偿曲线求凸包(Convex Hull)。凸包(Convex Hull)是一个计算几何(图形学)中的概念。凸包是指在平面上能包含所有给定点的最小凸多边形，凸多边形是指所有内角大小都在[0-π]范围内的简单多边形。求凸包方法在业内已经是成熟的方法，这里不再赘述。然后基于最大电阻补偿曲线以及求出凸包计算目标电阻补偿曲线。
若判定总体补偿电阻的最大电阻补偿曲线L总max的最低点不低于总体补偿电阻的最小电阻补偿曲线L总min的起始点与结束点所在线段，则将总体补偿电阻的最小电阻曲线L总min的起始点与结束点之间的线段构成的曲线计算为目标电阻补偿曲线。
图7示出了根据本发明计算出的目标电阻补偿曲线。
步骤105基于计算出的目标补偿曲线按优先级排列的布线补偿顺序或用户指定的补偿顺序对布线进行迭代补偿。
在该步骤105中，每一根信号线依据目标电阻补偿曲线的结果进行迭代补偿，最终不同的信号线通过局部增宽、“蛇形”绕线的方式完成补偿，达到输入参数所限制下最为平缓的电阻曲线，迭代过程即为通过对布线尝试多次进行电阻补偿，直至让每一根布线实际电阻值最接近目标电阻值的过程。
图8展示了此实施例中的布线补偿细节，可以看到参照计算出的目标电阻补偿曲线，部分布线局部加宽以减少电阻，部分线进行了是“蛇形”绕线以增大电阻。图8上部中的水平线为最终进行布线电阻补偿的结果。
本发明还提供一种对多组平行端口间的布线进行电阻补偿的装置，所述装置可以通过一般的计算机或计算机系统来实现，所述计算机或计算机系统具有输入装置、显示装置、外部I/F、通信I/F、处理器以及存储器。这些各硬件以能够经由总线进行通信的方式彼此连接。
其中，所述处理器为计算机内部CPU，或专用CPU、DSP等处理部件。所述存储器装置，包括计算机可读存储介质，如计算机只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等。
所述存储器上储存有在所述处理器上运行的程序，所述处理器运行所述程序时执行上述的对多组平行端口间(串行)布线的电阻进行等电阻补偿的方法。
接着，说明本实施方式所涉及的对多组平行端口间的布线进行电阻补偿的装置的功能结构。图9是示出本实施方式所涉及的对多组平行端口间的布线进行电阻补偿的装置的功能结构的一例的图。
如图9所示，本实施方式所涉及的对多组平行端口间的布线进行电阻补偿的装置具有处理部、存储部以及输出部。
其中，处理部100主要包括：
获取模块101，其获取多个设计单元库，各所述设计单元库包含由不同布线工具生成的多组平行端口间的多条布线，其中，对所述布线设定电阻补偿位置以及补偿电阻的金属工艺层；
参数设定模块102，其对所述布线设定电阻补偿位置以及补偿电阻的金属工艺，以及设定所述布线电阻补偿过程中的电气约束参数和几何约束参数；
选取模块103，其基于设计单元库选取需要电阻补偿的布线及需要进行布线操作的两端的端口；
计算模块104，计算对端口间的布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线；
电阻补偿模块105，其基于计算出的目标电阻补偿曲线对所选取的需要进行电阻补偿所述布线进行电阻补偿。
本发明还提供一种可读存储介质，所述可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述对多组平行端口间的布线进行电阻补偿的方法的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (13)

1.一种对多组平行端口间的布线进行电阻补偿的方法，其特征在于，包括以下步骤：
获取多个设计单元库，各所述设计单元库包含由不同布线工具生成的多组平行端口间的多条布线；
对各所述设计单元库中的所述布线设定电阻补偿位置以及补偿电阻的金属工艺层；
设定对所述布线进行电阻补偿过程中的电气约束参数和几何约束参数；
基于所述设计单元库选取需要电阻补偿的布线及所述布线两端的端口；
计算对端口间的布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线；以及
基于设定的所述电气约束参数和几何约束参数、电阻补偿位置、补偿电阻的金属工艺层以及计算出的目标电阻补偿曲线对所选取的需要进行电阻补偿所述布线自动进行电阻补偿。
2.根据权利要求1所述的对多组平行端口间的布线进行电阻补偿的方法，其特征在于，计算所述可用电阻补偿范围包括：
在以单个设计单元库中的各布线的索引值为X轴，电阻值为Y轴的坐标系中，基于每一根布线的最小补偿电阻与对该布线设定的索引值计算并生成单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线；以及
基于计算出的各单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线，计算并生成多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线，根据所述多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线确定所述可用电阻补偿范围。
3.根据权利要求2所述的对多组平行端口间的布线进行电阻补偿的方法，其特征在于，基于计算出的各设计单元库的最小电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最小电阻补偿曲线，以及
基于计算出的各设计单元库的最大电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最大电阻补偿曲线。
4.根据权利要求1-3中任一项所述的对多组平行端口间的布线进行电阻补偿的方法，其特征在于，计算目标电阻补偿曲线包括：判定计算出的总体补偿电阻的最大电阻补偿曲线的最低点是否低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段，
其中，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点设置为总体补偿电阻的最大电阻补偿曲线的起始点与结束点，对增加起始点与结束点后的总体补偿电阻的最大电阻补偿曲线求凸包，然后基于最大电阻补偿曲线以及求出凸包计算目标电阻补偿曲线。
5.根据权利要求4所述的对多组平行端口间的布线进行电阻补偿的方法，其特征在于所述，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点不低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点之间的线段计算为目标电阻补偿曲线。
6.根据权利要求1所述的对多组平行端口间的布线进行电阻补偿的方法，其特征在于所述，根据所述目标点补偿曲线，对每一根布线通过局部增宽、“蛇形”绕线的方式进行迭代电阻补偿。
7.一种对多组平行端口间的布线进行电阻补偿的装置，其特征在于，包括：
获取模块，其获取多个设计单元库，各所述设计单元库包含由不同布线工具生成的多组平行端口间的多条布线；
参数设定模块，其对所述布线设定电阻补偿位置以及补偿电阻的金属工艺，以及所述布线电阻补偿过程中的电气约束参数和几何约束参数；
选取模块，其基于所述设计单元库选取需要电阻补偿的布线及所述布线两端的端口；
计算模块，计算对端口间的布线进行电阻补偿的可用电阻补偿范围及目标电阻补偿曲线；
电阻补偿模块，其基于设定的所述电气约束参数和几何约束参数、电阻补偿位置、补偿电阻的金属工艺层以及计算出的目标电阻补偿曲线对所选取的需要进行电阻补偿所述布线自动进行电阻补偿。
8.根据权利要求7所述的对多组平行端口间的布线进行电阻补偿的装置，其特征在于，所述计算模块计算所述可用电阻补偿范围包括：
在以单个设计单元库中的各布线的索引值为X轴，电阻值为Y轴的坐标系中，基于每一根布线的最小补偿电阻与对该布线设定的索引值计算单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线；以及
基于计算出的各单个设计单元库最小电阻补偿曲线、最大电阻补偿曲线，计算多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线，根据计算出的多个设计单元库的总体补偿电阻的最小电阻补偿曲线、最大电阻补偿曲线确定所述可用电阻补偿范围。
9.根据权利要求8所述的对多组平行端口间的布线进行电阻补偿的装置，其特征在于，所述计算模块基于计算出的各设计单元库的最小电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最小电阻补偿曲线，以及
基于计算出的各设计单元库的最大电阻补偿曲线，对具有相同索引值的布线的电阻值求和，计算并生成多个设计单元库的总体补偿电阻的最大电阻补偿曲线。
10.根据权利要求7-9中任一项所述的对多组平行端口间的布线进行电阻补偿的装置，其特征在于，所述计算模块计算目标电阻补偿曲线包括：判定计算出的总体补偿电阻的最大电阻补偿曲线的最低点是否低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段，
其中，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点设置为总体补偿电阻的最大电阻补偿曲线的起始点与结束点，对增加起始点与结束点后的总体补偿电阻的最大电阻补偿曲线求凸包，然后基于最大电阻补偿曲线以及求出凸包计算目标电阻补偿曲线。
11.根据权利要求10所述的对多组平行端口间的布线进行电阻补偿的装置，其特征在于所述，在判定为计算出的总体补偿电阻的最大电阻补偿曲线的最低点不低于总体补偿电阻的最小电阻补偿曲线的起始点与结束点所在线段的情况下，将总体补偿电阻的最小电阻补偿曲线的起始点与结束点之间的线段计算为目标电阻补偿曲线。
12.根据权利要求7所述的多组平行端口间的布线的电阻补偿的方法，其特征在于所述，根据所述目标点补偿曲线，对每一根布线通过局部增宽、“蛇形”绕线的方式进行迭代电阻补偿。
13.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令被处理器运行时执行权利要求1-6任一项所述的对多组平行端口间的布线进行电阻补偿的方法。
CN202310031720.3A 2023-01-10 2023-01-10 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质 Pending CN115952761A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310031720.3A CN115952761A (zh) 2023-01-10 2023-01-10 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310031720.3A CN115952761A (zh) 2023-01-10 2023-01-10 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质

Publications (1)

Publication Number Publication Date
CN115952761A true CN115952761A (zh) 2023-04-11

Family

ID=87289144

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310031720.3A Pending CN115952761A (zh) 2023-01-10 2023-01-10 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质

Country Status (1)

Country Link
CN (1) CN115952761A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031805A1 (en) * 2004-07-20 2006-02-09 International Business Machines Corporation Regular routing for deep submicron chip design
CN104715089A (zh) * 2013-12-16 2015-06-17 北京华大九天软件有限公司 一种平板显示器设计中的定阻值布线实现方法
CN108595889A (zh) * 2018-05-10 2018-09-28 北京华大九天软件有限公司 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法
CN112632899A (zh) * 2020-12-30 2021-04-09 上海华大九天信息科技有限公司 一种均衡电阻的布线方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060031805A1 (en) * 2004-07-20 2006-02-09 International Business Machines Corporation Regular routing for deep submicron chip design
CN104715089A (zh) * 2013-12-16 2015-06-17 北京华大九天软件有限公司 一种平板显示器设计中的定阻值布线实现方法
CN108595889A (zh) * 2018-05-10 2018-09-28 北京华大九天软件有限公司 一种基于迪杰斯特拉最短路径的轨道布线电阻补偿方法
CN112632899A (zh) * 2020-12-30 2021-04-09 上海华大九天信息科技有限公司 一种均衡电阻的布线方法

Similar Documents

Publication Publication Date Title
US4615011A (en) Iterative method for establishing connections and resulting product
JP4000198B2 (ja) 会話型回路設計装置
JP3192057B2 (ja) 配線プログラム生成方法及びその装置
JP5309878B2 (ja) 配線方法、自動配線装置、及びプログラム
US7143385B2 (en) Wiring design method and system for electronic wiring boards
JP2006323643A (ja) 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
US8201128B2 (en) Method and apparatus for approximating diagonal lines in placement
JPH07334565A (ja) 物体の配置方法
US8191032B1 (en) Budgeting global constraints on local constraints in an autorouter
US6405346B1 (en) Method for optimizing power supply wiring in a semiconductor integrated circuit
US20090089722A1 (en) Method and System for Mapping Source Elements to Destination Elements as Interconnect Routing Assignments
CN116710921A (zh) 用于版图映射的方法、装置、设备、介质以及程序产品
CN111597768B (zh) 用于构建版图图案集的方法、设备和计算机可读存储介质
US20080034332A1 (en) Optimization Of Geometry Pattern Density
CN115952761A (zh) 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质
US8375346B2 (en) Method and apparatus for laying out power wiring of semiconductor
JP5380969B2 (ja) レイアウト設計方法、及び装置
CN114444431A (zh) 差动阻抗线自动挑选方法、装置和存储介质
CN1656486A (zh) 集成电路设计方法
CN113486624B (zh) 实现pcb走线自动等间距的方法、装置及电子设备
CN116011387A (zh) 集成电路版图的走线连接方法、装置、存储介质及设备
US11901223B2 (en) Stress analysis method and semiconductor device manufacturing method
JP2014170595A (ja) レイアウト設計方法及びレイアウト設計支援プログラム
CN115408977A (zh) 一种pcb走线自动等间距的方法及电子设备
JP5672341B2 (ja) レイアウト設計方法、装置及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination