CN116011387A - 集成电路版图的走线连接方法、装置、存储介质及设备 - Google Patents
集成电路版图的走线连接方法、装置、存储介质及设备 Download PDFInfo
- Publication number
- CN116011387A CN116011387A CN202310087054.5A CN202310087054A CN116011387A CN 116011387 A CN116011387 A CN 116011387A CN 202310087054 A CN202310087054 A CN 202310087054A CN 116011387 A CN116011387 A CN 116011387A
- Authority
- CN
- China
- Prior art keywords
- endpoint
- endpoints
- pair
- target
- neighbor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路版图的走线连接方法、装置、存储介质及设备。走线连接方法包括:获取集成电路版图中目标走线的端点;按照预设顺序查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,其中,每个端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对;连接每个端点对中的两个端点,使每个端点对对应的两条目标走线连为新的目标走线,并重复上述步骤,直至无法组成新的端点对。通过上述方式,本发明能够实现走线自动连接,提高版图绘制效率、节省版图绘制时间、避免人为出错,提高了集成电路版图设计工具的辅助设计能力。
Description
技术领域
本发明涉及集成电路版图设计领域,特别是涉及一种集成电路版图的走线连接方法、装置、存储介质及设备。
背景技术
在大规模集成电路版图的设计中,由于工作量太大,往往经常需要多名设计人员协作完成,每个设计人员分别绘制版图的一部分,最后将所有部分合并到一起。由于版图的每个部分都含有大量走线,在合并版图时,需要将不同部分的走线连接到一起。现有的连线方式是手动连线,设计人员手动修改走线的端点坐标或者直接使用鼠标拖动走线的端点来实现不同走线的连接,操作十分复杂,耗时较长,且容易出错。
发明内容
本发明的目的是提供一种集成电路版图的走线连接方法、装置、存储介质及设备,以解决现有技术中手动连线存在的问题,能够实现走线自动连接,提高版图绘制效率、节省版图绘制时间、避免人为出错。
为解决上述技术问题,本发明提供一种集成电路版图的走线连接方法,包括:
获取集成电路版图中目标走线的端点;
按照预设顺序查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,其中,每个所述端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对;
连接每个所述端点对中的两个端点,使每个所述端点对对应的两条目标走线连为新的目标走线,并重复上述步骤,直至无法组成新的端点对。
优选的,所述连接每个所述端点对中的两个端点,包括:
调整每个所述端点对中一个端点的位置,使之与另一个端点重合。
优选的,所述调整位置的端点的查找顺序在所述另一个端点之后。
优选的,所述连接每个所述端点对中的两个端点,包括:
将每个所述端点对中的两个端点通过线段连接。
优选的,所述预设顺序为端点的绘制顺序。
优选的,所述按照预设顺序查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,包括:
根据所有所述端点的坐标构建KD树;
按照预设顺序基于所述KD树查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点。
优选的,所述按照预设顺序基于所述KD树查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,包括:
在所述KD树中按照预设顺序以每个端点为圆心设置半径为预设距离的圆形搜索区:
在每一所述圆形搜索区内查找与圆心处端点分别属于不同目标走线的一个端点作为邻居端点。
优选的,与每个所述端点间距在预设距离内且分别属于不同目标走线的端点有多个时,每个所述端点的邻居端点为查找顺序最靠前的端点。
为解决上述技术问题,本发明还提供一种集成电路版图的走线连接装置,包括:
端点获取模块,用于获取集成电路版图中目标走线的端点;
点对组建模块,用于按照预设顺序查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,其中,每个所述端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对;
走线连线模块,用于连接每个所述端点对中的两个端点,使每个所述端点对对应的两条目标走线连为新的目标走线,并重复上述步骤,直至无法组成新的端点对。
为解决上述技术问题,本发明还提供一种存储介质,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行前述任一项所述的集成电路版图的走线连接方法。
为解决上述技术问题,本发明还提供一种电子设备,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行前述任一项所述的集成电路版图的走线连接方法。
区别于现有技术的情况,本发明提供的集成电路版图的走线连接方法通过获取集成电路版图中目标走线的端点,然后按照预设顺序查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,再连接每个端点对中的两个端点,使每个端点对对应的两条目标走线连为新的目标走线,最后重复上述过程,直至无法组成新的端点对,完成所有目标走线的连接,该过程只需要设计人员确定待连接的走线以及预设距离即可,只需无需手动连线,从而能够实现走线自动连接,提高版图绘制效率、节省版图绘制时间、避免人为出错,提高了集成电路版图设计工具的辅助设计能力。
本发明提供的集成电路版图的走线连接装置、存储介质及电子设备,与集成电路版图的走线连接方法属于同一发明构思,因此具有相同的有益效果,在此不再赘述。
附图说明
图1为本发明实施例提供的集成电路版图的走线连接方法的流程示意图。
图2为一个应用场景中多条目标走线的示意图。
图3a为图2中的两条目标走线以第一种方式连接后的示意图。
图3b为图2中的两条目标走线以第二种方式连接后的示意图。
图4为图2中的多条目标走线连接后的示意图。
图5为本发明实施例提供的集成电路版图的走线连接装置的原理框图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在本发明的描述中,需要理解的是,术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
请参考图1,本发明实施例提供了一种集成电路版图的走线连接方法,该走线连接方法包括以下步骤:
S1:获取集成电路版图中目标走线的端点。
其中,目前市面上的每一款集成电路版图绘制软件在绘制集成电路版图的走线时,都是依靠鼠标绘制端点实现。目前,有两种常见的走线绘制方式,一种绘制方式是在版图上的某个位置点击鼠标左键,生成走线的一个端点,然后任意移动鼠标,走线的长度随着鼠标的移动发生变化,最后在另一个位置点击鼠标右键后,生成走线的另一个端点,走线的绘制完成。在此基础上,可以在生成走线的另一个端点之前多次点击鼠标左键生成多个折点,这样,走线就从线段变为折线。
另一种绘制方式是在版图上的某个位置点击鼠标左键或右键并按住不动,此时生成走线的一个端点,然后任意移动鼠标,走线的长度随着鼠标的移动发生变化,最后在另一个位置松开鼠标左键或右键后,生成走线的另一个端点,走线的绘制完成。
由于走线依靠鼠标绘制端点实现,所以走线的端点是集成电路版图的组成部分,因此,目标走线的端点可以从集成电路版图中获取。当然,目标走线的端点也可以通过其他方式获取,例如外部输入的目标走线的端点坐标。
S2:按照预设顺序查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,其中,每个端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对。
其中,集成电路版图中所有端点会先按照预设顺序排序,然后依次遍历每个端点,查找每个端点的邻居端点,将每个端点及其邻居端点组成端点对。在本实施例中,预设顺序为端点的绘制顺序。由于集成电路版图中的目标走线的绘制有先后顺序,每条目标走线上的端点也有先后顺序,那么集成电路版图中的所有端点具有绘制顺序,可以将所有端点的绘制顺序作为预设顺序。
由于端点与目标走线相关联,通过端点与目标走线的关联关系可以确定任意两个端点是否属于同一目标走线。
在查找到每个端点的邻居端点后,需要判断每个端点或其邻居端点是否已组成端点对以及每个端点或其邻居端点所属目标走线的另一端点是否已组成端点对。对于当前的端点,如果当前端点或其邻居端点已组成端点对或者当前端点或其邻居端点所属目标走线的另一端点已组成端点对,则不满足每个端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对的条件,需要进一步判断是否存在与当前端点间距在预设距离内且分别位于不同目标走线的其它端点,如果存在其它端点,则将其它端点作为邻居端点,并再次判断当前端点或其邻居端点是否已组成端点对以及当前端点或其邻居端点所属目标走线的另一端点是否已组成端点对。
如果与当前端点间距在预设距离内且分别位于不同目标走线的所有端点均不满足每个端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对的条件,或者不存在与当前端点间距在预设距离内且分别位于不同目标走线的其它端点,那么需要按照预设顺序查找当前端点的下一个端点的邻居端点,即查找与下一个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点。
在本申请的一些实施例中,邻居端点按照查找顺序来选择。具体来说,如果与每个所述端点间距在预设距离内且分别属于不同目标走线的端点有多个,那么每个所述端点的邻居端点为查找顺序最靠前的端点。
举例而言,如图2所示,集成电路版图有四条目标走线,分别L1、L2、L3、L4,四条目标走线的端点按照绘制顺序依次为P1、P2、P3、P4、P5、P6、P7、P8。走线L1的两个端点分别是P1和P2,走线L2的两个端点分别是P3和P4,走线L3的两个端点分别是P5和P6,走线L4的两个端点分别是P7和P8,P1与P4的间距在预设距离内,P2、P3和P5两两之间的间距在预设距离内,P6与P7的间距在预设距离内。
第一个查找的端点是P1,查找与端点P1间距在预设距离内且分别属于不同目标走线的端点为P4,将端点P4作为端点P1的邻居端点,由于端点P1和端点P4分别属于目标走线L1和L2,且端点P1和端点P4均没有组成端点对,目标走线L1和L2的另一端点P2和P3也没有组成端点对,所以将端点P1及其邻居端点P4组成端点对(P1,P4)。
下一个查找的端点是P2,首先,端点P2的第一个邻居端点是端点P3,由于端点P2所属的目标走线L1的另一端点P1已组成端点对(P1,P4),不满足每条目标走线仅有一个端点组成端点对的条件,因此,将端点P5作为端点P2的邻居端点,此时同样不满足每条目标走线仅有一个端点组成端点对的条件,所以,端点P3和P5均不能与端点P2组成端点对。
下一个查找的端点是P3,同样的,与端点P3间距在预设距离内且分别属于不同目标走线的端点P2和P5均不能与端点P3组成端点对。
下一个查找的端点是P4,端点P4已组成端点对(P1,P4),不满足每个端点仅组成一个端点对的条件。
下一个查找的端点是P5,端点P2和P3均不满足每条目标走线仅有一个端点组成端点对的条件。
下一个查找的端点是P6,查找与端点P6间距在预设距离内且分别属于不同目标走线的端点为P7,将端点P7作为端点P6的邻居端点,由于端点P6和端点P7分别属于目标走线L3和L4,且端点P6和端点P7均没有组成端点对,目标走线L3和L4的另一端点P5和P8也没有组成端点对,所以将端点P6及其邻居端点P7组成端点对(P6,P7)。
下一个查找的端点是P7,端点P7已组成端点对(P6,P7),不满足每个端点仅组成一个端点对的条件。
下一个查找的端点是P8,不存在与端点P8间距在预设距离内且分别属于不同目标走线的端点。
所以,最终组成的端点对是端点对(P1,P4)和端点对(P6,P7)。
S3:连接每个端点对中的两个端点,使每个端点对对应的两条目标走线连为新的目标走线,并重复上述步骤,直至无法组成新的端点对。
其中,连接每个端点对中的两个端点的目的是将每个端点对对应的两条目标走线连为新的目标走线,可以有两种方式实现两个端点的连接。
对于第一种方式,连接每个端点对中的两个端点,包括:调整每个端点对中一个端点的位置,使之与另一个端点重合。调整位置的端点可以是根据实际情况从两个端点中选取。在本实施例中,调整位置的端点的查找顺序在另一个端点之后,查找顺序也是端点的绘制顺序。
以图3a所示为例,连接端点对(P1,P4)中的两个端点后,端点对(P1,P4)中的端点P4的位置被调整为与端点P1重合。需要说明的是,调整位置的端点所属目标走线的另一端点的位置不变,如果调整位置的端点所属目标走线还存在折点,那么折点的位置也不变,如图3a所示,端点P4的位置发生变化,但是端点P4所属目标走线L2的另一端点P3的位置不变,目标走线L2的折点的位置也不变。
对于第二种方式,连接每个端点对中的两个端点,包括:将每个端点对中的两个端点通过线段连接。其中,每个端点对中的两个端点的位置保持不变,在两个端点之间生成线段将两个端点连接。以图3b所示为例,连接端点对(P1,P4)中的两个端点后,端点对(P1,P4)中的端点P1和P4的位置不变,端点P1和P4之间生成线段H1将端点P1和P4连接。
每个端点对对应的两条目标走线连为新的目标走线后,目标走线的数量就发生变化,相应的,目标走线的端点数量也发生变化,需要重新获取端点,以及重新组成端点对。如图3a所示,连接端点对(P1,P4)和端点对(P6,P7)中的两个端点后,原来的端点P1、P4、P6、P7变为折点,目标走线L1和L2连为新的目标走线L5,目标走线L3和L4连为新的目标走线L6。目标走线L5的端点为P2和P3,目标走线L6的端点为P5和P8。
重复步骤S1后,获取到端点P2、P3、P5和P8。再重复步骤S2后,组成端点对(P2,P5)。最后再进行步骤S3后,如图4所示,目标走线L5和L6连为新的目标走线L7,端点数量也发生变化,目标走线L7的端点为P3和P8。
第二次重复步骤S1后,获取到端点P3和P8。第二次重复步骤S2后,无法再组成新的端点对。最终,4条目标走线L1、L2、L3和L4连接后,得到一条目标走线L7。
通过上述方式,本发明实施例提供的集成电路版图的走线连接方法通过获取集成电路版图中目标走线的端点,然后按照预设顺序查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,再连接每个端点对中的两个端点,使每个端点对对应的两条目标走线连为新的目标走线,最后重复上述过程,直至无法组成新的端点对,完成所有目标走线的连接,该过程只需要设计人员确定待连接的走线以及预设距离即可,只需无需手动连线,从而能够实现走线自动连接,提高版图绘制效率、节省版图绘制时间、避免人为出错,提高了集成电路版图设计工具的辅助设计能力。
在本申请的一些实施例中,按照预设顺序查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,包括:
根据所有端点的坐标构建KD树;
按照预设顺序基于KD树查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点。
其中,KD树(K-dimensional tree)是一种高维索引树形数据结构,经常使用于在大规模的高维数据空间进行最近邻查找。通过KD树可以查找每个每个端点的邻居端点。
进一步的,按照预设顺序基于KD树查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,包括:
在KD树中按照预设顺序以每个端点为圆心设置半径为预设距离的圆形搜索区:
在每一圆形搜索区内查找与圆心处端点分别属于不同目标走线的一个端点作为邻居端点。
其中,在一个端点设置圆形搜索区后,如果圆形搜索区内除了圆心处端点以外,还有其它端点,那么这些端点就可以作为圆心处端点的邻居端点。圆形搜索区内除了圆心处端点以外的端点有多个,也就是与每个端点间距在预设距离内且分别属于不同目标走线的端点有多个时,每个端点的邻居端点为查找顺序最靠前的端点。
请参考图5,本发明实施例提供了一种集成电路版图的走线连接装置。该装置包括:
端点获取模块51,用于获取集成电路版图中目标走线的端点。其中,目前市面上的每一款集成电路版图绘制软件在绘制集成电路版图的走线时,都是依靠鼠标绘制端点实现。目前,有两种常见的走线绘制方式,一种绘制方式是在版图上的某个位置点击鼠标左键,生成走线的一个端点,然后任意移动鼠标,走线的长度随着鼠标的移动发生变化,最后在另一个位置点击鼠标右键后,生成走线的另一个端点,走线的绘制完成。在此基础上,可以在生成走线的另一个端点之前多次点击鼠标左键生成多个折点,这样,走线就从线段变为折线。
另一种绘制方式是在版图上的某个位置点击鼠标左键或右键并按住不动,此时生成走线的一个端点,然后任意移动鼠标,走线的长度随着鼠标的移动发生变化,最后在另一个位置松开鼠标左键或右键后,生成走线的另一个端点,走线的绘制完成。
由于走线依靠鼠标绘制端点实现,所以走线的端点是集成电路版图的组成部分,因此,目标走线的端点可以从集成电路版图中获取。当然,目标走线的端点也可以通过其他方式获取,例如外部输入的目标走线的端点坐标。
点对组建模块52,用于按照预设顺序查找与每个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,其中,每个端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对。其中,集成电路版图中所有端点会先按照预设顺序排序,然后依次遍历每个端点,查找每个端点的邻居端点,将每个端点及其邻居端点组成端点对。在本实施例中,预设顺序为端点的绘制顺序。由于集成电路版图中的目标走线的绘制有先后顺序,每条目标走线上的端点也有先后顺序,那么集成电路版图中的所有端点具有绘制顺序,可以将所有端点的绘制顺序作为预设顺序。
由于端点与目标走线相关联,通过端点与目标走线的关联关系可以确定任意两个端点是否属于同一目标走线。
在查找到每个端点的邻居端点后,需要判断每个端点或其邻居端点是否已组成端点对以及每个端点或其邻居端点所属目标走线的另一端点是否已组成端点对。对于当前的端点,如果当前端点或其邻居端点已组成端点对或者当前端点或其邻居端点所属目标走线的另一端点已组成端点对,则不满足每个端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对的条件,需要进一步判断是否存在与当前端点间距在预设距离内且分别位于不同目标走线的其它端点,如果存在其它端点,则将其它端点作为邻居端点,并再次判断当前端点或其邻居端点是否已组成端点对以及当前端点或其邻居端点所属目标走线的另一端点是否已组成端点对。
如果与当前端点间距在预设距离内且分别位于不同目标走线的所有端点均不满足每个端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对的条件,或者不存在与当前端点间距在预设距离内且分别位于不同目标走线的其它端点,那么需要按照预设顺序查找当前端点的下一个端点的邻居端点,即查找与下一个端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点。
在本申请的一些实施例中,邻居端点按照查找顺序来选择。具体来说,如果与每个所述端点间距在预设距离内且分别属于不同目标走线的端点有多个,那么每个所述端点的邻居端点为查找顺序最靠前的端点。
走线连接模块53,用于连接每个端点对中的两个端点,使每个端点对对应的两条目标走线连为新的目标走线,并重复上述步骤,直至无法组成新的端点对。其中,连接每个端点对中的两个端点的目的是将每个端点对对应的两条目标走线连为新的目标走线。每个端点对对应的两条目标走线连为新的目标走线后,目标走线的数量就发生变化,相应的,目标走线的端点数量也发生变化,需要重新获取端点,以及重新组成端点对。
本发明还提供一种存储介质,存储介质中存储有计算机程序,计算机程序被设置为运行时执行前述实施例的集成电路版图的走线连接方法。
具体的,在本实施例中,上述存储介质可以包括但不限于:U盘、只读存储器(Read-Only Memory,简称为ROM)、随机存取存储器(Random Access Memory,简称为RAM)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本发明还提供一种电子设备,包括存储器和处理器,存储器中存储有计算机程序,处理器被设置为运行计算机程序以执行前述实施例的集成电路版图的走线连接方法。
具体的,存储器和处理器可以通过数据总线连接。此外,上述电子装置还可以包括传输设备以及输入输出设备,其中,该传输设备和上述处理器连接,该输入输出设备和上述处理器连接。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (11)
1.一种集成电路版图的走线连接方法,其特征在于,包括:
获取集成电路版图中目标走线的端点;
按照预设顺序查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,其中,每个所述端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对;
连接每个所述端点对中的两个端点,使每个所述端点对对应的两条目标走线连为新的目标走线,并重复上述步骤,直至无法组成新的端点对。
2.根据权利要求1所述的走线连接方法,其特征在于,所述连接每个所述端点对中的两个端点,包括:
调整每个所述端点对中一个端点的位置,使之与另一个端点重合。
3.根据权利要求2所述的走线连接方法,其特征在于,所述调整位置的端点的查找顺序在所述另一个端点之后。
4.根据权利要求1所述的走线连接方法,其特征在于,所述连接每个所述端点对中的两个端点,包括:
将每个所述端点对中的两个端点通过线段连接。
5.根据权利要求1所述的走线连接方法,其特征在于,所述预设顺序为端点的绘制顺序。
6.根据权利要求1所述的走线连接方法,其特征在于,所述按照预设顺序查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,包括:
根据所有所述端点的坐标构建KD树;
按照预设顺序基于所述KD树查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点。
7.根据权利要求6所述的走线连接方法,其特征在于,所述按照预设顺序基于所述KD树查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,包括:
在所述KD树中按照预设顺序以每个端点为圆心设置半径为预设距离的圆形搜索区:
在每一所述圆形搜索区内查找与圆心处端点分别属于不同目标走线的一个端点作为邻居端点。
8.根据权利要求1所述的走线连接方法,其特征在于,与每个所述端点间距在预设距离内且分别属于不同目标走线的端点有多个时,每个所述端点的邻居端点为查找顺序最靠前的端点。
9.一种集成电路版图的走线连接装置,其特征在于,包括:
端点获取模块,用于获取集成电路版图中目标走线的端点;
点对组建模块,用于按照预设顺序查找与每个所述端点间距在预设距离内且分别属于不同目标走线的一个端点作为邻居端点,将每个端点及其邻居端点组成端点对,其中,每个所述端点仅组成一个端点对,每条目标走线仅有一个端点组成端点对;
走线连线模块,用于连接每个所述端点对中的两个端点,使每个所述端点对对应的两条目标走线连为新的目标走线,并重复上述步骤,直至无法组成新的端点对。
10.一种存储介质,其特征在于,所述存储介质中存储有计算机程序,所述计算机程序被设置为运行时执行权利要求1至8任一项所述的集成电路版图的走线连接方法。
11.一种电子设备,其特征在于,包括存储器和处理器,所述存储器中存储有计算机程序,所述处理器被设置为运行所述计算机程序以执行权利要求1至8任一项所述的集成电路版图的走线连接方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310087054.5A CN116011387A (zh) | 2023-01-31 | 2023-01-31 | 集成电路版图的走线连接方法、装置、存储介质及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310087054.5A CN116011387A (zh) | 2023-01-31 | 2023-01-31 | 集成电路版图的走线连接方法、装置、存储介质及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116011387A true CN116011387A (zh) | 2023-04-25 |
Family
ID=86035539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310087054.5A Pending CN116011387A (zh) | 2023-01-31 | 2023-01-31 | 集成电路版图的走线连接方法、装置、存储介质及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116011387A (zh) |
-
2023
- 2023-01-31 CN CN202310087054.5A patent/CN116011387A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7197738B1 (en) | Method and apparatus for routing | |
US7281232B1 (en) | Method and apparatus for automatically checking circuit layout routing | |
US7143385B2 (en) | Wiring design method and system for electronic wiring boards | |
WO2001024111A1 (en) | Automatic routing system for pc board design | |
CN114970439A (zh) | 自动布线方法、装置、计算机设备、存储介质 | |
US20030088843A1 (en) | Data structure for fine-grid multi-level vlsi routing and method for storing the data structure in a computer readable medium | |
US8726222B1 (en) | Method and system for routing optimally between terminals through intermediate vias in a circuit design | |
US8015529B1 (en) | Methods and apparatus for diagonal route shielding | |
KR20230145197A (ko) | 공간 관계 결정 방법, 장치, 컴퓨터 기기 및 저장 매체 | |
CN113987995A (zh) | 一种布线方案确定方法、装置、电子设备及存储介质 | |
CN116402006B (zh) | 一种基于边移动的完备最优斯坦纳树查找表构建方法 | |
JPH0421910B2 (zh) | ||
CN116011387A (zh) | 集成电路版图的走线连接方法、装置、存储介质及设备 | |
JP5128204B2 (ja) | 差動配線方法、差動配線装置、プログラムおよびコンピューター読み取り可能な記録媒体 | |
US6907594B2 (en) | Wiring route determining apparatus, group determining apparatus, wiring route determining program storing medium and group determining program storing medium | |
US7298382B1 (en) | Figure selection method, figure selection device, and storage medium storing figure selection program | |
CN112861467A (zh) | 线宽补偿方法及装置、服务器和存储介质 | |
CN112464319A (zh) | 一种城市轨道交通配线图快速绘制方法 | |
JP2989985B2 (ja) | 配線基板の部品配置検討装置 | |
CN116306459B (zh) | 量子芯片版图的引脚布置方法、系统、介质及设备 | |
CN112999658B (zh) | 用于游戏三维空间飞行的寻路方法、装置及介质 | |
CN115952761A (zh) | 一种对多组平行端口间的布线进行电阻补偿的方法、装置及存储介质 | |
WO2024021797A1 (zh) | 芯片版图的布线方法、装置、设备、存储介质及芯片版图 | |
CN116681021A (zh) | 在集成电路版图中生成共面波导图形的方法、介质及设备 | |
CN116611393A (zh) | 电路检测方法、装置、终端及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |