CN112183007A - 一种多个fpga的设计分割方法 - Google Patents

一种多个fpga的设计分割方法 Download PDF

Info

Publication number
CN112183007A
CN112183007A CN202011043967.XA CN202011043967A CN112183007A CN 112183007 A CN112183007 A CN 112183007A CN 202011043967 A CN202011043967 A CN 202011043967A CN 112183007 A CN112183007 A CN 112183007A
Authority
CN
China
Prior art keywords
hypergraph
grouping
interconnection
packet
fpgas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011043967.XA
Other languages
English (en)
Other versions
CN112183007B (zh
Inventor
李伟
张吉峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Guowei Silcore Technology Co Ltd
Original Assignee
Shanghai Guowei Silcore Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Guowei Silcore Technology Co Ltd filed Critical Shanghai Guowei Silcore Technology Co Ltd
Priority to CN202011043967.XA priority Critical patent/CN112183007B/zh
Publication of CN112183007A publication Critical patent/CN112183007A/zh
Application granted granted Critical
Publication of CN112183007B publication Critical patent/CN112183007B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明的一种多个FPGA的设计分割方法，涉及芯片逻辑设计技术领域。该方法包括：S1、逻辑电路建模为超图：配置分组互联大小资源和切割分组平衡因子；S2、超图粗化：将连接紧密顶点聚合在一起，构造子图；S3、初始分割：将聚类后的子图，根据分区大小和切割分组平衡因子，用贪心算法规则遍历无连接关系的聚类(cluster)，分配到不同分区；S4、优化调整：根据FM算法计算可移动顶点收益，进行调整，优化切割大小。本发明可以实现对多FPGA原型系统分割过程中满足FPGA之间互联约束规则下，得到一个最优的分割结果。

Description

一种多个FPGA的设计分割方法
技术领域
本公开涉及芯片逻辑设计技术领域，尤其涉及一种多个FPGA的设计分割方法。
背景技术
当前，IC芯片产业飞速发展，需要进行FPGA原型验证的逻辑设计越来越庞大，一颗业界较大规模的FPGA已经难以容纳下所有的芯片的逻辑功能。用户需要设法将大的设计切割为若干个小的设计，配置到多个FPGA中，同时保证运行时整个设计的逻辑功能正确无误，性能达标。通常整个设计分割过程需要考虑到很多的因素和处理工作，非常耗费精力和时间。
而现有技术中，为了解决上述问题，传统的业界基于图论最小割算法的分割工具对多个FPGA原型系统普遍采用FPGA之间自由连接不设限的方式进行切割处理。在一些复杂的原型系统和EMU仿真平台，由于物理位置的连接限制等原因，需要对部分的FPGA间的连接关系进行约束和限制。因此，需要在满足多个FPGA互联约束规则下，提出一种最优的设计分割方法。
发明内容
有鉴于此，本公开实施例提供一种多个FPGA的设计分割方法，该方法在传统的基于资源权重最小割算法里面加入一种基于最优迷宫路径规划的处理，可以实现对多FPGA原型系统分割过程中满足FPGA之间互联约束规则下，得到一个最优的分割结果。
为了达到上述目的，本发明提供如下技术方案：
一种多个FPGA的设计分割方法，包括：
S1、逻辑电路建模为超图：配置分组互联大小资源和切割分组平衡因子；
S2、超图粗化：将连接紧密顶点聚合在一起，构造子图；
S3、初始分割：将聚类后的子图，根据分区大小和切割分组平衡因子，用贪心算法规则遍历无连接关系的聚类Cluster，分配到不同分区；
S4、优化调整：根据FM算法(Fiduccia-Mattheyses algorithm)计算可移动顶点收益，进行调整，优化切割大小。
进一步地，所述S1中还包括：现场可编程门阵列FPGA(Field Programmable GateArray)的逻辑门Gates资源映射为超图顶点Vertices，连线Nets映射为超边Hyperedges，进行逻辑电路到超图的建模；同时将待分割FPGA分组之间的物理连线资源作为设计配置约束资源。
进一步地，在配置分组互联优先场景下，若切割大小超出分组互联约束，移动顶点收益较大的顶点，降低切割大小，以满足分组互联规则。
进一步地，S2中，构造子图的过程包括，用图的深度优先算法，遍历超图，根据超边连线权重，把权重大的顶点聚类构造为一个子图。
进一步地，在S4优化调整过程中，同时计算分组平衡因子和分组互联约束规模：若分组平衡因子和分组互联冲突，根据用户配置优先级调整，满足优先级高的配置约束规则。
进一步地，还包括，对分组互联约束规则下的切割分组结果，根据迷宫规划算法遍历分割结果，判断是否所有分组互联可达，若超出互联权重，则跳转S4重新进行优化调整过程。
本发明的多个FPGA的设计分割方法，该方法在传统的基于资源权重最小割算法里面加入一种基于最优迷宫路径规划的处理，可以实现对多FPGA原型系统分割过程中满足FPGA之间互联约束规则下，得到一个最优的分割结果。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明的设计分割方法示意图；
图2为本发明的设计分割方法中迷宫路径规划示意图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图1-2所示，本公开实施例提供一种多个FPGA的设计分割方法。包括：
S1、逻辑电路建模为超图：根据用户配置分组互联大小资源和切割分组平衡因子；
FPGA的逻辑门Gates资源映射为超图顶点Vertices，连线Nets映射为超边，进行逻辑电路到超图的建模；同时将待分割FPGA分组之间的物理连线资源作为设计配置约束资源。
在配置分组互联优先场景下，若切割大小超出分组互联约束，移动顶点收益较大的顶点，可能单个分区上分配较多顶点(不满足平衡因子)，降低切割大小，以满足分组互联规则。
S2、超图粗化：将连接紧密顶点聚合在一起，构造子图，降低切割规模，提高切割性能；
构造子图的过程包括，用图的深度优先算法，遍历超图，根据超边连线权重，把权重大的顶点聚类构造为一个子图。
S3、初始分割(Initial Partition)阶段：将聚类后的子图，根据分区大小和切割分组平衡因子，用贪心算法规则遍历无连接关系的cluster，分配到不同分区；
S4、优化调整、精细化(Uncoarsening&Refinement)阶段：根据FM(Fiduccia-Mattheyses algorithm)算法计算可移动顶点收益，进行调整，优化切割大小。
在S4优化调整过程中，同时计算分组平衡因子和分组互联约束规模：若分组平衡因子和分组互联冲突，根据用户配置优先级调整，满足优先级高的配置约束规则。
S5、对分组互联约束规则下的切割分组结果，根据迷宫规划算法遍历分割结果，判断是否所有分组互联可达，若超出互联权重，则跳转S4重新进行优化调整过程。
迷宫规划算法主要是连通图的遍历算法，这里使用基于优先级队列的图的广度优先搜索算法。具体为选择其中一个FPAG分组作为起点，其它的FPAG分组作为终点，根据超图连线规则，计算是否所有的FPAG分组互联。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (6)

1.一种多个FPGA的设计分割方法，其特征在于，包括：
S1、逻辑电路建模为超图：配置分组互联大小资源和切割分组平衡因子；
S2、超图粗化：将连接紧密顶点聚合在一起，构造子图；
S3、初始分割：将聚类后的子图，根据分区大小和切割分组平衡因子，用贪心算法规则遍历无连接关系的聚类Cluster，分配到不同分区；
S4、优化调整：根据FM算法计算可移动顶点收益，进行调整，优化切割大小。
2.根据权利要求1所述的多个FPGA的设计分割方法，其特征在于，所述S1中还包括：FPGA的逻辑门Gates资源映射为超图顶点，连线映射为超边，进行逻辑电路到超图的建模；同时将待分割FPGA分组之间的物理连线资源作为设计配置约束资源。
3.根据权利要求2所述的多个FPGA的设计分割方法，其特征在于，在配置分组互联优先场景下，若切割大小超出分组互联约束，移动顶点收益较大的顶点，降低切割大小，以满足分组互联规则。
4.根据权利要求1所述的多个FPGA的设计分割方法，其特征在于，S2中，构造子图的过程包括，用图的深度优先算法，遍历超图，根据超边连线权重，把权重大的顶点聚类构造为一个子图。
5.根据权利要求1所述的多个FPGA的设计分割方法，其特征在于，在S4优化调整过程中，同时计算分组平衡因子和分组互联约束规模：若分组平衡因子和分组互联冲突，根据用户配置优先级调整，满足优先级高的配置约束规则。
6.根据权利要求1所述的多个FPGA的设计分割方法，其特征在于，还包括，对分组互联约束规则下的切割分组结果，根据迷宫规划算法遍历分割结果，判断是否所有分组互联可达，若超出互联权重，则跳转S4重新进行优化调整过程。
CN202011043967.XA 2020-09-28 2020-09-28 一种多个fpga的设计分割方法 Active CN112183007B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011043967.XA CN112183007B (zh) 2020-09-28 2020-09-28 一种多个fpga的设计分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011043967.XA CN112183007B (zh) 2020-09-28 2020-09-28 一种多个fpga的设计分割方法

Publications (2)

Publication Number Publication Date
CN112183007A true CN112183007A (zh) 2021-01-05
CN112183007B CN112183007B (zh) 2023-07-04

Family

ID=73947251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011043967.XA Active CN112183007B (zh) 2020-09-28 2020-09-28 一种多个fpga的设计分割方法

Country Status (1)

Country Link
CN (1) CN112183007B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113255265A (zh) * 2021-06-07 2021-08-13 上海国微思尔芯技术股份有限公司 分割及验证方法、装置、电子设备、存储介质
CN116384296A (zh) * 2023-06-07 2023-07-04 湖南泛联新安信息科技有限公司 一种基于rlm流图的硬件原型仿真自动分割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120131530A1 (en) * 2010-11-18 2012-05-24 International Business Machines Corporation Partitioning for hardware-accelerated functional verification
CN103353910A (zh) * 2013-06-26 2013-10-16 福州大学 一种用于并行电路仿真的电路划分方法
CN103678817A (zh) * 2013-12-20 2014-03-26 清华大学 基于三维重聚的三维现场可编程门阵列的分层设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120131530A1 (en) * 2010-11-18 2012-05-24 International Business Machines Corporation Partitioning for hardware-accelerated functional verification
CN103353910A (zh) * 2013-06-26 2013-10-16 福州大学 一种用于并行电路仿真的电路划分方法
CN103678817A (zh) * 2013-12-20 2014-03-26 清华大学 基于三维重聚的三维现场可编程门阵列的分层设计方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
UMER FAROOQ 等: ""Using timing-driven inter-FPGA routing for multi-FPGA prototyping exploration"", 《2016 EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN (DSD)》 *
WENYI FENG 等: ""K-Way Partitioning Based Packing for FPGA Logic Blocks without Input Bandwidth Constraint"", 《2012 INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE TECHNOLOGY》 *
滕跃: ""面向胚胎型仿生硬件的电路划分算法研究"", 《中国优秀硕士学位论文全文数据库（信息科技辑）》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113255265A (zh) * 2021-06-07 2021-08-13 上海国微思尔芯技术股份有限公司 分割及验证方法、装置、电子设备、存储介质
CN116384296A (zh) * 2023-06-07 2023-07-04 湖南泛联新安信息科技有限公司 一种基于rlm流图的硬件原型仿真自动分割方法
CN116384296B (zh) * 2023-06-07 2023-09-22 湖南泛联新安信息科技有限公司 一种基于rlm流图的硬件原型仿真自动分割方法

Also Published As

Publication number Publication date
CN112183007B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US6519749B1 (en) Integrated circuit partitioning placement and routing system
US6249902B1 (en) Design hierarchy-based placement
US6651235B2 (en) Scalable, partitioning integrated circuit layout system
US4908772A (en) Integrated circuits with component placement by rectilinear partitioning
US6480991B1 (en) Timing-driven global placement based on geometry-aware timing budgets
Kurdahi et al. Techniques for area estimation of VLSI layouts
Pui et al. RippleFPGA: A routability-driven placement for large-scale heterogeneous FPGAs
US5225991A (en) Optimized automated macro embedding for standard cell blocks
US6865726B1 (en) IC layout system employing a hierarchical database by updating cell library
US6134702A (en) Physical design automation system and process for designing integrated circuit chips using multiway partitioning with constraints
US5712793A (en) Physical design automation system and process for designing integrated circuit chips using fuzzy cell clusterization
US5699265A (en) Physical design automation system and process for designing integrated circuit chips using multiway partitioning with constraints
US6353918B1 (en) Interconnection routing system
CN112183007A (zh) 一种多个fpga的设计分割方法
CN106682306B (zh) 一种快速fpga布线方法
CN113255264B (zh) 增量分割处理方法、装置、计算机设备和存储介质
CN112258515B (zh) 一种基于固定顶点的图分割方法
US5835378A (en) Computer implemented method for leveling interconnect wiring density in a cell placement for an integrated circuit chip
CN104063558A (zh) 基于线性规划的大规模集成电路通道布线方法
CN113343632B (zh) 一种考虑进位链和位置约束的异质型布局合法化方法
CN112861466B (zh) 一种布线轨道分配方法、电子设备及计算机可读存储介质
Groeneveld Wire ordering for detailed routing
Abboud et al. Mathematical methods for physical layout of printed circuit boards: an overview
Minz et al. Block-level 3-D global routing with an application to 3-D packaging
JP3193167B2 (ja) 論理合成システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 27, 6th floor, No. 29 and 30, Lane 1775, Qiushan Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306

Applicant after: Shanghai Sierxin Technology Co.,Ltd.

Address before: 200433 3332, No.26 Guoding Branch Road, Yangpu District, Shanghai

Applicant before: Shanghai Guowei silcore Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant