TW201407395A - 產生用於製造工具之配方之方法及其系統 - Google Patents

產生用於製造工具之配方之方法及其系統 Download PDF

Info

Publication number
TW201407395A
TW201407395A TW102116384A TW102116384A TW201407395A TW 201407395 A TW201407395 A TW 201407395A TW 102116384 A TW102116384 A TW 102116384A TW 102116384 A TW102116384 A TW 102116384A TW 201407395 A TW201407395 A TW 201407395A
Authority
TW
Taiwan
Prior art keywords
periodic
sub
stitches
array
arrays
Prior art date
Application number
TW102116384A
Other languages
English (en)
Other versions
TWI474208B (zh
Inventor
Mark Geshel
Original Assignee
Applied Materials Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Israel Ltd filed Critical Applied Materials Israel Ltd
Publication of TW201407395A publication Critical patent/TW201407395A/zh
Application granted granted Critical
Publication of TWI474208B publication Critical patent/TWI474208B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明提供一種創建用於製造工具的配方的電腦實施方法及該方法之系統。該方法包含:在獲得表徵一或更多個晶片中的週期子陣列的資料之後,產生候選線跡;識別滿足至少一週期性標準之週期性特徵表徵的一或更多個候選線跡,從而識別候選線跡中的週期線跡;及將識別的週期線跡及週期子陣列聚集成週期陣列,該等週期陣列將用於自動配方創建。

Description

產生用於製造工具之配方之方法及其系統
本發明揭示之標的大體而言係關於用於樣品製造製程的方法及系統,且更特定而言,本發明揭示之標的係關於使用設計資料的自動配方產生的方法及系統。
在半導體產業中,裝置係藉由生產不斷減少大小之結構的數個製造製程製造。因此,製造製程(諸如檢查製程、量測製程及評審製程)需要用於製造樣品之增加的精度及有效性。在本說明書中使用之術語「樣品」應當廣泛地解釋為包括用於製造半導體積體電路、磁頭、平板顯示器及其他薄膜裝置的任何種類的晶圓、光罩(reticle)及其他結構、上述各者的組合及/或部分。
製造製程(諸如樣品的檢查、量測及評審製程)可包括結構元件的辨識、量測、校準、監視、檢查、缺陷評審及分析、報告及/或用於評價各個製造製程的參數及/或情況及提供必要的反饋所必需的其他程序。各種製造工具可基於非破壞性觀察,藉由非限制性實例,如掃描式電子顯微鏡、 原子力顯微鏡、光學檢查工具等,且各種製造工具可用於檢查製程、量測製程及評審製程。由於製造控制要求變得更具有挑戰性,故用於諸如檢查製程、量測製程及評審製程之製程的配方產生亦已變得非常複雜。
在最先進的樣品製造領域中量測量及配方複雜性已經使得創建配方的習知人工(或半人工)製程成為日益困難的問題。自動配方產生的新興技術可改良生產時間及發展,及減少出錯的機會。
已在習知技術中認識到自動配方產生的問題並已發展各種系統來提供解決方案。舉例而言,用於創建檢查配方的習知系統包括:檢查靶材選擇模組,用於選擇檢查靶材;關鍵區域提取模組,用於提取檢查靶材中對於缺陷尺寸的相應關鍵區域;缺陷密度預測模組,用於提取藉由在對於缺陷尺寸的檢查靶材中之待檢測的缺陷所預測的相應缺陷密度;致命缺陷(killer defect)計算模組,用於基於關鍵區域及缺陷密度計算缺陷尺寸中的致命缺陷的相應數目;及檢測期望計算模組,用於基於預期的檢查配方中指定的致命缺陷的數目及缺陷檢測率,計算用於決定對於缺陷尺寸的缺陷檢測率的預期檢查配方的期待檢測的致命缺陷的數目。
用於創建檢查配方的另一習知方法包括:獲得第一設計及用於晶圓的檢查系統的輸出的一或更多個特徵,在該晶圓上使用製造製程印刷第一設計。該方法亦包括:使用第一設計及獲得的晶圓的輸出的一或更多個特徵創建用於第二設計的檢查配方,在該晶圓上印刷第一設計。第一設計及 第二設計為不同的設計。檢查配方係用於在使用製造製程於晶圓上印刷第二設計之後檢查晶圓。
另一習知的配方產生解決方案基於已生產的晶圓產生配方。傳統的解決方案依靠待製造的第一晶圓,且傳統的解決方案包含:擷取晶圓的圖像,檢查已生產的晶圓及基於已檢查的晶圓之分析產生配方。
本發明的實施例針對基於設計資料創建用於製造工具的配方的方法及系統。當前呈現之標的中揭示的實施例的優點在於提高配方創建的可靠性,同時顯著減少處理時間量及用於產生配方的資源。實施例分析設計資料以識別設計資料中的重複區域,而並非等待晶圓得以生產且檢查及收集來自經生產晶圓的資料。舉例而言,來自識別設計資料中的重複區域的結果可用於決定是否使用單元間方法及/或晶片間方法檢查晶圓或晶圓的部分。可與製造製程離線進行設計資料的分析及/或與製造製程並行進行設計資料的分析。實施例藉由將決策基於設計資料而非基於直接自生產的晶圓得出的資料,使得執行晶片間檢查或單元間檢查之決策得以以自動方式進行。
根據當前揭示之標的之某些態樣,提供創建用於製造工具之配方的電腦實施方法。該方法包含:在獲得表徵一或更多個晶片中的週期子陣列的資料之後,產生候選線跡;識別滿足至少一週期性標準之週期性特徵所表徵的一或更多個候選線跡,從而識別候選線跡中的週期線跡;將識別 的週期線跡及週期子陣列聚集成週期陣列,該等週期陣列將用於自動配方創建。
根據當前揭示之標的之其他態樣,提供結合創建用於製造工具的配方使用的電腦化系統。該系統包含處理器、處理器可存取的記憶體,該記憶體儲存引起處理器執行以下功能的機器指令:-在獲得表徵一或更多個晶片中的週期子陣列的資料之後,產生候選線跡;-識別滿足至少一週期性標準之週期性特徵所表徵的一或更多個候選線跡,從而識別候選線跡之間的週期線跡;-將識別的週期線跡及週期子陣列聚集成週期陣列,該等週期陣列將用於自動配方創建。
根據進一步的態樣及可選地結合當前揭示之標的之其他態樣,產生候選線跡可包含:識別相鄰週期子陣列對,該等相鄰週期子陣列對匹配接近標準及在選擇的方向上藉由相容週期性表徵;及對於每一此識別的相鄰週期子陣列對產生矩形,該矩形界定各個候選線跡區域。
根據進一步的態樣及可選擇地結合當前揭示之標的之其他態樣,若max{C1,C2}可被min{C1,C2}除盡(亦即,Max{C1,C2}=Min{C1,C2}*N,其中N為整數),則一對週期子陣列可在給定方向上藉由相容週期性表徵,其中C1及C2分別為在該給定方向上表徵該等週期子陣列的週期性值。或者,若在給定方向上表徵一對週期子陣列的週期性值的最小公倍數(least common multiple;LCM)低於預先定義的 臨限值,則該對週期子陣列可在該給定方向藉由相容週期性表徵。
若候選線跡區域藉由週期性值Cs=K*LCM在給定方向表徵,則候選線跡區域可滿足週期性標準,其中乘數K為正整數且LCM為在該給定方向上表徵各個相鄰週期子陣列的週期性值的最小公倍數。
根據進一步的態樣及可選擇地結合當前揭示之標的之其他態樣,若週期線跡中的週期片段的數目小於片段臨限值且在各個方向每一片段的大小不小於片段大小臨限值,則週期線跡可滿足分段標準。
根據進一步的態樣及可選擇地結合當前揭示之標的之其他態樣,聚集成週期陣列可包含:將每一該識別對中之子陣列與連接的子陣列相關聯;產生包含一或更多個子陣列及子陣列之間的線跡的最大週期群,其中該週期群特徵在於:群中任何相鄰子陣列對為在子陣列之間具有週期線跡的連接子陣列,且所有此類子陣列包括在該群中;獲得一或更多個不重疊的均勻最大週期群;及將屬於同一均勻最大週期群的子陣列及週期線跡聚集成單個聚集之週期陣列及分配表徵各個群的週期性值至此陣列。
110‧‧‧晶圓
120‧‧‧設計
125‧‧‧設計資料
130‧‧‧製造製程
135‧‧‧製程參數
140‧‧‧檢查製程
141‧‧‧檢查工具
150‧‧‧量測製程
151‧‧‧量測工具
160‧‧‧缺陷評審製程
161‧‧‧評審工具
170‧‧‧伺服器
180‧‧‧電腦
190‧‧‧配方創建單元
195‧‧‧週期性單元
201‧‧‧周邊
205‧‧‧記憶體單元
300‧‧‧設計資料模組
301‧‧‧產生器
302‧‧‧分析器
303‧‧‧產生器
304‧‧‧儲存模組
305‧‧‧配方產生器介面
306‧‧‧週期性單元
401‧‧‧步驟
402‧‧‧步驟
403‧‧‧步驟
404‧‧‧步驟
405‧‧‧步驟
406‧‧‧步驟
501‧‧‧週期子陣列
502‧‧‧週期子陣列
503‧‧‧週期子陣列
504‧‧‧週期子陣列
505‧‧‧週期子陣列
506‧‧‧週期子陣列
507‧‧‧週期子陣列
508‧‧‧週期子陣列
509‧‧‧週期子陣列
510‧‧‧週期子陣列
511‧‧‧週期子陣列
512‧‧‧週期子陣列
513‧‧‧矩形
514‧‧‧矩形
515‧‧‧矩形
520‧‧‧距離
521‧‧‧長度
522‧‧‧長度
523‧‧‧長度
601‧‧‧步驟
602‧‧‧步驟
603‧‧‧步驟
604‧‧‧步驟
605‧‧‧步驟
701‧‧‧步驟
702‧‧‧步驟
801‧‧‧週期片段
802‧‧‧週期片段
803‧‧‧區域
804‧‧‧區域
805‧‧‧區域
901‧‧‧步驟
902‧‧‧步驟
903‧‧‧步驟
904‧‧‧步驟
905‧‧‧步驟
906‧‧‧步驟
1001‧‧‧步驟
1002‧‧‧步驟
1003‧‧‧步驟
1004‧‧‧步驟
1005‧‧‧步驟
1101‧‧‧群
1102‧‧‧線跡
1103‧‧‧群
1104‧‧‧群
1105‧‧‧子陣列
1106‧‧‧子陣列
1107‧‧‧子陣列
1108‧‧‧線跡
1109‧‧‧群
1110‧‧‧子陣列
1111‧‧‧子群
1112‧‧‧子群
1113‧‧‧子群
1114‧‧‧子群
1115‧‧‧線跡
1116‧‧‧線跡矩形
1201‧‧‧區域
1202‧‧‧區域
當前揭示之標的以舉例但非限制的方式圖示在隨附圖式的各圖中,其中相同元件符號指示相同元件。應注意到,在本揭示案中對「一」或「一個」實施例的不同參考不必針對同一實施例,且該等參考意謂至少一個實施例。
第1圖圖示根據本發明之實施例的用於樣品設計及製造的示例性工作流程;第2圖為圖示可包含晶圓中之許多晶片(die)中的一者的示例性元件的示意圖;第3圖圖示根據當前揭示之標的之某些實施例的配方創建單元的示意性功能圖;第4圖圖示根據當前揭示之標的之某些實施例的電腦化配方創建的一般化流程圖;第5a圖至第5b圖圖示根據當前揭示之標的之某些實施例的用於Y方向檢查/評審的初始晶片佈局的非限制性示意實例;第6圖圖示根據當前揭示之標的之某些實施例的產生候選線跡區域的一般化流程圖;第7圖圖示根據當前揭示之標的之某些實施例的識別用於進一步聚集的週期線跡的一般化流程圖;第8圖圖示根據當前揭示之標的之某些實施例的線跡的非限制性示意實例,該線跡包含若干週期片段;第9圖圖示根據當前揭示之標的之某些實施例的借助於插入點分析識別週期線跡的一般化流程圖;第10圖圖示根據當前揭示之標的之某些實施例的聚集具有各個子陣列的經識別週期線跡的一般化流程圖;第11a圖至第11f圖圖示為第5a圖中所示的示例性初始佈局提供的聚集步驟的非限制性示意實例;第12a圖至第12b圖圖示用於具有Y方向檢查的 CAD SRAM檔案的實驗性初始晶片佈局及高階晶片佈局的非限制性實例。
參閱第1圖第1圖圖示根據當前揭示之標的之用於樣品設計及製造的示例性工作流程。本說明書中使用的術語「樣品」應當廣泛地解釋為包括用於製造半導體積體電路、磁頭、平板顯示器及其他薄膜裝置的任何種類的晶圓、標線及其他結構、上述各者的組合及/或部分。僅出於說明目的,關於半導體晶圓的檢查提供以下描述。實施例適用於其他製造操作及其他樣品。
如圖所示,可根據設計120經由一組製程參數135控制的製造製程130生產晶圓110。設計120可儲存在例如資料儲存器中的CAD庫中。設計120可包括關於樣品之電腦自動設計(computer automated design;CAD)模型,該模型例如採用圖形形式(諸如GDS-II、OASIS等等)。製程參數135可包括多種參數,例如,微影術參數、蝕刻參數及任何其他類型的參數。資料儲存器可為持續儲存單元。持續儲存單元可為本端儲存單元或遠端儲存單元。持續儲存單元可為磁性儲存單元、光學儲存單元、固態儲存單元或任何其他適當的儲存單元。持續儲存單元可為整體裝置或一組分散式裝置。
晶圓110可經歷使用一或更多個製造工具的一或更多個製造製程。製造製程的實例可包括且不限於,製造製程130、檢查製程140、量測製程150及缺陷評審製程160等等。製造工具的實例可包括且不限於,檢查工具141、量測工 具151、缺陷評審工具161、製造製程的工具等等。
作為檢查製程140的一部分,檢查工具141可識別晶圓110中的缺陷位置。檢查製程140可使用任何適當的缺陷檢查系統執行,藉由非限制性實例,該系統諸如暗視野(Dark Field)、明視野(Bright Field)或電子束檢查(E-Beam inspection)系統。雖然檢查製程140第1圖中圖示為與製造製程130分離,但是在一些情況下,檢查製程140可與製造製程130內聯執行。作為量測製程150的一部分,量測工具150可執行晶圓量測,諸如量測晶圓彎曲度、電阻率、纏繞、位置、平面度、厚度等等。量測工具150可用於測試,但可具有其他應用,諸如監視環境參數及提供實驗室中的聲學、振動及溫度的即時資料。量測工具151可執行其他任務,諸如,固持、接合、分離、焊接等等。自動缺陷評審製程160可包括用於處理缺陷資料之評審工具161,以努力提取可用於透徹瞭解設計製程的資訊。舉例而言,自動缺陷評審製程160可提取導致修改的資訊以改良設計資料120,或提取調整製造製程130的資訊以改良製程。
檢查製程140可識別針對評審製程160的缺陷。可使用各種檢查工具141,包括將晶圓110(或其他裝置或對象)的視圖與一或更多個參考視圖相比的彼等工具。可使用晶片間比較或單元間比較來檢查晶圓110
可獲得晶圓110的圖像,及可使用適當的晶片間或單元間檢查/評審方法的任何組合來檢查在該圖像中顯示的單元或晶片。舉例而言,第2圖圖示可包括在晶圓110中的 元件的實例。舉例而言,在第2圖中圖示的元件可包含晶圓110中的許多晶片中之一者。元件可包括使用晶片間檢查/評審最佳檢查的區域(例如,周邊201區域,該區域可包含例如邏輯元件)。可藉由與一或更多個參考晶片相比較來檢查此類區域的缺陷。
然而,在其他情況下,可能需要單元間檢查/評審。舉例而言,在第2圖中圖示的裝置在內部包括一或更多種類型的數個(理想上)相同記憶體單元205。對於此類單元205,單元間檢查/評審可為較佳的,因為同一晶片內部的相鄰或鄰近單元可比相鄰晶片之間的單元更為類似。此類似性可歸因於製程條件及/或檢查或評審工具。舉例而言,相較於晶片之間,照明、焦點或其他光學不規則性造成的差異在晶片內部可能不太明顯。
回到第1圖,根據製造配方(例如,檢查配方、缺陷評審配方等等)提供製造製程(及/或製造製程的部分)。作為創建用於給定晶圓或晶圓層的配方之一部分,配方可將晶圓的不同區域指定給不同類型的檢查、評審等等。藉由非限制性實例,配方可指定區域作為遮罩區域、晶片間檢查/評審區域或單元間檢查/評審區域。藉由非限制性實例,當同一晶片內部的相鄰或鄰近區域比屬於不同晶片的區域更為相似時,單元間檢查(亦即,提供至具有小於晶片的週期性的週期晶片區域的檢查)可為較佳的。可使用晶片間方法較佳地檢查/評審給定晶圓的一些區域(例如,包含邏輯元件的周邊區域)。可使用晶片間及/或單元間檢查/評審方法之任何適當 組合來檢查晶圓的某些區域。
根據使用製造工具獲得之半導體結構的圖像(例如,SEM圖像)及/或基於諸如晶圓設計規範的非圖像資料,可將晶圓的區域指定給某一類型的檢查/評審或其他操作。
在一個實施例中,一或更多個製造工具(例如,檢查工具141、量測工具151、評審工具161等等)可包括用於產生製造配方之配方創建單元190。在另一實施例中,一或更多個電腦180可包括用以產生用於檢查晶圓110之配方的配方創建單元190。參閱第3圖,進一步詳細描述配方創建單元190。電腦180可耦接至一或更多個製造工具(例如,檢查工具141、量測工具151、評審工具161等等)。在一個實施例中,電腦180經由網路與一或更多個工具通訊。在另一實施例中,一或更多個伺服器170可包括配方創建單元190。伺服器170可耦接至一或更多個製造工具。伺服器170可由任何類型的計算裝置託管,該計算裝置包括伺服器電腦、閘道電腦、桌上型電腦、膝上型電腦、手持式電腦或類似計算裝置。在一個實施例中,伺服器170經由網路(未圖示)與一或更多個工具通訊。網路可為區域網路(Local Area Network;LAN)、無線網路、行動通訊網路、諸如網際網路的廣域網路(Wide Area Network;WAN)或類似通訊系統。
作為產生包含單元間檢查的檢查/評審配方之一部分,需要辨識各個晶片分區,亦即,需要識別晶片分區的重複圖案區域及重複性參數。根據當前揭示之標的之某些實施例,配方創建單元190可包括週期性單元195,該週期性單 元195可操作以使用設計資料125識別用於晶圓的設計資料125中之週期區域且可基於用於晶圓的識別之週期區域產生配方。設計資料125亦可為儲存在CAD庫中的資料的衍生資料,且設計資料125可為與儲存在CAD庫中的資料不同之格式。設計資料125可儲存於耦接至配方創建單元190的資料儲存器中。
本說明書中使用的術語「製造配方」或「配方」應廣泛地解釋為包括指定一或更多個製造工具之操作的參數(例如,待檢查的感興趣區域、晶圓上該區域的位置及重複週期、像素尺寸、電子束電流、充電情況及圖像獲取情況、缺陷檢測演算法、圖像處理參數及/或其他)的任何設置。
本說明書中使用的術語「設計資料」應廣泛地解釋為包括指示樣品之分層實體設計(佈局)的任何資料及/或來自實體設計(例如,經由複雜模擬、簡單幾何運算及布爾運算等等)的資料。設計資料(例如,第1圖中的設計資料125)可以不同的格式提供,藉由非限制性實例,該等格式如GDSII格式、OASIS格式等等。設計資料指定具有某一設計的結構元件。結構元件可建構為幾何形狀,該等幾何形狀可選擇地與其他結構元件的插入結合。藉由非限制性實例,給定的結構元件可包含一或更多個STRUCTURE元件,該一或更多個STRUCTURE元件藉由GDSII格式的SREF、AREF指令插入,或給定結構元件可包含一或更多個CELL元件,該一或更多個CELL元件藉由PLACEMENT及REPETITION(OASIS格式)插入。僅出於說明目的,關於以分別與X軸 及Y軸平行的外部矩形邊界表徵的結構元件提供以下描述,該X軸及Y軸的位置(在下文中稱為定錨點)經選擇處於矩形的左下角。熟習此項技術者將容易理解當前揭示之標的之教示同樣地適合於其他外部邊界,及/或其他定錨點的選擇。在當前揭示之標的之實施例中,具有不同名稱的幾何形狀相同之元件可被稱作相同結構元件。
本說明書中使用的術語「重複圖案區域」、重複區域」、「週期圖案區域」或「週期區域」應同等地及廣泛地解釋為包括任何晶片區域,在該晶片區域中,圖案在具有某一移位值的移位轉換下是不變的,亦即,圖案關於某一或一些週期性值具有週期性。
根據當前揭示之標的之某些實施例,可關於一或更多個結構元件或設計資料中指定的一或更多個結構元件的衍生物識別週期區域。此類週期區域在下文中稱作「週期子陣列」。藉由非限制性實例,週期子陣列可被定義為週期MxN陣列內部的矩形區域,其中週期MxN陣列可被定義為將設計資料中指定的結構元件的一組實例定界之最小矩形區域,其中各個實例的定錨點的坐標滿足重複性標準。舉例而言,重複性標準可被定義如下:(Xm,Yn)=(Xo,Yo)+(m*StepX,n*StepY),其中(Xm,Yn)及(Xo,Yo)為以上矩形區域的坐標系統中的各個定錨點的坐標,m=0,1,...,M-1;n=0,1,...,N-1,及重複性參數StepX及StepY為正常數,表示相應地在X方向及Y方向上的週期性值。
然而,分離相鄰週期子陣列的線跡區域亦可為週期的,具有等於子陣列的週期性或子陣列的週期性之倍數的週期性值。在可能時,將相鄰週期子陣列及相應分離線跡聚集成較大的週期區域,可使得基於檢查的/評審的區域之週期性更廣泛地使用檢查/評審演算法。
第3圖為根據當前揭示之標的之配方創建單元的一個實施例的一般化功能方塊圖。配方創建單元190包含設計資料模組300,該設計資料模組300經配置以獲得及處理設計資料,從而在必要時提供設計資料(例如,CAD庫中的資料)坐標的轉換及需要作為用於使用設計資料創建配方的輸入的設計資料之其他處理。設計資料模組300可操作地耦接至週期性單元306,該週期性單元306可操作地耦接至儲存模組304。週期性單元306包含處理器,該處理器執行週期子陣列的產生器301、線跡週期性分析器302及週期區域的產生器303的功能。
藉由非限制性實例,週期子陣列的產生器301可基於設計資料識別週期子陣列,該設計資料如詳細說明於2011年9月22日提出申請的美國申請案第13/230483號中,該申請案受讓於當前揭示之標的之受讓人且以引用之方式整體併入本文。替代地或額外地,週期子陣列的產生器可自儲存模組304及/或自配方創建單元外部之源獲得一組週期子陣列或部分週期子陣列。
線跡週期性分析器302為可操作的以識別週期線跡,如參閱第4圖至第12圖進一步詳細說明。週期區域的產 生器303為可操作的以將識別的週期線跡與各個相鄰週期子陣列聚集,由此產生聚集的週期區域,如參閱第4圖至第12圖進一步詳細說明。
儲存模組304為可操作的以儲存模組301至模組303的操作所必需的資料及整個單元306的操作所必需的資料,儲存模組304亦為可操作的以容納表徵產生的週期區域的資料。儲存模組304進一步可操作地耦接至配方產生器介面305,該配方產生器介面305使得能夠使用用於進一步電腦化配方產生之產生的週期區域。藉由非限制性實例,配方產生介面可提供週期性值的必需取整及/或乘法,以便匹配製造工具(例如,檢查工具)及/或製造製程(例如,檢查製程)的要求。
熟習此項技術者將容易理解當前揭示之標的之教示不受限於第3圖圖示的系統,可以另一方式合併或分割等效的及/或變更的功能且可以任何適當的軟體、韌體及硬體之組合來實施該等效的及/或變更的功能。週期性單元可配置為結合樣品的製造一起使用之獨立工具,或週期性單元可至少部分地與例如檢查設備及/或量測設備及/或缺陷評審設備等整合。在一個實施例中,可離線提供及根據量測工具及/或量測製程要求進一步調整劃分為週期區域的初始晶片。
第4圖圖示根據當前呈現之標的之某些實施例的使用設計資料創建配方的一般化流程圖。在獲得(401)表徵一或更多個晶片中的週期子陣列的資料(此資料在下文中稱為初始晶片佈局)之後,週期性單元產生(402)候選線跡,如參 閱第5圖進一步詳細說明。週期性單元進一步分析(403)候選線跡的週期性及識別(404)週期線跡,如參閱第6圖至第9圖進一步詳細說明。如參閱第10圖至第11圖進一步詳細說明,將識別的週期線跡與週期子陣列聚集(405)為進一步使用(406)於自動配方創建之聚集週期陣列。聚集週期陣列組成各個一或更多個晶片內部的一組矩形,該組矩形界定可以單元間模式檢查的區域。僅出於說明目的,提供用於曼哈頓矩形之以下描述。注意到,當前揭示之標的之教示同樣地適合於具有非曼哈頓方向之矩形。每一矩形在X方向及/或Y方向上藉由週期性值表徵。表徵一或更多個晶片中之聚集週期陣列的資料在下文中稱為高階晶片佈局。
僅出於說明目的,關於在Y方向上提供的檢查/評審提供以下描述。熟習此項技術者將容易理解,當前揭示之標的之教示同樣地適合於其他方向。
參閱第5a圖第5a圖圖示用於Y方向檢查/評審的初始晶片佈局的示意非限制性實例。矩形501至矩形503505至矩形512圖示藉由週期性值Cy在Y方向表徵的週期子陣列,且矩形504圖示藉由週期性值2Cy表徵的週期子陣列。
若匹配以下藉由非限制性實例在第5b圖中圖示的情況,則兩個相鄰週期子陣列可被視為在Y方向上滿足接近標準:-在X方向上各個相鄰矩形之間的距離(520)小於距離臨限值; -共用長度(521)與各個相鄰矩形(513、514)中之任一者的長度(523、522)之間的比率應超過表徵在線跡方向上相鄰子陣列之間的重疊的共用比率臨限值;-各個相鄰矩形中之任一者的長度與共用長度之間的差應小於未對準臨限值。未對準臨限值表徵在線跡方向上兩個相鄰子陣列的坐標的最大允許差。
返回參閱第5a圖,在圖示的實例中,子陣列對502-503503-504504-505505-506506-508508-509511-512滿足接近標準。
第6圖圖示產生候選線跡的一般化流程圖。在配置(601)接近相關臨限值(例如,距離臨限值、共用定量臨限值、未對準臨限值)及選擇檢查/評審方向之後,週期性單元識別(602)匹配接近標準的相鄰子陣列對及週期性單元進一步識別(603)在選擇的方向上藉由相容週期性表徵的相鄰子陣列對。若max{Cy1,Cy2}被min{Cy1,Cy2}除盡,則二個子陣列可在Y方向上藉由相容週期性表徵,其中Cy1及Cy2分別為第一及第二子陣列的週期性值。或者,相容週期性可被定義為匹配最小公倍數以低於預先定義的臨限值,或可以任何適當的方式定義相容週期性。
週期性單元針對每一此識別的相鄰子陣列對進一步產生(604)矩形,該矩形界定各個候選線跡區域(在第5b圖中藉由矩形515圖示),及週期性單元將此對中的子陣列與連接的子陣列相關聯(605)。矩形的邊界可界定如下:若左子陣列藉由左下(low-left;LL)頂點(x1L,y1L)及右上 (upper-right;UR)頂點(x2Ly2L)界定,右子陣列藉由LL頂點(x1R,y1R)及UR頂點(x2Ry2R)界定,則候選線跡矩形將為LL=(x2L,Y1)、UR=(x1R,Y2),其中分段[Y1,Y2]為分段[y1L,y2L]及[y1R,y2R]的共用部分。
第7圖圖示識別用於進一步聚集的週期線跡的一般化流程圖。對於進一步將具有週期性Cy1及Cy2的各個相鄰週期子陣列對聚集為週期陣列,線跡區域應滿足週期性標準。舉例而言,若max{Cy1,Cy2}被min{Cy1,Cy2}除盡,則此線跡區域可藉由週期性值Cs=K*max{Cy1,Cy2}表徵,其中乘數K為正整數且值max{Cy1,Cy2}及值min{Cy1,Cy2}對應於在線跡方向上的週期性值,該等週期性值對於鄰近線跡的子陣列對共用。在一般情況下,此線跡區域可藉由各個子陣列的週期性值的週期性值Cs=K*LCM表徵。
週期性單元分析候選線跡的週期性及週期性單元識別(701)候選線跡之間的線跡區域,該等線跡區域包含滿足週期性標準的一或更多個片段;此類片段在下文中被稱為週期片段。
第8圖圖示候選線跡區域的非限制性實例,該候選線跡區域包含若干週期片段(圖示為801802),該等週期片段由具有中斷週期性的區域(圖示為803804805)分割。應當注意到,非週期區域可分離週期片段或非週期區域可位於週期片段的內部(類似島狀區),然而,候選線跡區域內部的週期區域應對於檢查/評審工具為足夠顯著的。
藉由非限制性實例,若給定候選線跡區域進一步 滿足片段標準,則包含滿足週期性標準的一或更多個片段的給定候選線跡區域可被稱為週期線跡。片段標準可定義如下:-週期線跡中的週期片段的數目應當小於片段臨限值(該片段臨限值在某些實施例中配置為等於3);-每一片段的Y方向大小應不小於片段大小臨限值。
藉由非限制性實例,片段大小臨限值可被定義為兩個參數MinRepAlongStitch*CsSignificRatio*height中的最大者,其中「height」為線跡方向上的線跡區域矩形之大小,MinRepsAlongStitch(在某些實施例中配置為等於3)表徵片段之重複圖案內部的重複的最小數目,及SignificRatio(在某些實施例中配置為等於0.2)為表徵線跡內部的週期區域的顯著性之參數。
參閱回至第7圖,週期性單元進一步識別(703)匹配片段標準的線跡,由此識別週期線跡。
可選地,空的線跡區域可被視為具有週期性Cs=LCM(注意,若max{Cy1,Cy2}可被min{Cy1,Cy2}除盡,則Cs=max{Cy1,Cy2})的週期線跡。
藉由非限制性實例,借助於CAD單元之插入點的週期性分析的實例,可識別週期線跡,週期線跡的定界框屬於線跡區域。插入點分析可減少待分析的幾何資料之數目。在完成插入點的分析之後,對關於表徵線跡的Cs-RES的週期性分析剩餘線跡幾何形狀(線跡內部的多邊形,該多邊形不屬於已經分析的CAD單元中的任一者)。第9圖圖示借助於插入點分析識別週期線跡的一般化流程圖。對於給定線 跡,週期性單元定義(901)最低的分層水平(亦即,不具有非空子單元)及提供對應於完全位於線跡區域內的定界框的CAD單元插入之週期性分析(902)。週期性單元進一步提供用於接下來的分層之層的CAD單元插入的迴路模式週期性分析(903)。在每一步驟,提供週期性分析用於下一分層之層,所述分層之層具有僅來自先前分析的分層之層的子單元。提供分析用於對應於完全位於線跡區域內的定界框的單元插入,該線跡區域包含不屬於子單元中的任一者的至少一個多邊形。
週期性單元進一步分析在步驟901至步驟903定義的單元插入,且週期性單元檢驗(904)各個最大週期性片段的顯著性。若片段並非顯著的,則週期性單元尋找線跡區域內的母單元,該線跡區域含有滿足顯著性標準的週期性片段。
週期性單元進一步計算(905)用於所有定義的單元插入之共用週期性值Ccom並發現共用的週期性片段。藉由非限制性實例,週期子陣列的產生器301可基於設計資料識別週期子陣列及計算共用週期性值,該設計資料如詳細說明於2011年9月22日提出申請的美國申請案第13/230483號中,該申請案受讓於當前揭示之標的之受讓人及以引用之方式整體併入本文。週期性單元進一步對具有值Ccom的週期性分析片段內部的剩餘多邊形(該多邊形不屬於任何分析的單元插入),發現最終的週期性片段及定義(906)所得的表徵線跡的線跡週期性值Cs-RES
第10圖圖示將識別的週期線跡與各個子陣列聚 集的一般化流程圖。第11a圖至第11f圖示意性地圖示為第5a圖中所示的示例性初始佈局提供的不同聚集步驟。在識別週期線跡之後,週期性單元產生(1001)最大的連接子陣列群,亦即,表徵為群中相鄰子陣列中的任一對為連接的子陣列,及所有此類子陣列包括在群中的群。週期性單元進一步將連接的子陣列的最大群轉換(1002)為一或更多個最大的週期群。最大的週期群由連接的子陣列之最大群的子陣列及連接的子陣列之間的線跡組成,其中最大週期群中的每一對連接的子陣列之間的線跡為週期性的。可選地,最大的週期群亦可由單個子陣列組成,該單個子陣列先前包含在最大的子陣列群中。在第11a圖至第11b圖中所示的非限制性實例中,線跡1102不是週期性的,及最大的群1101已經被轉換為最大的週期群11031104(含有單個子陣列)。
週期性單元進一步分析每一最大週期群內的所有子陣列之週期性值。若給定的最大週期群包含具有不同週期性值的子陣列,則週期性單元將給定的最大週期群轉換(1003)為一或更多個不重疊的均勻最大週期群。若包含在群內的所有子陣列之週期性值匹配均勻性標準,則最大週期群被視為均勻。藉由非限制性實例,均勻性標準可要求所有子陣列的最大週期值可被所有其他週期性值除盡;或均勻性標準可要求所有子陣列的LCM低於預先定義的臨限值等等。在一些情況下,子陣列的不同週期性值可指示子陣列的不同性質及分別指示子陣列的不同檢查參數。因此,產生均勻最大週期群可為有利的,該等均勻最大週期群藉由均勻群中之每一 者內包含的所有子陣列的相等週期性值表徵。
第11c圖中圖示的非限制性實例中,子陣列1105的週期性為2*Cy,同時相鄰子陣列11061107的週期性為Cy且該等陣列滿足接近標準。在此情況下,子陣列1105被轉換為候選線跡區域及子陣列1105進一步被轉換為週期性值Cs=2*Cy表徵的週期線跡1108,且子陣列1106及子陣列1107與連接的子陣列相關。因此,所得的均勻最大週期群1109包含具有相等週期性之連接的子陣列。或者,最大的週期群1103可被劃分為數個均勻子群,每一子群由具有相等週期性的子陣列組成。
在獲得均勻最大週期群之後,週期性單元將屬於同一均勻最大週期群的子陣列及週期線跡聚集(1004)為單個聚集的週期陣列,且週期性單元將對所有聚集的子陣列及週期線跡共用的週期性值分配(1005)至此陣列。聚集的週期陣列藉由聚集的定界框表徵,亦即,藉由組成各個群的所有子陣列的定界框表徵。
揭示的產生候選線跡之方法確保屬於群的週期線跡總是位於聚集的定界框內部。然而,當獲得均勻週期最大區域時,轉換為線跡的子陣列的界限不必位於聚集的定界框內部,且因此界限可藉由聚集的矩形修剪。
在非零未對準臨限值的情況下,一致的最大週期群中的一或更多個子陣列可與初始晶片佈局的另一子陣列重疊,該陣列位於群的外部(例如,第11d圖中圖示的子陣列1110)。為了避免聚集的週期陣列的重疊,週期性單元進一 步分析此潛在重疊及必要時將各個均勻最大週期群劃分為子群,不與初始晶片佈局的此外部陣列重疊(例如,第11d圖中圖示的子群1111及子群1112)。
應注意到,儘管給定的均勻最大週期群中的子陣列的週期性值Cy為相等的,然而群內部的週期線跡可藉由不同的週期性Cs=K*Cy表徵,因為乘數K可針對不同的線跡而不同。因此,當分配(1005)對所有聚集的子陣列及週期線跡共用的週期性值時,週期性單元計算對群內所有週期線跡共用的最小週期性值。若此計算的最小共用週期性值大於預先定義的臨限值,則週期性單元可將均勻最大週期群沿著線跡區域(例如,具有最大週期性值)劃分為兩個子群。在第11e圖中圖示的非限制性實例中,群1111被沿著具有最大週期性值的線跡1115劃分為子群1113及子群1114
第11f圖圖示非限制性實例,其中由於子陣列轉換為線跡1108,故子陣列1106及子陣列1107之間的線跡區域係由具有不同週期性值的矩形組成。該等線跡矩形可聚集為週期性值表徵的連接的線跡矩形1116,該週期性值重新計算為對線跡內部的所有相鄰週期矩形共用的最小週期性值。
第12a圖圖示用於具有Y方向檢查的CAD SRAM檔案的初始晶片佈局的非限制實驗性實例。第12b圖圖示用於同一檔案的高階晶片佈局,該佈局根據當前呈現之標的之某些實施例獲得。如圖所示,初始晶片佈局中(例如,在區域1201及區域1202內)之相對小的週期子陣列已經聚集為適合於單元間檢查/評審的較大週期區域。
在以上描述中,闡明許多細節。然而,對於熟習此項技術者將顯而易見的是,當前揭示之標的可在沒有該等特定細節的情況下實踐。在一些實例中,以方塊圖形式圖示,而不是以細節顯示眾所周知的結構及裝置,以便避免模糊當前揭示之標的。
除非另有明確說明,否則如自以下論述中顯而易見,應理解,在整個說明書論述中,使用諸如「處理」、「產生」、「計算」、「識別」、「產生」、「轉換」、「搜尋」、「發現」等等的術語,代表操作資料及/或將資料轉換為其他資料的電腦的動作及/或過程,該資料表示為物理(諸如電子)量及/或該資料表示實體對象。術語「電腦」及「處理器」應廣泛地解釋為包括具有資料處理能力的任何種類的電子系統。
可藉由為了所欲目的專門建構之電腦或可藉由為了所欲目的專門配置之通用電腦,通過儲存在非暫態電腦可讀取儲存媒體中的電腦程式執行根據本文教示之操作。
當前揭示之標的之實施例不參閱任何特定程式化語言來描述。將理解,各種程式化語言可用於實施如在本文中描述的本發明的教示。
在本專利說明書中使用的術語「標準」應廣泛地解釋為包括任何複合標準,包括例如若干標準及/或若干標準的邏輯組合。
將理解,本發明在本發明的應用方面不受限於在本文中所含的描述中闡明或在圖式中圖示的細節。本發明能 使用其他實施例且能以多種方式實踐及進行。應注意,本發明不受限於特定的處理演算法或特定結構。熟習此項技術者將容易理解,本發明同樣地適合於具有可以另一方式合併或分割的等同的及/或變更的功能的任何其他處理或呈現。
亦將理解,本發明進一步考量機器可讀取非暫態記憶體,該記憶體可觸知地體現藉由機器可執行以用於執行本發明的方法之指令程式。
應理解,出於清晰目的而在分開的實施例的上下文中描述的當前揭示之標的之某些特徵亦可在單個實施例中組合提供。相反地,出於簡化目的而在單個實施例的上下文中描述的當前揭示之標的之各種特徵亦可分別地或以任何適當的子組合提供。
熟習此項技術者將容易理解,各種修改及變化可在不脫離本發明的範疇之情況下應用於如上所述的本發明之實施例,在隨附申請專利範圍中並藉由隨附申請專利範圍界定本發明的範疇。
110‧‧‧晶圓
120‧‧‧設計
125‧‧‧設計資料
130‧‧‧製造製程
135‧‧‧製程參數
140‧‧‧檢查製程
141‧‧‧檢查工具
150‧‧‧量測製程
151‧‧‧量測工具
160‧‧‧缺陷評審製程
161‧‧‧評審工具
170‧‧‧伺服器
180‧‧‧電腦
190‧‧‧配方創建單元
195‧‧‧週期性單元

Claims (15)

  1. 一種創建用於一製造工具之一配方的電腦實施方法,該方法包含以下步驟:在獲得表徵一或更多個晶片中的週期子陣列的資料之後,產生候選線跡;識別滿足至少一週期性標準之週期性特徵所表徵的一或更多個候選線跡,從而識別該等候選線跡中的週期線跡;以及將該等識別的週期線跡及該等週期子陣列聚集成週期陣列,該等週期陣列將用於自動配方創建。
  2. 如請求項1所述之方法,其中產生候選線跡的步驟包含以下步驟:識別相鄰週期子陣列對,該等相鄰週期子陣列對匹配一接近標準且在一選擇的方向上藉由相容週期性表徵;以及針對每一此識別的相鄰週期子陣列對產生一矩形,該矩形界定各個候選線跡區域。
  3. 如請求項2所述之方法,其中若max{C1,C2}可被min{C1,C2}除盡,則一對週期子陣列在一給定方向藉由相容週期性表徵,其中C1及C2分別為在該給定方向上表徵該等週期子陣列的週期性值。
  4. 如請求項2所述之方法,其中若在一給定方向表徵一對週期子陣列的週期性值的最小公倍數低於一預先定義的臨限值,則該對子陣列可在該給定方向藉由相容週期性表徵。
  5. 如請求項2所述之方法,其中若一候選線跡在一給定方向上藉由一週期性值Cs=K*LCM表徵,則該候選線跡滿足該週期性標準,其中該乘數K為一正整數且LCM為在該給定方向上表徵該等各個相鄰週期子陣列的週期性值的最小公倍數。
  6. 如請求項1所述之方法,其中識別該等候選線跡中的週期線跡的步驟包含以下步驟:識別該等候選線跡區域中的滿足該週期性標準的一或更多個週期片段。
  7. 如請求項6所述之方法,其中識別該等候選線跡中的週期線跡的步驟進一步包含以下步驟:識別滿足一片段標準的週期線跡。
  8. 如請求項2所述之方法,其中聚集為週期陣列的步驟包含以下步驟:將每一該識別對中之該等子陣列與一連接的子陣列相關聯; 產生包含一或更多個子陣列及該一或更多個子陣列之間的線跡的一最大的週期群,其中該群特徵在於:該群中的任何相鄰子陣列對為在子陣列之間具有週期線跡的一連接子陣列,且所有此等子陣列包括在該群中;獲得一或更多個不重疊的均勻最大週期群;以及將屬於該同一均勻最大週期群的子陣列及週期線跡聚集為一單個聚集之週期陣列及分配表徵該各個群的該週期性值至此陣列。
  9. 一種結合創建用於一製造工具的一配方使用的電腦化系統,該系統包含:一處理器;該處理器可存取的一記憶體,該記憶體儲存引起該處理器執行以下功能的機器指令:在獲得表徵一或更多個晶片中的週期子陣列的資料之後,產生候選線跡;識別滿足至少一週期性標準之週期性特徵所表徵的一或更多個候選線跡,從而識別該等候選線跡中的週期線跡;以及將該等識別的週期線跡及該等週期子陣列聚集成週期陣列,該等週期陣列將用於自動配方創建。
  10. 如請求項9所述之系統,其中產生候選線跡的步驟包含以下步驟: 識別相鄰週期子陣列對,該等相鄰週期子陣列對匹配一接近標準且在一選擇的方向上藉由相容週期性表徵;以及對於每一此識別的相鄰週期子陣列對產生一矩形,該矩形界定各個候選線跡區域。
  11. 如請求項9所述之系統,其中識別該等候選線跡中的週期線跡的步驟包含以下步驟:識別該等候選線跡區域中的滿足該週期性標準的一或更多個週期片段。
  12. 如請求項9所述之系統,其中識別該等候選線跡中的週期線跡的步驟進一步包含以下步驟:識別滿足一片段標準的週期線跡。
  13. 如請求項12所述之系統,其中若一週期線跡中的週期片段的一數目小於一片段臨限值且在該各個方向上每一片段的一大小應不小於一片段大小臨限值,則該週期線跡滿足一片段標準。
  14. 如請求項10所述之系統,其中聚集為週期陣列的步驟包含以下步驟:將每一該識別對中之該等子陣列與一連接的子陣列相關聯;產生包含一或更多個子陣列及該一或更多個子陣列之間的線跡的一最大的週期群,其中該群特徵在於:該群中任何 相鄰的子陣列對為在子陣列之間具有週期線跡的一連接子陣列,且所有此等子陣列包括在該群中;獲得一或更多個不重疊的均勻最大週期群;以及將屬於該同一均勻最大週期群的子陣列及週期線跡聚集為一單個聚集之週期陣列及分配表徵該各個群的該週期性值至此陣列。
  15. 一種非暫態電腦可讀取媒體,該媒體包括指令,該等指令在藉由一處理系統執行時引起該處理系統執行一方法,該方法包含以下步驟:在獲得表徵一或更多個晶片中的週期子陣列的資料之後產生候選線跡;識別滿足至少一週期性標準之週期性特徵所表徵的一或更多個候選線跡,從而識別該等候選線跡中的週期線跡;以及將該等識別的週期線跡及該等週期子陣列聚集成週期陣列,該等週期陣列將用於自動配方創建。
TW102116384A 2012-05-29 2013-05-08 產生用於製造工具之配方之方法及其系統 TWI474208B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/482,955 US8640060B2 (en) 2012-05-29 2012-05-29 Method of generating a recipe for a manufacturing tool and system thereof

Publications (2)

Publication Number Publication Date
TW201407395A true TW201407395A (zh) 2014-02-16
TWI474208B TWI474208B (zh) 2015-02-21

Family

ID=49671900

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102116384A TWI474208B (zh) 2012-05-29 2013-05-08 產生用於製造工具之配方之方法及其系統

Country Status (4)

Country Link
US (1) US8640060B2 (zh)
JP (1) JP5745573B2 (zh)
KR (1) KR101521190B1 (zh)
TW (1) TWI474208B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9141730B2 (en) * 2011-09-12 2015-09-22 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof
US10012689B2 (en) 2015-03-25 2018-07-03 Applied Materials Israel Ltd. Method of inspecting a specimen and system thereof
US10466586B2 (en) 2016-11-29 2019-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of modeling a mask having patterns with arbitrary angles
US10671786B2 (en) * 2016-11-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of modeling a mask by taking into account of mask pattern edge interaction
CN109246257B (zh) * 2018-10-12 2021-10-08 平安科技(深圳)有限公司 流量调配方法、装置、计算机设备及存储介质
CN109446695A (zh) * 2018-11-08 2019-03-08 中铁山桥集团有限公司 一种基于acad快速拼图的方法
US12118726B2 (en) * 2021-01-15 2024-10-15 Kulicke And Soffa Industries, Inc. Intelligent pattern recognition systems for wire bonding and other electronic component packaging equipment, and related methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191710B2 (ja) * 1997-01-20 2001-07-23 日本電気株式会社 図形一括電子線描画用マスク及び図形一括電子線描画用マスク作成方法並びに図形一括電子線描画装置
US6486066B2 (en) * 2001-02-02 2002-11-26 Matrix Semiconductor, Inc. Method of generating integrated circuit feature layout for improved chemical mechanical polishing
US6886153B1 (en) * 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
JP4868727B2 (ja) * 2004-09-27 2012-02-01 株式会社東芝 自動検査レシピ作成装置及び作成方法
US7869643B2 (en) * 2007-01-31 2011-01-11 Applied Materials South East Asia Pte. Ltd. Advanced cell-to-cell inspection
KR100924338B1 (ko) * 2007-06-25 2009-11-05 주식회사 하이닉스반도체 선형 패턴 어레이 형성 방법, 이에 따른 반도체 소자 및이에 사용되는 포토 마스크
US9141730B2 (en) * 2011-09-12 2015-09-22 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof

Also Published As

Publication number Publication date
US20130326443A1 (en) 2013-12-05
KR101521190B1 (ko) 2015-05-18
TWI474208B (zh) 2015-02-21
JP5745573B2 (ja) 2015-07-08
JP2013251542A (ja) 2013-12-12
US8640060B2 (en) 2014-01-28
KR20130133685A (ko) 2013-12-09

Similar Documents

Publication Publication Date Title
TWI474208B (zh) 產生用於製造工具之配方之方法及其系統
JP6580179B2 (ja) 混合モードのウェハ検査のための方法
US11719648B2 (en) Method for smart conversion and calibration of coordinate
KR102028747B1 (ko) 제조 툴을 위한 레시피 생성방법 및 그 시스템
US7962864B2 (en) Stage yield prediction
KR20200014938A (ko) 반도체 제조 프로세스에서 딥 러닝을 사용하여 결함 및 임계 치수를 예측하기 위한 시스템 및 방법
US9401013B2 (en) Method of design-based defect classification and system thereof
CN108431936A (zh) 基于形状的分组
JP6521261B2 (ja) 導電率分布導出方法および導電率分布導出装置
KR20180135213A (ko) 실제 반도체 제조물을 복제한 가상 반도체 제조물 제공 방법 및 시스템
US7954018B2 (en) Analysis techniques for multi-level memory
TWI574136B (zh) 基於設計之缺陷分類之方法及系統
US20100021040A1 (en) Pattern evaluation apparatus and pattern evaluation method
US20180321299A1 (en) Method of inspecting a specimen and system thereof
JP5374225B2 (ja) ウェハ検査条件決定方法、ウェハ検査条件決定システム及びウェハ検査システム
TW201237978A (en) Method of smart defect screen and sample
CN117529803A (zh) 用于主动良率管理的制造指纹