KR102028747B1 - 제조 툴을 위한 레시피 생성방법 및 그 시스템 - Google Patents

제조 툴을 위한 레시피 생성방법 및 그 시스템 Download PDF

Info

Publication number
KR102028747B1
KR102028747B1 KR1020190072871A KR20190072871A KR102028747B1 KR 102028747 B1 KR102028747 B1 KR 102028747B1 KR 1020190072871 A KR1020190072871 A KR 1020190072871A KR 20190072871 A KR20190072871 A KR 20190072871A KR 102028747 B1 KR102028747 B1 KR 102028747B1
Authority
KR
South Korea
Prior art keywords
cell
region
simple array
periodic
basic
Prior art date
Application number
KR1020190072871A
Other languages
English (en)
Other versions
KR20190076931A (ko
Inventor
마크 지쉘
아비사이 바르토브
Original Assignee
어플라이드 머티리얼즈 이스라엘 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티리얼즈 이스라엘 리미티드 filed Critical 어플라이드 머티리얼즈 이스라엘 리미티드
Publication of KR20190076931A publication Critical patent/KR20190076931A/ko
Application granted granted Critical
Publication of KR102028747B1 publication Critical patent/KR102028747B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32096—Batch, recipe configuration for flexible batch control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Abstract

컴퓨터는 디자인 데이터를 근거로 제조 툴을 위한 레시피를 생성한다. 상기 컴퓨터는 기본 요소들과 기본 요소들에 대응하는 계층 레벨들을 포함하는 디자인 데이터를 얻는다. 상기 컴퓨터는 관심 있는 하나 또는 둘 이상의 기본 요소들을 선택하고, 관심 있는 레벨에 대응하는 하나 또는 둘 이상의 심플 어레이 셀들의 세트들을 생성한다. 상기 컴퓨터는 자동화된 레시피 생성이 가능하도록 관심 있는 레벨 좌표들에서 주기적 영역들을 식별하기 위해 심플 어레이 셀들의 세트들을 사용한다. 주기적 영역들은 하나 또는 둘 이상의 기본 요소들에 대해 식별된다.

Description

제조 툴을 위한 레시피 생성방법 및 그 시스템{Method of generating a recipe for a manufacturing tool and system thereof}
본 발명은 일반적으로 표본(specimen) 제조 공정들을 위한 방법들과 시스템들에 관한 것으로, 보다 상세하게는 디자인 데이터(design data)를 이용해서 자동화된 레시피를 생성하는 방법들 및 시스템들에 관한 것이다.
반도체 산업에서 디바이스(device)들은 점점 작아지는 크기의 구조들을 만드는 많은 제조 공정들에 의해 제조된다. 따라서 검사, 계측 및 리뷰(review) 공정과 같은 제조 공정들은 표본들의 제조를 위해 증가된 정확도와 유효성을 요구한다. 본 명세서에서 사용된 "표본(specimen)"이라는 용어는, 포괄적으로 반도체 집적회로들, 마그네틱 헤드들, 평판 디스플레이들 및 다른 박막 디바이스들의 제조에 사용되는 임의의 종류의 웨이퍼, 레티클 및 다른 구조들, 이들의 조합들 및/또는 부품들을 포함하는 것으로 해석되어야 한다.
표본들의 검사, 계측 및 리뷰와 같은 제조 공정들은 구조적인 요소들의 인식, 측정, 계산, 모니터링, 검사, 결함 분석 및 리뷰, 리포팅(reporting) 및/또는 각각의 제조 공정들의 조건들 및/또는 파라미터(parameter)들의 평가 및 필요한 피드백을 제공하기 위해 필요한 다른 절차들을 포함할 수 있다. 다양한 제조 툴들은 비제한적인 예로, 주사전자현미경(SEM)들, 원자간력현미경들, 광학검사 툴들 등의 비파괴 관측들을 근거로 하며, 검사, 계측 및 리뷰 공정들에 사용될 수 있다. 제조 제어 요구사항들이 보다 힘들어짐에 따라 검사, 계측 및 리뷰 공정들과 같은 공정들에 대한 레시피 생성 역시 매우 복잡해져 왔다.
최첨단 표본 제조에서 측정들의 볼륨과 레시피들의 복잡성은 레시피들을 생성하는 종래의 수동(또는 반수동) 공정을 점점 더 다루기 어려워지게 했다. 자동화된 레시피 생성기술들의 출현은 제조시간과 개발을 개선할 수 있고 에러들의 가능성을 줄일 수 있다.
자동화된 레시피 생성의 문제점들이 종래 기술에서 인식되어 왔고, 해결책들을 제시하기 위해 다양한 시스템들이 개발되어 왔다. 예를 들면, 검사 레시피 생성을 위한 종래의 시스템은 검사 타겟(target)을 선택하는 검사 타겟 선택 모듈; 검사 타겟에서 결함 크기들에 대하여 해당 중요 영역들을 추출하는 중요 영역 추출 모듈; 결함 크기들에 대하여 검사 타겟에서 검출될 결함들에 의해 예측되는 해당 결함 밀도들을 추출하는 결함 밀도 예측 모듈; 결함 밀도들과 중요 영역들을 근거로 결함 크기들에서 킬러 결함들(killer defects)의 해당 개수들을 계산하는 킬러 결함 계산 모듈; 그리고 예상 검사 레시피들에서 규정된 결합 검출 레이트들과 킬러 결함들의 수에 근거하여, 결함 크기들에 대한 결함 검출 레이트들을 결정하는 예상 검사 레시피들에 대해 검출될 것으로 예상되는 킬러 결함들의 수를 계산하는 검출 예상 계산 모듈을 포함한다.
검사 레시피를 생성하기 위한 다른 종래의 방법은 제1 디자인 및 제조 공정을 이용하여 제1 디자인이 프린트된 웨이퍼에 대한 검사 시스템의 아웃풋(output)의 하나 또는 둘 이상의 특징들의 습득을 포함한다. 상기 방법은 또한 제1 디자인 및 제1 디자인이 프린트된 웨이퍼에 대해 습득된 아웃풋의 하나 또는 둘 이상의 특징을 이용하는 제2 디자인에 대한 검사 레시피의 생성을 포함한다. 상기 제1 및 제2 디자인들은 상이하다. 검사 레시피는 제조 공정을 이용하여 제2 디자인이 웨이퍼들 상에 프린트된 후에 웨이퍼들을 검사하기 위해 사용될 것이다.
종래의 레시피 생성들의 방법들은 제조되어 온 웨이퍼들을 근거로 레시피들을 생성한다. 전통적인 방법들은 제조될 제1 웨이퍼에 의존하여 웨이퍼 이미지를 캡쳐(capture)하고, 제조된 웨이퍼를 검사하며, 검사된 웨이퍼의 분석을 근거로 레시피를 생성한다. 통상적으로, 사용자는 레시피를 생성하기 위하여 제조된 웨이퍼로부터 데이터를 입력한다. 따라서 기존의 방법들에서 레시피 생성 공정은 시간이 오래 걸리며 번거로운 공정이다.
본 발명의 실시예들은 제조 툴을 위한 레시피를 생성하기 위한 시스템과 방법에 관한 것이다. 컴퓨터는 디자인 데이터(design data)를 근거로 제조 툴을 위한 레시피(recipe)를 생성한다. 상기 컴퓨터는 기본 요소들과 기본 요소들에 대응하는 계층적 레벨들을 포함하는 디자인 데이터를 얻는다. 상기 컴퓨터는 하나 또는 둘 이상의 관심 있는 기본 요소들을 선택하고, 관심 있는 레벨(level-of-interest)에 대응하는 하나 또는 둘 이상의 심플 어레이 셀(simple array cell)들의 세트(set)들을 생성한다. 상기 컴퓨터는 자동화된 레시피 생성을 가능하게 하도록, 관심 있는 레벨의 좌표들에서 주기적 영역(periodical area)들을 식별하기 위해 심플 어레이 셀들의 세트들을 사용한다. 상기 주기적 영역들은 하나 또는 둘 이상의 기본 요소들에 대하여 식별된다.
본 발명의 실시예들은 웨이퍼 독립적인 데이터를 이용하여 레시피를 생성하는 데 사용되는 리소스(resource)들의 양과 처리 시간의 양을 상당히 감소시킨다. 제조될 웨이퍼를 기다리고 검사하고 제조된 웨이퍼로부터 데이터를 모으는 대신에, 실시예들은 디자인 데이터에서 반복 영역들을 식별하기 위하여 디자인 데이터를 분석한다. 상기 디자인 데이터의 분석은 제조 공정으로부터 오프라인으로 제조 공정과 병행하여 실행될 수 있다. 상기 디자인 데이터의 분석은 제1 웨이퍼를 제조하기 전에 실행될 수 있다. 실시예들은 검사 레시피와 같이 제조 툴을 위한 레시피를 생성하기 위해 디자인 데이터에서 반복 영역들을 식별하는 것으로부터의 결과를 사용할 수 있다. 예를 들어, 디자인 데이터에서 반복 영역들을 식별하는 것으로부터의 결과들은 셀-투-셀 어프로치(cell-to-cell approach) 및/또는 다이-투-다이 어프로치(die-to-die approach)를 사용하여 웨이퍼를 검사할지를 결정하는데 사용될 수 있다. 예를 들면, 디자인 데이터에서 반복 영역들이 식별될 때, 셀-투-셀 어프로치를 적용한 레시피가 생성될 수 있다.
실시예들은 제조된 웨이퍼로부터 직접적으로 도출되는 데이터에 대해서가 아니라, 디자인 데이터에 대한 결정에 근거하여 자동적인 방식으로 만들어질 다이-투-다이 검사 또는 셀-투-셀 검사를 수행할지에 대한 결정을 가능하게 한다. 실시예들은 수많은 기본 셀들의 모든 앵커 포인트(anchor point)들의 좌표들의 세트들을 분석하는 대신에, 상이한 계층적 레벨들에서 심플 어레이 셀들의 세트들을 분석함으로써, 레시피를 생성하는 처리 시간의 양을 더 단축시킨다. 실시예들은 또한 레시피 생성에 보다 안정적인 공정을 제공한다. 종래의 레시피 생성 방법들은 제조된 웨이퍼로부터 직접 도출된, 에러들을 포함하고 있는 데이터를 사용하여 레시피를 생성한다. 실시예들은 레시피를 생성하는데 디자인 데이터를 사용하고, 일반적으로 웨이퍼로부터 도출된 정보와 연관된 에러들을 보상하지 않고 만들어질 셀-투-셀 어프로치를 사용하여 웨이퍼를 검사할지에 대한 결정을 가능하게 한다.
본 발명은 제한으로서가 아니라, 예로서 첨부된 도면들의 도들에서 도시되며, 이 도면들에서 동일한 부호들이 유사한 요소들을 지시한다. 본 명세서에서 "실시예" 또는 "일 실시예"에 대한 상이한 참조들은 반드시 같은 실시예에 대한 것은 아니며, 이런 참조들은 적어도 하나를 의미한다는 것을 유념하여야 한다.
도 1은 본 발명의 실시예들에 따른 표본 디자인과 제조에 대한 예시적인 흐름도를 도해한다.
도 2는 웨이퍼 내의 많은 다이들 중 하나를 포함할 수 있는 예시적인 부품을 도해하는 도면이다.
도 3은 여기 개시된 요지의 특정 실시예들에 따른 주기성 식별 장치의 개략적인 기능도를 도해한다.
도 4는 여기 개시된 요지의 특정 실시예들에 따른 컴퓨터화된 레시피 생성의 일반화된 흐름도를 도해한다.
도 5a 내지 도 5d는 여기 개시된 요지의 특정 실시예들에 따른 기본 셀들의 개략적인 사례들과 각각의 주기적 어레이들의 비제한적인 예들을 도해한다.
도 6a 내지 도 6f는 여기 개시된 요지의 특정 실시예들에 따른 심플 어레이들의 개략적인 사례들에 대한 비제한적인 예들을 도해한다.
도 7a 내지 도 7c는 여기 개시된 요지의 특정 실시예들에 따른 합쳐진 주기적 영역들의 개략적인 사례들에 대한 비제한적인 예들을 도해한다.
도 8a 내지 도 8c는 여기 개시된 요지의 특정 실시예들에 따른 겹쳐진 주기적 영역들의 개략적인 사례들에 대한 비제한적인 예들을 도해한다.
도 9a 및 도 9b는 여기 개시된 요지의 특정 실시예들에 따른 주기성 값들을 더 조정하는 개략적인 사례들에 대한 비제한적인 예들을 도해한다.
도 10은 여기 개시된 요지의 특정 실시예들에 따른 반복성 브레이커들(repetitiveness breakers)을 갖는 주기적 영역의 개략적인 사례에 대한 비제한적인 예들을 도해한다.
도 11은 제조 툴의 개략적인 기능도를 도해한다.
도 12는 제조 툴을 위한 레시피를 생성하는 컴퓨터 시스템의 하나의 실시예의 도면이다.
도 1은 본 발명의 실시예들에 따른 표본 디자인(specimen design)과 제조에 대한 예시적인 작업 흐름을 도해한다. 본 명세서에서 사용된 "표본"이라는 용어는 포괄적으로 반도체 집적회로들, 마그네틱 헤드들, 평판 디스플레이들 및 다른 박막 디바이스들의 제조에 사용되는 모든 종류의 웨이퍼, 레티클 및 다른 구조들, 이들의 조합들 및/또는 부품들을 포함하는 의미로 해석되어야 한다. 간결성 및 단순성을 위해, 본 문서 전체에 걸쳐서 일례로 웨이퍼(110)가 사용된다. 단지 도해를 위해, 반도체 웨이퍼들의 검사에 관한 하기의 설명이 제시된다. 실시예들은 다른 제조 작업들과 다른 표본들에 적용 가능하다.
도해된 바와 같이, 웨이퍼(110)들은 공정 파라미터(process parameters; 135)들의 세트에 의해 제어되는 제조 공정(130)을 통해 디자인(120)에 따라 제조될 수 있다. 예를 들면, 디자인(120)은 데이터 저장소의 CAD 라이브러리(library)에 저장될 수 있다. 예를 들어, 디자인(120)은 표본에 대한 CAD(computer automated design) 모델을 (GDS, GDS-Ⅱ 등과 같은) 그래픽 형태로 포함할 수 있다. 공정 파라미터(135)들은 매우 다양한 파라미터들, 예를 들어 리소그래피 파라미터들, 에칭 파라미터들, 그리고 임의의 다른 타입의 파라미터들을 포함할 수 있다. 데이터 저장소는 영속적인 저장장치일 수 있다. 영속적인 저장장치는 국소저장장치 또는 원격저장장치일 수 있다. 영속적인 저장장치들은 자성 저장장치, 광학 저장장치, 솔리드 스테이트 저장장치, 전자 저장장치들(메인 메모리), 또는 유사 저장장치일 수 있다. 영속적인 저장장치들은 모놀리식 디바이스(monolithic device) 또는 디바이스들의 분산된 세트일 수 있다. 본 명세서에서 사용된 "세트(set)"는 항목들의 임의의 양의 정수를 나타낸다.
웨이퍼(110)들은 하나 또는 둘 이상의 제조 툴들을 사용하는 하나 또는 둘 이상의 제조 공정들을 거칠 수 있다. 제조 공정들의 예들은, 제조 공정(fabrication process; 130), 검사 공정(inspection process; 140), 계측 공정(150), 및 결함 리뷰 공정(defect review process; 160)을 포함할 수 있지만, 이에 한정되지는 않는다. 제조 툴(manufacturing tool)들의 예들은, 검사 툴(141), 계측 툴(151), 결함 리뷰 툴(161), 제조 공정을 위한 툴들 등을 포함할 수 있지만, 이에 한정되지는 않는다. 도 11은 이하에서 SEM(scanning electron microscope)을 이용하는 예시적인 제조 툴을 보다 상세하게 설명한다.
검사 공정(140)의 일부분으로써, 검사 툴(141)은 웨이퍼(110)들에서 결함들의 위치들을 식별할 수 있다. 검사 공정(140)은 다크 필드(Dark Field), 브라이트 필드(Bright Field) 또는 E-빔 인스펙션(E-Beam Inspection) 시스템과 같은 임의의 적합한 타입의 결함 검사 시스템을 사용하여 수행될 수 있다. 도 1에서 별도 공정으로 도시되지만, 검사 공정(140)은 일부 경우들에서 제조 공정(130)과 함께 행해질 수 있다. 계측 공정(150)의 일부분으로써, 계측 툴(151)은 웨이퍼 보(bow), 비저항(resistivity), 랩(wrap), 사이트(site), 평탄도(flatness), 및 두께 측정과 같은 웨이퍼 측정을 행할 수 있다. 계측 툴(151)은 테스팅에 사용될 수 있지만, 랩(lab) 내에서 음향시설, 진동들 및 온도에 대한 실시간 데이터의 제공과 환경적인 파라미터들의 모니터링과 같은 다른 어플리케이션들을 가질 수 있다. 계측 툴(151)은 홀딩(holding), 조이닝(joining), 분리(separating), 솔더링(soldering) 등과 같은 다른 작업들을 수행할 수 있다. 자동화된 결함 리뷰 공정(160)은 디자인 공정을 간파하기 위해 사용될 수 있는 정보를 추출하려는 노력으로 결함 데이터를 처리하는 리뷰 툴(161)을 포함할 수 있다. 예를 들면, 자동화된 결함 리뷰 공정(160)은 디자인 데이터(125)를 향상시키기 위한 수정들을 야기하거나 공정들을 개선하기 위한 제조 공정(130)을 조정하는 정보를 추출할 수 있다.
검사 공정(140)은 리뷰 공정(160)에 대한 결함들을 식별할 수 있다. 웨이퍼(110)가 무결함(defect-free) 상태에서 어떻게 나타나야 되는지를 보여주는 하나 또는 둘 이상의 참조용 뷰(reference view)들과 웨이퍼(110)(또는 다른 디바이스나 대상물)의 뷰(view)가 비교되는 것들을 포함하여, 다양한 검사 툴(141)들이 활용될 수 있다. 참조용 이미지(image) 또는 이미지들은 비교(comparison)를 위해 사용될 수 있다. 예를 들면, 참조용 이미지는 (이상적으로 말해서) 같은 구조적 특징들을 포함하는 같은 웨이퍼의 다른 부분(들)을 적어도 부분적으로 근거로 할 수 있거나 묘사할 수 있다.
웨이퍼(110)들은 다이-투-다이 비교 또는 셀-투-셀 비교를 사용해서 검사될 수 있다. 웨이퍼(110)의 이미지는 얻어질 수 있고, 안에서 보여지는 셀들 또는 다이들은 적절한 다이-투-다이 또는 셀-투-셀 검사 방법들의 임의의 조합을 사용하여 검사될 수 있다. 예를 들어, 웨이퍼(110)에 포함될 수 있는 부품(component)의 일례가 도 2에 도시된다. 예를 들어, 도 2에 도시된 부품은 웨이퍼(110)에서 많은 다이들 중 하나를 포함할 수 있다. 상기 부품은 예를 들어 로직 부품(logic component)들을 포함할 수 있는 주변(periphery; 201) 영역과 같이, 다이-투-다이 검사를 이용해서 가장 잘 검사되는 영역들을 포함할 수 있다. 이런 영역들은 하나 또는 둘 이상의 참조용 다이들과의 비교에 의해 결함들에 대해 점검될 수 있다.
그러나, 다른 경우들에는, 셀-투-셀 검사가 바람직할 수 있다. 예를 들면, 도 2에 도시된 디바이스는 내부에 하나 또는 둘 이상의 타입들의 다수의 (이상적으로) 동일한 메모리 셀(205)들을 포함한다. 이런 셀들(205)에 대해서는, 같은 다이 내에서 근처의 또는 가까운 셀들이 근처 다이들 사이의 셀들보다 더 유사할 수 있기 때문에, 셀-투-셀 검사가 바람직할 수 있다. 이런 유사성들은 공정 조건들 및/또는 검사 툴(141) 자체로 인한 것일 수 있다. 예를 들면, 조명, 초점, 또는 다른 광학적 불규칙성들로 인한 차이점들은 다이들 간에 비교될 때 하나의 다이 내에서 덜 현저할 수 있다.
도 1로 되돌아가서, 웨이퍼들의 검사는 제조 레시피(예를 들어, 검사 레시피)에 따라 제공된다. 주어진 웨이퍼나 웨이퍼의 층(layer)의 검사를 위한 레시피 생성의 일부로써, 레시피는 웨이퍼의 상이한 영역들을 상이한 타입들의 검사에 대해 지정할 수 있다. 비제한적인 예로서, 레시피는 마스킹된 영역들, 다이-투-다이 검사 영역들, 또는 셀-투-셀 검사 영역들로 영역들을 지정할 수 있다. 비제한적인 예로서, 셀-투-셀 검사(즉, 다이들보다 적은 주기성으로 주기적 다이 영역(periodical die area)들에 제공되는 검사)는 같은 다이 내에서 근처의 또는 가까운 영역들이 상이한 다이들에 속한 영역들보다 더 유사할 때 바람직할 수 있다. 주어진 웨이퍼의 일부 영역들(예를 들어, 로직 부품들을 포함하는 주변 영역)은 다이-투-다이 방법을 사용하여 검사되는 것이 바람직할 수 있다. 다른 영역들(예를 들어, 하나 또는 둘 이상의 타입들의 복수의 동일한 셀들을 포함하는 영역들)은 셀-투-셀 방법을 사용하여 검사되는 것이 바람직할 수 있다. 웨이퍼들의 특정 영역들은 다이-투-다이 및/또는 셀-투-셀 검사 방법들의 임의의 적절한 조합을 이용하여 검사될 수 있다.
웨이퍼의 영역들은, 예를 들어 웨이퍼 디자인 사양들과 같은 비이미지 데이터를 근거로 하거나 및/또는 제조 툴을 사용하여 얻어지는 반도체 구조의 이미지들(예를 들어, SEM 이미지들)에 따라 특정 타입의 검사로 지정될 수 있다.
하나의 실시예에서, 하나 또는 둘 이상의 제조 툴(예를 들어, 검사 툴(141), 계측 툴(151), 리뷰 툴(161))들은 제조 레시피를 생성하기 위한 레시피 생성 장치(190)를 포함할 수 있다. 본 명세서에서 사용된 "제조 레시피" 또는 "레시피"라는 용어는 포괄적으로 하나 또는 둘 이상의 제조 툴들의 작동(operation)을 특정하는 파라미터들(예를 들면, 검사될 관심 지역, 웨이퍼 상에서 그 위치와 반복주기, 픽셀 사이즈, 빔 전류, 차징(charging) 조건들과 이미지 습득 조건들, 결함 검출 알고리즘, 이미지 처리 파라미터들 및 또는 등등)의 임의의 셋팅들을 포함하도록 해석되어야 한다.
다른 실시예에서, 하나 또는 둘 이상의 컴퓨터(180)들이 웨이퍼(110) 검사를 위한 레시피를 생성하기 위해 레시피 생성 장치(190)를 포함할 수 있다. 컴퓨터(180)는 하나 또는 둘 이상의 제조 툴(예를 들면, 검사 툴(141), 계측 툴(151), 리뷰 툴(161))들에 커플링될 수 있다. 하나의 실시예에서, 컴퓨터(180)가 하나 또는 둘 이상의 툴들과 네트워크를 통해서 통신한다. 다른 실시예에서는, 하나 또는 둘 이상의 서버(170)들이 레시피 생성 장치(190)를 포함할 수 있다. 서버(170)는 하나 또는 둘 이상의 제조 툴들과 커플링될 수 있다. 서버(170)는 서버 컴퓨터들, 게이트웨이 컴퓨터들, 데스크탑 컴퓨터들, 랩탑 컴퓨터들, 휴대용 컴퓨터들 또는 유사한 컴퓨팅 기기(device)를 포함하는 임의의 타입의 컴퓨팅 기기에 의해서 호스팅될 수 있다. 일 실시예에서, 서버(170)는 네트워크(미도시)를 통해 하나 또는 둘 이상의 툴들과 통신한다. 상기 네트워크는 근거리 통신망(LAN), 무선 네트워크, 모바일 통신 네트워크, 광역통신망(WAN), 가령 인터넷이나 유사한 통신 시스템일 수 있다.
셀-투-셀 검사를 포함하는 검사 레시피를 생성하는 일부분으로써, 각각의 다이 분할들을 인지할 필요, 즉 반복 패턴 영역들과 그 반복성 파라미터들을 식별할 필요가 있다.
본 명세서에서 사용된 "반복 패턴 영역", "반복 영역", "주기적 패턴 영역", 또는 "주기적 영역"이란 용어들은 패턴이 어떤 시프트 값을 갖는 시프트 변환 하에서 불변인, 즉 (이하에서 또한 반복성 파라미터(들)로 언급되는) 일부 주기성 값(들)에 대해 주기적인 임의의 다이 영역을 포함하는 것으로 동일하게 그리고 포괄적으로 해석되어야 한다.
제조될 웨이퍼들에 의존하고, 검사 레시피를 생성하기 위해 각각의 다이 분할들을 인지하도록 제조된 웨이퍼로부터의 데이터를 이용하는 종래의 레시피 생성 방법들과 달리, 레시피 생성 장치(190)는 웨이퍼에 대한 디자인 데이터(125)에서 주기적 영역들을 식별하기 위해 디자인 데이터(125)를 이용하는 주기성 식별 장치(195)를 포함할 수 있고, 레시피는 웨이퍼에 대한 디자인 데이터(125)로부터 식별된 주기적 영역들을 근거로 생성될 수 있다. 디자인 데이터(125)는 CAD 라이브러리에 저장된 데이터의 서브셋(subset)일 수 있고, CAD 라이브러리에 저장된 데이터와 상이한 포맷일 수 있다. 디자인 데이터(125)는 주기성 식별 장치(195)에 커플링된 데이터 저장소에 저장될 수 있다.
디자인 데이터(125)는 기본 요소들과 기본 요소들에 대응하는 계층적 레벨(hierarchical level)들을 포함할 수 있다. 주기성 식별 장치(195)는 디자인 데이터(125)로부터 관심 있는 하나 또는 둘 이상의 기본 요소들을 선택할 수 있고, 관심 있는 레벨에 대응하도록 하나 또는 둘 이상의 심플 어레이 셀들의 세트들을 생성할 수 있다. 주기성 식별 장치(195)는 자동 레시피 생성을 가능하게 하도록 디자인 데이터(125) 내의 관심 있는 레벨 좌표들에서 주기적 영역들을 식별하기 위해 하나 또는 둘 이상의 심플 어레이 셀들의 세트들을 이용할 수 있다. 주기성 식별 장치(195)는 하나 또는 둘 이상의 기본 요소들에 대하여 주기적 영역들을 식별할 수 있다. 특정 주기적 영역의 위치는 상이한 좌표(예를 들면, 웨이퍼의 최하층을 특정하는 좌표계, 웨이퍼의 최상층을 특정하는 좌표계, 등)들로 정의될 수 있다.
예를 들면, 레시피 생성 장치(190)에 의해 다이-투-다이 어프로치 및/또는 셀-투-셀 어프로치를 이용해서 웨이퍼(110)들을 검사할지를 자동적으로 결정하게 할 수 있다. 예를 들어, 만일 주기성 식별 장치(195)가 웨이퍼에 대한 디자인 데이터(125)에 존재하는 최소 개수의 주기적 영역들을 식별하는 경우, 셀-투-셀 어프로치가 사용될 수 있다.
도 3은 제조 툴에 대한 레시피를 생성하기 위하여 디자인 데이터를 사용하는 주기성 식별 장치(300)의 하나의 실시예의 블록도이다. 주기성 식별 장치(300)는 도 1의 주기성 식별 장치(195)와 같을 수 있다. 주기성 식별 장치(300)는 디자인 데이터를 얻고 그리고 핸들링하며, 디자인 데이터(예를 들면, CAD 라이브러리 내의 데이터) 좌표들의 필요한 변환을 제공하고, 디자인 데이터에 대응하는 셀들을 식별하며, 그리고 각각의 계층 레벨들을 셀들에 할당하도록 구성된 디자인 데이터 모듈(350)을 포함한다. 디자인 데이터 모듈(350)은 기본 셀들의 제너레이터(generator; 301), 심플 어레이 셀들의 제너레이터(302) 그리고 주기적 영역들의 식별자(identifier; 303)에 작동적으로 커플링된다.
기본 셀들의 제너레이터(301)는 사용자 및/또는 컴퓨터화된 공정이 관심 있는 기본 요소들을 정의하고 기본 셀들의 각각의 세트들을 생성하는 것을 가능하게 하도록 구성된다. 심플 어레이 셀들의 제너레이터(302)는 기본 셀들의 모듈의 제너레이터(301)에 작동적으로 커플링되고, 기본 셀들의 세트에 따라서 관심 있는 레벨에 대한 심플 어레이 셀들의 세트를 생성하도록 구성된다.
주기적 영역들의 식별자(303)는 심플 어레이 셀들의 제너레이터(302)에 작동적으로 커플링되고, 심플 어레이 셀들의 세트(들)를 이용하여 (주기성 값들을 포함하는) 주기적 영역들의 최종 세트(final set)를 식별하도록 구성된다. 또한, 주기적 영역들의 최종 세트는 주기적 영역들의 식별자(303)에 작동적으로 커플링된 주기적 영역들의 저장 모듈(309)에 저장되고 핸들링된다. 저장 모듈(309)은 데이터 저장소일 수 있다. 데이터 저장소는 영속적인 저장장치일 수 있다. 영속적인 저장장치는 국부저장장치 또는 원격 저장장치일 수 있다. 영속적인 저장장치들은 자성 저장장치, 광학 저장장치, 솔리드 스테이트(solid state) 저장장치, 전자 저장장치들(메인 메모리) 또는 유사한 저장장치일 수 있다. 영속적인 저장장치들은 모놀리식 디바이스(monolithic device) 또는 디바이스들의 분산된 세트일 수 있다. 본 명세서에서 사용된 '세트(set)'는 항목들의 임의의 양의 정수를 나타낸다. 주기적 영역들의 식별자(303)는 각 기본 셀에 대하여 최상위 레벨 좌표들에서 주기적 영역들을 식별하도록 구성된 심플 주기적 영역들의 제너레이터(304); 생성된 심플 및/또는 합쳐진(aggregated) 주기적 영역들을 조정하도록 구성된 조정 모듈(adjusting module; 305); 주기적 영역들 사이에서 다른 기본 셀들 및/또는 그 조합들에 대응하는 겹침(overlapping)을 식별하고 그에 따라 주기적 영역들을 수정하도록 구성된 겹침 모듈(306); 최종 세트에서 그 주기적 영역들이 사이즈 관련 기준에 맞을 수 있게 구성된 필터링(filtering) 모듈(307); 및 반복성 브레이커(repetitiveness breaker)들의 관점에서 생성된 주기적 영역들의 반복성을 가능하게 하도록 구성된 확인(verifying) 모듈(308)을 더 포함할 수 있다. 반복성 브레이커들은 주기적 영역과 겹쳐진 관심 있는 레벨 상의 디자인 데이터 요소들이며, 주기적 영역의 주기성 값에 대해 반복적이지 않다.
필터링 모듈(307)은 확인 공정 후에 추가로 필터링(filtering)을 제공할 수 있다. 필터링 모듈(307)은 주기적 영역들의 최종 세트가 사이즈 관련 기준을 만족시키도록 주기적 영역들을 걸러 내거나 제거할 수 있다. 상기 기준은 미리 정의될 수 있고, 및/또는 레시피 용도들, 필터링 결과들, 툴 파라미터들 등에 대하여 조정될 수 있다. 저장 모듈(309)은 모듈(304-308)들과 전체 모듈(303)의 작동에 필요한 데이터를 저장할 뿐만 아니라, 모듈(303)로부터 받은 데이터에 따라 주기적 영역들의 조정된 최종 세트를 업데이트 하도록 더 구성될 수 있다. 상기 저장 모듈(309)은 더 컴퓨터화된 레시피 생성을 위해 생성된 주기적 영역을 사용할 수 있게 하는 레시피 제너레이터 인터페이스(recipe generator interface; 310)에 또한 작동적으로 커플링된다. 비제한적인 예로서, 레시피 생성 인터페이스는 제조 툴(예를 들어, 검사 툴) 및/또는 제조 공정(예를 들어, 검사공정)의 요구사항들을 맞추기 위하여, 주기성 값들의 필요한 반올림 및/또는 곱셈을 제공할 수 있다.
당업자들은 여기 개시된 요지의 개념들이 도 3에 도해된 시스템에 의해 제한되지 않으며, 동등한 및/또는 수정된 기능성이 다른 방법으로 통합되거나 분할될 수 있으며, 소프트웨어(software), 펌웨어(firmware) 및 하드웨어(hardware)의 임의의 적절한 조합으로 실행될 수 있다는 것을 쉽게 이해할 것이다.
도 4는 특정 실시예들에 따른 디자인 데이터를 사용하여 레시피를 생성하기 위한 방법(400)의 실시예의 흐름도이다. 방법(400)은 하드웨어(예를 들어, 전기회로망(circuitry), 전용 로직, 프로그램 가능한(programmable) 로직, 마이크로코드(microcode) 등), 소프트웨어(예를 들어, 프로세싱 디바이스에서 실행되는 명령들) 또는 이들의 조합을 포함할 수 있는 로직(logic)을 처리함으로써 수행될 수 있다. 하나의 실시예에서, 방법(400)은 도 1의 주기성 식별 장치(195)에 의해 수행된다. 주기성 식별 장치는 표본 제조와 함께 사용되는 독립형 툴로 구성될 수 있거나 또는 적어도 부분적으로 처리 장치와 통합될 수 있다. 하나의 실시예에서, 초기 다이 파티셔닝(die partitioning)은 오프라인으로 제공될 수 있고, 계측 툴 및/또는 계측 공정 요구사항들에 따라 더 조정될 수 있다.
본 명세서에서 사용된 "디자인 데이터"라는 용어는 물리적 디자인(예를 들어, 복잡한 시뮬레이션, 단순 기하(geometric) 및 불 연산들(Boolean operations) 등)으로부터 도출된 데이터 및/또는 표본의 계층적 물리적 디자인(레이아웃(layout))을 나타내는 임의의 데이터를 포함하도록 포괄적으로 해석되어야 한다. 비제한적인 예로서, 디자인 데이터(예를 들어, 도 1의 디자인 데이터(125))는 GDSII 포맷, OASIS 포맷 등과 같은 상이한 포맷들로 실행될 수 있다.
현대 기술에서 알려진 것과 같이, 구조적인 요소는 기하학적인 형상들 또는 다른 구조적인 요소들의 삽입과 결합된 기하학적인 형상들로 구성될 수 있다. 비제한적인 예로서, 주어진 구조적 요소는 GDSII 포맷에서 SREF, AREF 명령들에 의해 삽입된 하나 또는 둘 이상의 스트럭쳐(STRUCTURE) 요소들을 포함할 수 있거나, 또는 플레이스먼트(PLACEMENT)와 레피티션(REPETITION)(OASIS 포맷)에 의해 삽입된 하나 또는 둘 이상의 셀(CELL) 요소들을 포함할 수 있다.
특정 기하학적 특성들을 갖고 디자인 데이터 라이브러리(또는 유사한 데이터 구조)에 포함된 하나 또는 둘 이상의 기하학적으로 동일한 구조적 요소들(예를 들면, 같은 치수들, 형상, 배향 및 디자인 층 넘버를 갖는 요소들)에 대응하는 구조적 요소가 이하에서 "기본 요소(Basic element)"로 지칭된다.
단지 도해를 위해, 다음의 설명은 사각형의 왼쪽 아래 코너에 위치하도록 선택된 위치(이하에서는 앵커 포인트로 지칭)인 X 및 Y축에 각각 평행한 외부 사각형 경계(boundary)에 의해 특정되는 기본 요소들에 대하여 제공된다. 당업자들은 여기 개시된 요지의 개념들이 마찬가지로 다른 외부 경계들 및/또는 다른 앵커 포인트들의 선택에 적용가능함을 쉽게 이해할 것이다.
디자인 라이브러리(design library)는 특정 실시예들에 따라 주기성 식별 장치가 기본 요소들을 식별하기 위해 처리하도록 구성된 구조적 요소들로 구성된다. 특정 기본 요소는 "가상 구조(virtual structure)" 이며, 디자인 라이브러리에서 "그 자체"로 정의되는 것이 아니라, 디자인 라이브러리에서 하나 또는 둘 이상의 구조적 요소들에 대응할 수 있다. 주기성 식별 장치는 디자인 라이브러리에 포함된 구조적 요소들에 대응하고, 디자인 데이터로부터 도출되는 모든 기본 요소들을 식별하기 위하여, 디자인 데이터를 얻고 분석할 수 있다. 상이한 이름들을 갖는 기하학적으로 동일한 요소들은 같은 기본 요소로 표시될 수 있다. 또한, 주기성 식별 장치는 각 기본 요소에 각각의 계층 레벨 값을 할당하고, 적절한 때 기본 요소들 사이에 페어런트-차일드 관계(parent-child relationship)를 할당하도록 구성된다. 대안적으로 또는 부가적으로, 주기성 식별 장치는 디자인 데이터 및/또는 이미 식별된 기본 요소들과 식별된 기본 요소들에 대응하는 계층 레벨들을 갖는 그 파생물들을 얻을 수 있다.
블록(401)에서, 주기성 식별 장치는 다음과 같이 기본 요소들에 계층 레벨을 할당한다.
- 최하위 계층 레벨(H0)은 다른 기본 요소들의 삽입들이 없는 기본 요소들에 할당된다.
- 다음 계층 레벨(H1)은 삽입된 모든 요소들이 레벨(H0)에 속하는 동안 적어도 하나의 기본 요소의 삽입을 갖는 기본 요소들에 할당된다.
- 계층 레벨(Hn)은 적어도 하나의 삽입된 기본 요소가 Hn - 1 계층 레벨을 가지는 동안, n-1과 같거나 그보다 적은 계층 레벨들을 갖는 기본 요소들의 삽입들을 갖는 기본 요소들에 할당된다.
삽입(insertion)은 CAD에서 요소들에 대한 작업(operation)이다. 삽입 포인트로 또한 알려진 앵커 포인트는 삽입 위치의 특성이다.
기본 요소들에 계층 레벨들을 할당할 때, 주기성 식별 장치는 하나 또는 둘 이상의 기본 요소들이 검사될 반복 패턴 영역을 (분명하게 또는 내재적으로 더 높은 레벨(들)의 다른 구조적 요소들을 구성함으로써) 구성할 것으로 추정되는 선택에 대한 사용자 인풋(input)을 받는다. 선택된 기본 요소들 중에서 임의의 다른 기본 요소들로 분해될 수 없는 선택된 기본 요소들은 이하에서 "기본 셀(basic cells)들"로 지칭된다. 블록(403)에서, 주기성 식별 장치는 각각의 계층 레벨(Hi)에 의해 각각 특정되는 표본의 기본 셀들의 세트를 정의하기 위하여 사용자 인풋을 받는다. 도 5a는 표본의 3가지 기본 셀들의 예시적인 세트를 도해한다. 앵커 포인트 1(504)을 갖는 기본 셀(502)("셀 1")은 T 모양을 이루는 수직적인 직사각형들로 구성된다. 기본 셀(506)("셀 11")은 앵커 포인트 11(508)을 갖는 기본 셀(502)(셀 1)의 반사와 기본 셀(502)(셀 1)의 조합으로 구성된다. 기본 셀(512)("셀 2")은 앵커 포인트 2(514)를 갖는 하나의 직사각형으로 구성된다.
세트 내의 상이한 기본 셀들은 상이한 계층 레벨들에 의해 특정될 수 있다. 대안적으로 또는 부가적으로, 사용자 인풋은 하나 또는 둘 이상의 기본 셀들의 조합들(그들의 회전 및/또는 반사 결과들을 포함함)을 포함할 수 있다. 예를 들면, 기본 셀(506)은 기본 셀(502)과 기본 셀(502)의 반사의 조합이다. 이런 조합들은 또한 이하에서 기본 셀들로 지칭된다. 기본 요소들의 조합의 계층 레벨은 그 조합 내 요소들 중에서 기본 요소의 최상위 계층 레벨에 대응한다.
대안적으로 또는 부가적으로, 기본 셀들의 세트는 특정 디자인 및/또는 검사 관련 기준에 따라 컴퓨터화된 공정을 사용하여 정의될 수 있다. 대안적으로 또는 부가적으로, 기본 셀들은 사용자 인풋(예를 들어, 기본 셀들의 요구되는 계층 레벨들, 추정상 관심 있는 기본 셀들을 포함하는 영역의 선택, 등)에 따라 컴퓨터화된 공정을 사용하여 정의될 수 있다.
도 5b는 주기적 어레이를 제조하는 하나 또는 둘 이상의 기본 셀들의 반복 패턴 영역(550)의 비제한적인 예를 도해한다. 반복 패턴 영역(550)은 직사각형의 영역일 수 있다. 기본 셀(예를 들어 셀(502)(셀 1))의 경우들의 세트로 구성된 직사각형의 영역은 또한, 만일 기본 셀의 각각의 경우들의 앵커 포인트들의 좌표들이 반복성 기준을 만족시킨다면 M×N 주기적 어레이로 지칭된다. 특정 실시예들에 따라, 반복성 기준은 기본 셀의 경우들을 갖는 직사각형 영역이 M×N 주기적 어레이인지를 결정하기 위하여 주어진 기본 셀의 경우들의 앵커 포인트들의 좌표들에 대한 요구사항들을 정의할 수 있다. 특정 실시예에 따라서, 반복성 기준은 다음과 같다.
(Xm,Yn)=(X0,Y0)+(m*StepX, n*StepY) (방정식1)
여기서 (Xm,Yn)은 상기 직사각형 영역의 좌표계에서 각각의 앵커 포인트들의 좌표들이고; m=0,1,..,M-1; n=0,1,...N-1; 그리고 반복성 파라미터들 StepX와 StepY는 양의 상수들이다.
반복 패턴 영역(550)에서 기본 셀(502)("셀 1")의 경우들의 앵커 포인트들의 좌표들은 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(방정식1)을 만족시킨다("Cx"는 X 방향에서의 주기성 값들을 의미하고, "Cy"는 Y 방향에서의 주기성 값들을 의미한다). 따라서, 반복 패턴 영역(550)에서 기본 셀들(502)(셀 1)의 도해된 세트는 4×3 주기적 어레이를 구성한다.
도 5c는 주기적 어레이를 제조하는 하나 또는 둘 이상의 기본 셀들의 반복 패턴 영역(570)의 다른 비제한적인 예를 도해한다. 반복 패턴 영역(570)에서 기본 셀(506)("셀 11")의 경우들의 앵커 포인트들의 좌표들은 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(방정식1)을 만족시킨다. 반복 패턴 영역(570)에서 기본 셀(506)(셀 11)의 세트들은 2×3 주기적 어레이를 구성한다.
도 5d는 주기적 어레이를 제조하는 하나 또는 둘 이상의 기본 셀들의 반복 패턴 영역(590)의 또 다른 비제한적인 예를 도해한다. 기본 셀(502)("셀 1")의 삽입들의 좌표들은 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(방정식1)을 만족시킨다. 기본 셀(512)("셀 2")의 삽입들의 좌표들은 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(방정식1)을 만족시킨다. 따라서 반복 패턴 영역(590)은 셀 1(502)의 2×3 주기적 어레이와 셀 2(512)의 2×3 주기적 어레이를 포함한다.
일반적으로, 관심 있는 레벨(이하 최상위 레벨로 지칭됨)에서 반복 패턴 영역(들)은, 기본 셀들의 명시적 삽입들과 내재적 삽입들(특정 기본 셀이 더 높은 레벨의 셀로 삽입되고 그 삽입 좌표들이 최종적으로 최상위 레벨 좌표들로 변환된 경우)을 포함하여, 주기적 영역들을 정의하기 위해 디자인 데이터에 포함되는 각각의 기본 셀의 모든 앵커 포인트들의 좌표들의 세트를 분석함으로써 정의될 수 있다. 그러나 이러한 좌표들의 세트는 엄청난 크기일 수 있고, 세트의 생성과 반복성 분석들에 대한 시도는 불합리한 양의 시간이 걸릴 수 있다.
특정 실시예들에 따라서, 반복 패턴 영역 내에 각 기본 셀의 모든 앵커 포인트들의 좌표들의 세트를 분석하는 대신에, 주기성 식별 장치가 기본 셀들의 심플 어레이들을 생성하고 분석한다. 본 명세서에서 사용된 "주어진 기본 셀의 심플 어레이"라는 용어는 반복성 기준을 만족시키는 각각의 앵커 포인트들의 좌표들에 의해 특정되는 이러한 주어진 기본 셀의 삽입들의 임의의 세트를 포함하는 것으로(즉, 주어진 기본 셀의 심플 어레이가 주어진 기본 셀에 대하여 반복 패턴 영역을 구성한다) 포괄적으로 해석되어야 한다. 예를 들면, 만약 "셀 B"가 "셀 A" 삽입들의 M×N 주기적 어레이를 포함한다면, 그 후 "셀 B"는 "셀 A"의 심플 어레이를 포함한다. "셀 A"는 또한 "셀 A"의 1×1 심플 어레이를 포함하는 셀로서 간주될 수 있다는 것을 당업자들이 쉽게 이해할 것이다.
도 6a 내지 6f는 예시적인 심플 어레이들의 개략적인 사례들이다. 도 6a는 수평적인 순서(order)로 셀 1의 2개의 삽입들을 포함하는 셀 3(602)을 도해한다. 상기 셀들은 앵커 포인트 3(604)에 의해 특정된다. 이들 삽입들은 반복성 기준을 만족시키고, 그에 따라 셀 3(602)은 셀 1의 2×1 심플 어레이를 포함한다. 도 6b는 수직적인 순서로 셀 1의 2개의 삽입들을 포함하는 셀 4(606)를 도해한다. 상기 셀들은 앵커 포인트 4(608)에 의해 특정된다. 이들 삽입들은 반복성을 만족시키고, 그에 따라 셀 4(606)는 셀 1의 1×2 심플 어레이를 포함한다. 도 6c는 수직적인 순서로 셀 3의 2개의 삽입들을 포함하는 셀 5(610)를 도해한다. 상기 셀들은 앵커 포인트 5(612)에 의해 특정된다. 수직적 순서로 셀 3의 2개의 삽입들은 셀 1의 삽입들에 대한 반복성 기준을 만족시키는 셀 1의 4개의 삽입들에 대응하고, 그에 따라 셀 5(610)은 셀 1의 2×2 심플 어레이를 포함한다. 도 6d는 셀 5의 하나의 삽입과 셀 4의 하나의 삽입을 포함하는 셀 6(614)을 도해한다. 셀 5는 셀 3의 2개의 삽입들에 대응한다. 셀 4는 셀 1의 2개의 삽입들에 대응한다. 상기 셀들은 앵커 포인트 6(616)에 의해 특정된다. 각 셀 3은 셀 1의 반복성 기준 삽입들을 만족시키는 수평적 순서로 셀 1의 2개의 삽입들에 대응한다. 따라서 셀 6(614)은 셀 1의 3×2 심플 어레이를 포함한다. 도 6e는 셀 1의 2×3 심플 어레이를 포함하는 셀 7(618)을 도해한다. 상기 셀들은 앵커 포인트 7(620)에 의해 특정된다. 도 6f는 셀 1의 2×3 심플 어레이와 셀 2의 2×3 심플 어레이를 포함하는 셀 8(622)을 도해한다. 상기 셀들은 앵커 포인트 8(624)에 의해 특정된다. 도해된 바와 같이, 같은 셀은 상이한 기본 셀들에 대응하여, 동시에 상이한 심플 어레이들을 포함할 수 있다. 좌표계 축들에 대해 상대적으로 90도로 나눠질 수 있는 각도들 및/또는 반사들로 회전할 때, 주어진 심플 어레이는 수정된 반복성 파라미터들을 갖는 심플 어레이로 남아 있을 것을 당업자들이 쉽게 이해할 것이다.
도 4를 다시 참조하여, 기본 셀의 심플 어레이(simple array)를 포함하는 계층 레벨(Hk)의 기본 요소가 이하, "계층 레벨(Hk)의 심플 어레이 셀"로서 지칭된다. 심플 어레이 셀은 주어진 기본 셀의 단 하나의 심플 어레이를 포함하지만, 상이한 기본 셀들에 대응하는 몇몇 심플 어레이들을 포함할 수 있다. 주어진 심플 어레이 셀은 기본 요소의 계층 레벨과 각각의 심플 어레이(들)의 기본 셀(들) 및 반복성 파라미터들에 의해 특정된다. Hk까지의 계층 레벨들의 심플 어레이 셀들을 포함하는 세트(set) 및 그 특징들은 이하, "계층 레벨(Hk)의 심플 어레이 셀들의 세트"로 지칭된다.
블록(405)에서, 주기성 식별 장치(periodicity identification unit)는 기본 셀들의 정의된 세트들을 사용하여 심플 어레이 셀들의 최상위-레벨 세트를 생성하며, 상기 세트는 최상위 계층 레벨(관심 있는 레벨(level of interest))까지의 심플 어레이 셀들 및 그 특징들을 포함한다. 생성된 세트는 이러한 심플 어레이 셀들 모두 또는, 대안적으로 미리 정의된 기준에 따라 선택된 심플 어레이 셀들만을 포함할 수 있다.
특정 실시예들에 따라, 심플 어레이 셀들의 최상위-레벨 세트는 다음과 같이 생성될 수 있다.
계층 레벨(Hi)에 의해 특정되는 주어진 기본 셀에 대해서, 주기성 식별 장치는 각각의 심플 어레이를 포함하는 Hi+1 계층 레벨의 모든 기본 요소들을 식별하고, 레벨(Hi+1)에 대한 심플 어레이 셀들의 세트를 생성한다. (예를 들면, 도 6f에서 셀 8로 도해된 바와 같이) 계층 레벨(Hi)의 상이한 기본 셀들에 대응하는 복수의 심플 어레이들을 동시에 포함하는 셀은 각각의 기본 셀 각각에 따라서 여러 번 레벨(Hi+1)세트에 포함될 수 있다. 또한, 계층 레벨(Hi)의 각각의 기본 셀들은 Hi+1 계층 레벨의 심플 어레이 셀들의 세트와 그리고 레벨(Hi)의 심플 어레이들의 세트(Hi보다 낮은 레벨들에서의 기본 셀들이 있었다면)에 포함된다.
또한, 주기성 식별 장치는 레벨(Hi+1)부터 최상위 레벨까지 처음부터 디자인 데이터(design data)를 횡단하고, 이전 레벨에서 생성된 각각의 세트를 이용하여 각 계층 레벨을 위해 심플 어레이 셀들의 각각의 세트를 생성하고, 그에 따라 심플 어레이 셀들의 최상위 레벨 세트를 생성한다.
따라서, 각각의 주어진 계층 레벨에서, 심플 어레이 셀들의 세트는 단지 각각의 이전 레벨에 대해 생성된 심플 어레이 세트로부터 셀들의 삽입(insertion)들을 분석함으로써 생성되고, 그에 따라 요구되는 처리를 현저하게 감소시킨다.
선택적으로, 각 계층 레벨에서, 공정은, 불필요한 셀들, 즉 각각의 레벨의 심플 어레이 세트 내에서 다른 셀들과 단지 차일드 관계(child relationship)를 갖는 셀들을 제외함으로써 생성된 세트의 최적화를 포함할 수 있다.
지금까지 개시된 요지의 개념들에 따라, 주어진 계층 레벨에서 삽입된 특정 기본 요소는 만일 이러한 특정 기본 요소가 주어진 계층 레벨의 심플 어레이 셀들의 세트에 포함되지 않았다면 임의의 기본 셀의 심플 어레이를 포함하지 않는 것을 당업자들이 쉽게 이해할 것이다. 마찬가지로, 심플 어레이 셀들의 최상위-레벨 세트에 포함되는 기본 요소들만이 관심 있는 반복영역들을 포함할 수 있다.
블록(407)에서, 주기성 식별 장치는 또한 최상위 레벨 좌표(coordinates)들에서 각각의 기본 셀에 대하여 주기적 영역들을 식별한다. 심플 어레이 셀들의 최상위-레벨 세트에 포함되는 셀의 각 삽입에 대해서, 주기성 식별 장치는 또한 심플 어레이에 대응하는 레벨의 좌표들에서 각각의 심플 어레이(들)의 반복성 파라미터들을 최상위-레벨의 좌표들에서의 파라미터들로 변환하고, 그리고 심플 주기적 영역들을 식별한다. 각각의 심플 주기적 영역은 각각의 심플 어레이의 외부 직사각형 경계에 의해 최상위 레벨 좌표들로 정의된다.
심플 어레이 셀들의 최상위-레벨 세트는 상이한 방법들로 식별될 수 있음을 당업자들이 쉽게 이해할 것이다. 비제한적인 예로서, 상기 방법은 추가의 선택적 병합(optional merging)에 의해 상이한 기본 셀들에 대응하는 심플 어레이 셀들의 최상위-레벨 서브-세트들을 별도로 식별하는 것을 포함할 수 있다. 대안적으로 또는 부가적으로, 심플 어레이 셀들의 각각의 최상위 레벨 서브-세트들은 생성된 주기적 영역들을 더 병합하는 상태에서 각각의 주기적 영역들을 식별하기 위해서 사용될 수 있다.
주기성 식별 장치는 또한 같은 기본 셀에 대응하는 근접 심플 주기적 영역들을 합쳐진 주기적 영역들로 합친다. 가능할 때마다, 합쳐진 주기적 영역들은 몇 개의 심플 주기적 영역들을 포함하지만, 일부 경우들에 여전히, 합쳐진 주기적 영역이 단 하나의 심플 주기적 영역만을 포함할 수 있다.
주기성 식별 장치는 또한 합쳐진 주기적 영역들을 조정(확대 또는 축소)하고, 각각의 합쳐진 주기적 영역의 조정된 경계를 생성하여, 각각의 외부 직사각형 경계가 각각 X 및 Y의 방향들에서 양측으로부터 Cx-BoxX와 Cy-BoxY 값들에 의해 확장되고(또는 축소되고), 여기서 Cx는 X방향에서의 주기성 값, Cy는 Y방향에서의 주기성 값, BoxX, BoxY 각각은 각각의 기본 셀의 바운딩 박스(bounding box)의 X와 Y 크기들이다. 주기적 영역이 1차원 어레이(들)에 대응할 때, 제2 방향에서 영역의 크기는 각각 BoxX와 BoxY로 정의된다.
도 7a 내지 도 7c는 예시적으로 합쳐진 주기적 영역들의 개략적인 사례들이다. 도 7a은 셀 6의 6개 삽입들을 포함하는 셀(710)("셀 9")을 도해한다. 상기 셀들은 앵커 포인트(715)로 특정된다. 따라서 도 7b에 도해된 바와 같이, 각각의 셀 6이 셀 1의 3×2 심플 어레이를 포함하기 때문에, 셀 9는 셀 1의 6개의 심플 어레이들을 포함한다. 그러나 서로 조합되는 셀 9로의 셀 1의 36개 삽입들이 반복성 기준에 맞지 않기 때문에, 셀 9는 셀 1의 심플 어레이로 구성되지 않는다.
도 7c는 최상위-레벨 셀에서 셀 9의 삽입을 도해한다. 셀 9의 삽입(720)은 Y축에 대한 반사(reflection)를 갖는다. 좌표계 축들에 상대적으로 90도로 나눠질 수 있는 각도들로 회전들 및/또는 반사들 시, 주어진 심플 주기적 영역은 수정된 반복성 파라미터들을 갖는 심플 주기적 영역으로 남아 있을 것임을 당업자가 쉽게 이해할 것이다. 따라서 셀 1의 심플 어레이들의 6개 삽입들은 심플 주기적 영역(701-706)들을 구성하고, 이들은 각각의 심플 어레이의 외부 직사각형 경계에 의해 최상위 레벨 좌표들에서 각각 정의된다. 주기성 기준(periodicity criterion)(예를 들면, 반복성 기준)이 만족스러운지 여부의 테스팅(testing)시, 인접한 심플 주기적 영역 (701-702)들이 합쳐진 주기적 영역(708)으로 더 합쳐지고, 합쳐진 주기적 영역(707)으로 합쳐진 인접한 심플 주기적 영역(703-706)들은 각각의 합쳐진 어레이들의 외부 경계들에 의해 정의된다.
도 8a는 기본 셀 1에 대응하는 예시적인 주기적 영역(801)과 예시적으로 조정된 주기적 영역(802)을 나타낸다. 또한, 도 8a는 기본 셀 2에 대응하는 예시적인 주기적 영역(803)과 예시적으로 조정된 주기적 영역(804)을 도해한다. 도시된 바와 같이, 상이한 기본 셀들에 대응하는 주기적 영역들이 겹쳐진다.
도 4를 다시 참조하면, 블록(409)에서 주기성 식별 장치는 합쳐진 주기적 영역들 사이에서 겹쳐진 부분들을 식별하고, 가능한 경우, 대응하는 조합된 주기적 영역들을 식별하도록 또한 작동 가능하다. (예를 들면, 2개의 상이한 기본 셀들 또는 같은 기본 셀에 대응하는) 한 쌍의 겹쳐진 주기적 영역들을 식별할 때, 주기성 식별 장치는 이들 주기적 영역들을 특정하는 주기성 값들을 분석한다. X 또는 Y 방향들에서 영역들 중 하나의 반복성 파라미터들의 값(Ca)이 다른 영역의 각각의 반복성 파라미터의 값(Cb)(또는 다른 일반 멀티플)으로 나머지(remainder) 없이 나눠질 수 있다면, 2개의 조정된 영역들의 겹쳐진 부분들은 조합된 반복 영역으로 합쳐지고, 여기서, Ca는 각각의 기본 셀들의 조합에 관해 각각의 방향에서 결과적으로 조합된 영역의 반복을 특정하고, 그리고 조합된 영역의 경계는 겹쳐진 영역의 직사각형 경계에 의해 정의된다. 조합된 영역은 조합된 영역의 조정된 경계 직사각형이 원래 영역들의 경계들 내에 위치하도록 더 조정될 수 있다.
도 8a에서 도해된 비제한적인 예에서, 도해된 주기적 영역(801 및 803)은 겹쳐지고, X와 Y 방향들에 대한 셀 1의 주기적 영역의 반복성 파라미터들의 값들(Cx1 및 Cy1)은 셀 2의 주기적 영역의 반복성 파라미터들의 값들(Cx2 및 Cy2)로 나눠질 수 있다(동일하다). 따라서 주기적 영역들(801 및 803)은 X와 Y 방향들에서 기본 셀들(셀 1 및 셀 2)의 조합에 대하여 반복성 파라미터들(Cx1 및 Cy1)로 특정되는 주기적 영역(806)으로 조합되고, 조합된 주기적 영역은 주기적 영역들(801 및 803)로부터의 모든 셀들을 포함한다. 주기적 영역(806)은 주기적 영역(805)으로 더 조정되었다.
도 8b에 도해된 비제한적인 예에서, 도해된 주기적 영역들(807 및 808)은 부분적으로 겹치고, X 및 Y 방향들에 대한 셀 1의 주기적 영역의 반복성 파라미터들의 값들(Cx1 및 Cy1)은 셀 2의 주기적 영역의 반복성 파라미터들의 값들(Cx2 및 Cy2)로 나눠질 수 있다(동일하다). 따라서, 주기적 영역들(807 및 808)의 겹쳐진 부분들은 X 및 Y 방향들에서 기본 셀들(셀 1 및 셀 2)의 조합에 대하여 반복성 파라미터들(Cx1 및 Cy1)로 특정되는 주기적 영역(809)으로 조합된다. 주기적 영역(807)은 주기적 영역(810)으로 수정되었고, 주기적 영역(808)은 주기적 영역(811)으로 수정되었다. 주기적 영역은 겹쳐진 부분들을 제거함으로써 수정될 수 있다.
다시 도 4를 참조하면, 블록(411)에서, 주기성 식별 장치는 반복 영역들의 최종 세트를 식별하도록 또한 작동 가능하다. 각 쌍의 겹쳐진 합쳐진 주기적 영역들에 대해서, 주기성 식별 장치는 겹쳐진 영역들을 제외하고, 가능한 경우, 조합된 반복성 영역(들)을 생성하기 위해, 각각의 기본 셀들에 대응하는 합쳐진 주기적 영역들을 수정한다. 마찬가지로, (합쳐진/조합된, 조합된/조합된) 다른 쌍들의 주기적 영역들에 대해서, 주기성 식별 장치는 겹쳐진 영역들을 제외하고 가능한 경우, 조합된 반복성 영역(들)을 생성하기 위해, 대응하는 주기적 영역들을 수정한다. 상기 공정은 주기적 영역들 사이에서 어떠한 겹침도 존재하지 않을 때 까지, 모든 겹쳐진 쌍들에 대해서 반복된다. 결과적으로 수정된 합쳐진 주기적 영역들 및 조합된 반복성 영역들은 주기성 식별 장치에 의해 식별된 주기적 영역들의 최종 세트를 구성한다.
개시된 요지는 상술한 바와 같이 겹침 영역들을 핸들링하는 것에 한정되지 않는다는 것을 당업자들이 쉽게 이해할 것이다. 마찬가지로, 비제한적인 예로서, 상기 개념들은 조정되고 조합된 겹쳐진 주기적 영역들의 수가 2개의 영역들로 한정되지 않을 때 적용 가능하다. 다른 비제한적인 예로서, 개시된 개념들은 기본 셀들이 도 8c에 도해된 체스보드와 같은 구조를 이루는 기본 셀들 사이에서 겹쳐질 때 적용 가능하다. 도해된 바와 같이, X방향에서 주기성 값 Cx를 갖는 셀 2의 3×3 심플 어레이를 포함하는 셀 10(850)은 주기성 값 Cx를 갖는 셀 2의 3×3 심플 어레이를 또한 포함하는 셀 11(853)과 최상위-레벨 좌표계에서 겹쳐진다. 이들 2개의 셀들은 주기적 영역(812)으로 조합될 수 있다. 선택적으로, 주기적 영역은 사이즈 관련 기준에 맞는 경우에만, 주기적 영역들의 최종 세트에 포함될 수 있다. 비제한적인 예로서, 사이즈 관련 기준은 디자인 데이터 사이즈와 상이할 수 있는 기본 요소들의 실제 사이즈에 따라 정의될 수 있다. 대안적으로 또는 부가적으로, 사이즈 관련 기준은 제조 공정의 검사된 스테이지(stage)에 따라 정의될 수 있다(예를 들면, 다이의 마스크 치수들이 웨이퍼 상 다이의 치수들에 대하여 (예를 들어 4:1로) 스케일링된다면, 그 후 마스크 검사에 대한 주기적 영역들의 최소 사이즈는 웨이퍼 검사에 대한 최소 영역 사이즈와 상이할 수 있다). 대안적으로 또는 부가적으로, 사이즈 관련 기준은 또한 제조 및/또는 검사 공정을 특정하는 스케일(scale)에 의존할 수 있다.
주기적 영역들의 최종 세트는 각각의 주기 영역들을 특정하는 주기성 값들을 더 포함한다. Ca가 주기적 영역의 주기성 값이라면, 그 후 k*Ca(여기서 k는 임의의 양의 정수이다.) 값은 또한 이러한 주기적 영역의 주기성 값으로서 할당될 수 있다는 것을 당업자들이 쉽게 이해할 것이다.
일반적으로, 더 작은 주기성 값을 할당하는 것이 바람직하다. 선택적으로는, 도 9a 및 9b에서 비제한적인 예로서 도해된 바와 같이, 일부 경우들에 2개의 이웃하는 기본 셀들의 앵커 포인트들 사이에서 시프트에 의해 정의된 주기성 값이 셀들의 패턴 및/또는 그들의 상대적인 위치의 추가 분석 후에 더 감소(또는 그렇지 않으면 조정)될 수 있다. 도 9a에 도해된 주기적 영역(901)은 주기성 값(Cx)을 갖는 셀 2의 3×3 주기적 어레이를 포함하고, 여기서 X 방향으로 이웃하는 셀들은 공통의 경계들을 갖는다. OR작동에 의해 주기적 영역(901)으로부터 유도된 주기적 영역(902)은 (0, 3Cx) 범위에서 X방향으로 임의의 적절한 주기성 값으로 특정될 수 있는 1차원 어레이(1×3)를 포함한다. 도 9b에 도해된 셀("셀 12"(950))은 X방향으로 Cx/2 시프트된 2개의 직사각형들을 포함한다. 따라서 주기성 값(Cx)을 갖고 셀 2의 3×1어레이를 포함하는 주기적 영역(903)은 셀 12 패턴의 분석시 주기성 값 Cx/2으로 특정될 수 있다.
주기적 영역들의 최종 세트를 생성하는 것은 블록(409)과 블록(411)을 참조하여 상세히 설명된 작동들의 순서에 의해 한정되지 않는다는 것을 당업자들이 쉽게 이해할 것이다. 선택적으로, 주기적 영역들의 최종 세트는 합쳐진 주기적 영역들과 조합된 반복 영역들을 포함하는 세트를 생성하는 오프라인 단계와, 검사 동안에 제공되며 검사 툴들과 검사 요건들에 따라 상기 세트의 튜닝을 포함하는 온라인 단계의 2단계들로 생성될 수 있다. 비제한적인 예로서, 단지 Y 방향에서의 툴 작동이 X 방향에서만 주기성을 갖는 영역을 검사할 수 없고, 그러므로 그러한 영역들은 레시피 생성의 온라인 단계동안 걸러지게 될 것이다.
특정 영역의 주기성은 기본 셀들의 반복성뿐만 아니라 영역 내에서 비반복 패턴에 대응하고 그것의 반복성을 깨뜨리는 다른 디자인 요소들(예를 들면, 비반복 경계, 경로, GDSⅡ 포맷의 경우 SREF 요소들; 직사각형, 다각형, 경로, 사다리꼴 등, OASIS포맷의 경우의 요소들, 등)에도 의존한다. 따라서, 주기성 식별 장치는 반복성 브레이커(repetitiveness breaker)들의 관점에서 생성된 주기적 영역들의 반복성을 확인하기 위해 추가로 작동될 수 있다.
주기적 영역들의 최종 세트에서(및/또는 심플 주기적 영역들에서) 각 주기적 영역에 대하여, 주기성 식별 장치는 주기적 영역 내에서 모든 반복성 브레이커들을 식별하기 위해서 디자인 데이터를 분석한다. 예를 들면, 주기성 식별 장치는 주기적 영역을 클립핑한 직사각형(clipping rectangle)으로 간주할 수 있고, 기본 셀들을 제외하고, 직사각형으로 겹쳐지는 모든 구조 요소들을 수집하기 위해 디자인 데이터를 사용할 수 있다. 수집되면, 주기성 식별 장치는 이들 구조 요소들(또는 선택적으로 미리 정해진 기준에 맞는 그 부분)을 반복성 브레이커들로서 더 식별한다. 반복성 브레이커들을 식별할 때, 주기성 식별 장치는 주기적 영역 직사각형을 모든 반복성 브레이커들이 축소 영역과 겹치지 않고, 주기적 영역들의 최종 세트를 업데이트할 수 있도록 축소시킨다. 선택적으로, 축소된 영역이 사이즈 관련 기준과 맞지 않는다면, 각각의 주기적 영역은 최종 세트로부터 제외될 수 있다. 반복성 브레이커들(1002 및 1003)을 포함하는 주기적 영역(1001)의 비제한적인 예는 도 10에 도해되어 있다. 축소할 때, 주기적 영역(1004)은 반복성 브레이커들을 포함하지 않는다.
도 4로 돌아가서, 블록(414)에서 주기성 식별 장치는 자동화된 레시피 생성을 위해 주기적 영역들의 최종 세트를 사용한다. 각각의 주기적 영역들을 특정하는 주기성 값들은 또한 디자인 데이터와 웨이퍼(또는 마스크 또는 제조 공정에서 생성된 다른 층) 사이의 관계를 특정하는 스케일 팩터(scale factor)에 따라 실제 사이즈 값들로 해석된다. 실제 사이즈 값은 주어진 계측 툴 및/또는 검사 공정에 따라 더 조정될 수 있다(예를 들면, 픽셀들의 각각의 사이즈를 맞추기 위해서 곱해지고, 픽셀들의 각각의 사이즈를 맞추기 위해서 반올림 및/또는 그 반대로 됨).
도 11은 예시적인 제조 툴(1100)의 개략적인 기능 블록도를 도해한다. 도해의 목적만을 위해, 도 11은 SEM(scanning electron microscope; 1101)에 근거하여 제조 툴(1100)을 도해한다. 비제한적인 예로서, 제조 툴은 광학 검사 툴들, AMF(automic force microscope) 및 등등을 근거로 할 수 있다. 제조 툴(1100)은 SEM(1101)과 처리장치(processing unit; 1102)를 포함할 수 있다. SEM(1101)은 전자 칼럼(electron column; 1104) 내에서 자기식 및 정전기식 "렌즈들"(미도시)을 사용하는 렌즈 시스템에 의해 형상화되고 초점이 맞춰질 수 있는 전자들의 빔(1103)을 사용할 수 있다. 렌즈 시스템은 전자 빔이 진공 샘플 챔버(1106)에 놓여진 반도체 구조(1105) 상에 초점을 맞추도록 빔(1103)의 초점 길이와 궤도를 제어하도록 디자인될 수 있다. 진공 샘플 챔버(1106)는 X-Y 스테이지(1107)와 이차 전자 디텍터(1108)를 포함할 수 있다. X-Y 스테이지(1107)는 제어 장치(1109)로부터 받은 제어 신호에 반응하는 X-Y면 상에서 선택 방향으로 이동하도록 조정될 수 있다. 이차 전자 디텍터(1108)는 이차 전자들, 반사된 전자들 및/또는 전자 빔(1103)으로 조사된 반도체 구조(1105)의 표면으로부터 방출된 후방 산란된 전자들을 검출하고, 검출된 결과들을 화상 처리 장치(1110)에 제공하도록 조정될 수 있다. 화상 처리 장치(1110)는 이차 전자 디텍터(1108)의 검출된 결과들을 수신하고 SEM 이미지를 제공하도록 수신된 데이터를 처리하도록 구성될 수 있다. SEM 이미지는 추가 분석들을 위해 계측 데이터를 유도하고 SEM 이미지 및/또는 그 파생물들을 저장하도록 처리 장치(1102)로 전송될 수 있다. 선택적으로, 제어 장치(1109)는 이차 전자 디텍터(1108) 및 처리 장치(1102)에 더 작동적으로 커플링될 수 있다. 처리 장치(1102)는 하나 또는 둘 이상의 제조 레시피(예를 들면, 웨이퍼 검사용 검사 레시피)들을 저장하거나 또는 수용하도록 더 구성될 수 있다. 제조 레시피는 초기에 오프라인으로 생성될 수 있고, 주어진 제조 툴 및/또는 공정에 대해 더 조정될 수 있다. 처리 장치(1102)는 적절한 제조 레시피에 따라 제어 장치(1109)에 또한 지시들을 더 제공할 수 있다.
처리 장치(1102)는 제조 레시피를 생성하기 위해서 디자인 데이터를 사용하는 주기적 영역들을 식별하기 위해서 주기성 식별 장치(1113)를 갖는 레시피 생성 장치(1112)를 포함할 수 있다.
도 12는 디자인 데이터를 사용하는 계측 툴을 위한 레시피 생성용 컴퓨터 시스템의 하나의 실시예의 도면이다. 컴퓨터 시스템(1200) 내에는 머신(machine)이 여기서 논의되는 임의의 하나 또는 둘 이상의 방법론들을 수행하게 하는 일련의 명령들이 존재한다. 대안적인 실시예들에서, 머신은 LAN, 인트라넷, 엑스트라넷, 또는 인터넷으로 다른 머신들에 접속(예를 들면, 네트워킹)될 수 있다. 머신은 클라이언트 서버 네트워크 환경에서 서버 또는 클라이언트 머신(예를 들면, 브라우저를 실행하는 클라이언트 컴퓨터와 자동화된 업무 위임 및 프로젝트 관리를 실행하는 서버 컴퓨터)으로 작동될 수 있고, 또는 P2P(peer-to-peer)(또는 분산된) 네트워크 환경에서 피어 머신(peer machine)으로서 작동될 수 있다. 머신은 PC, 태블릿 PC, 콘솔 디바이스 또는 셋-톱박스(STB), PDA(personal digital assistant), 휴대전화, 웹 어플라이언스, 서버, 네트워크 라우터, 스위치 또는 브릿지, 또는 그 머신에 의해 취해질 작용들을 특정하는 (순차적이거나 또는 그렇지 않은) 일련의 명령들을 실행 가능한 임의의 머신일 수 있다. 또한 단지 단일한 머신만이 도해되지만, 나아가 "머신"이라는 용어는 또한 여기서 논의된 임의의 하나 또는 둘 이상의 방법론들을 수행하기 위한 명령들의 세트(또는 다수의 세트들)를 개별 또는 공동으로 실행하는 임의의 머신들의 집합(예를 들어, 컴퓨터들)을 포함하는 것으로 받아들여질 것이다.
예시적인 컴퓨터 시스템(1200)은 버스(1208)를 통하여 서로 통신하는 처리 장치(1202), 메인 메모리(1204)(예를 들면, ROM(read-only memory), 플래시 메모리, 동기식 DRAM(SDRAM) 또는 DRAM(RDRAM)과 같은 DRAM(dynamic random access memory) 등), 정적 메모리(1206)(예를 들면, 플래시 메모리, SRAM(static random access memory) 등) 및 보조 메모리(1216)(예를 들면, 고정 또는 제거할 수 있는 컴퓨터 판독 가능한 저장 매체를 포함할 수 있는 드라이브 장치 형식의 데이터 저장장치)를 포함한다.
처리 장치(1202)는 마이크로프로세서, 중앙 처리 장치 등과 같은 하나 또는 둘 이상의 범용의 처리 장치들을 대표한다. 보다 상세하게는, 처리 장치(1202)는 CISC(complex instruction set computing) 마이크로 프로세서, RISC(reduced instruction set computing) 마이크로 프로세서, VLIW(very long instruction word) 마이크로 프로세서, 다른 명령 세트들을 실행하는 프로세서 또는 명령 세트들의 조합을 실행하는 프로세서들일 수 있다. 처리 장치(1202)는 또한 ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(disital signal processor), 네트워크 프로세서 등과 같은 하나 또는 둘 이상의 특수 목적 처리 장치들일 수도 있다. 처리 장치(1202)는 여기서 논의된 작동들과 단계들을 수행하기 위하여 명령(1226)들을 실행하도록 구성된다.
컴퓨터 시스템(1200)은 네트워크 인터페이스 디바이스(network interface device; 1222)를 더 포함할 수 있다. 컴퓨터 시스템(1200)은 또한 그래픽 포트 및 그래픽 칩셋을 통하여 컴퓨터 시스템에 접속되는 비디오 디스플레이 장치(1210)(예를 들면, LCD(liquid crystal display) 또는 CRT(cathode ray tube)), 영숫자(alphanumeric) 입력 장치(1212)(예를 들어, 키보드), 커서 제어 장치(1214)(예를 들어, 마우스), 및 신호 생성 장치(1220)(예를 들어, 스피커)를 포함할 수 있다.
보조 메모리(1216)는 여기서 설명된 임의의 하나 또는 둘 이상의 방법론들 또는 기능들을 구현하는 하나 또는 둘 이상의 명령들의 세트(1226)들이 저장되는 머신 판독 가능한(machine readable) 저장매체(또는 보다 상세하게는 컴퓨터 판독 가능한 저장 매체)(1224)를 포함할 수 있다. 명령들(1226)은 또한 머신 판독 가능한 저장매체를 구성하는 컴퓨터 시스템(1200), 메인 메모리(1204) 및 처리 장치(1202)에 의해 명령들의 실행 동안 메인 메모리(1204) 내에서 및/또는 처리 장치(1202) 내에서 완전히 또는 적어도 부분적으로 또한 상주할 수 있다. 명령들(1226)은 또한 네트워크 인터페이스 디바이스(1222)를 통하여 네트워크(1218)에 의해 전송되거나 또는 수신될 수 있다.
컴퓨터 판독 가능한 저장 매체(1224)는 또한 영속적으로 명령(1226)들을 저장하도록 사용될 수 있다. 예시적인 실시예에서는 컴퓨터 판독 가능한 저장매체(1224)가 단일 매체인 것으로 도시되지만, "컴퓨터 판독 가능한 저장 매체"라는 용어는 하나 또는 둘 이상의 명령들의 세트들을 저장하는 단일 매체 또는 복수의 매체(예를 들면, 중앙집중형 또는 분산형 데이터 베이스, 및/또는 관련 캐시들과 서버들)를 포함하는 것으로 받아들여져야 한다. "컴퓨터 판독 가능한 저장 매체"라는 용어들은 또한 머신에 의한 실행을 위한 명령들의 세트를 엔코딩 또는 저장할 수 있고, 그리고 머신이 본 발명의 임의의 하나 또는 둘 이상의 방법론들을 수행하게 하는 임의의 매체를 포함하는 것으로 받아들여질 것이다. 따라서 "컴퓨터 판독 가능한 저장 매체"라는 용어는, 솔리드 스테이트 메모리 및 광자기 매체(optical and magnetic media)를 포함하는 것으로(그러나 이에 한정되지 않음) 받아들여질 것이다.
여기서 (예를 들어 도 3과 관련하여) 설명된 명령(1226)들, 구성요소들 및 다른 특징들은 별도의 하드웨어 구성요소들로 실행되거나 ASICS, FPGAs, DSPs 또는 유사장치들과 같은 하드웨어 구성요소들의 기능성에 통합될 수 있다. 또한, 명령(1226)들은 하드웨어 디바이스들 내의 펌웨어 또는 기능성 전기회로망으로 실행될 수 있다. 또한, 명령(1226)들은 하드웨어 디바이스들과 소프트웨어 구성요소들의 임의의 조합으로 실행될 수 있다.
상기 설명에서, 많은 세부사항들이 설명된다. 그러나 본 발명이 이러한 특정한 세부사항들 없이도 실행될 수 있다는 것이 당업자에게 명백할 것이다. 일부 경우들에, 잘 알려진 구조들 및 장치들은 본 발명을 불명료하게 하는 것을 피하기 위하여 상세히 설명하는 대신 블록도의 형태로 도시된다.
이어지는 상기 상세한 설명의 일부 부분들은 컴퓨터 메모리 내에서 데이터 비트들에 대한 작동들의 알고리즘들과 기호적 표현들에 관하여 제시된다. 이들 알고리듬의 설명들과 표현들은 데이터 처리 기술분야들의 당업자들이 그 기술분야의 다른 당업자들에게 이들 작업의 본질을 가장 효과적으로 전달하기 위해서 사용되는 수단이다. 여기서, 알고리즘은 일반적으로 결과로 이어지는 일관된 순서의 단계들인 것으로 여겨진다. 상기 단계들은 물리적 분량(quantity)들의 물리적 조작들을 요구하는 것이다. 필연적이지는 않지만, 일반적으로 이러한 분량들은 저장, 전달, 조합, 비교, 및 다르게 조작될 수 있는 전기적 또는 자기적 신호들의 형태를 취할 수 있다. 비트들, 값(values)들, 요소(elements)들, 심볼들, 캐릭터(characters)들, 용어(terms)들, 수(numbers)들 등과 같은 이러한 신호들을 참조하는 것이 주로 통상의 용법(usage)의 이유들로 때때로 편리한 것으로 증명되었다.
그러나 모든 이러한 및 유사한 용어들은 적합한 물리적 분량들과 관련되고 그리고 이러한 분량들에 적용되는 편리한 라벨(label)들일 뿐임을 유념하여야 한다. 이하의 논의로부터 명백한 바와 같이, 특별히 달리 언급되지 않는다면, 명세서 전반에 걸쳐 "얻기(obtaining)", "선택", "생성", "식별" 등과 같은 용어들을 사용하는 논의들은 컴퓨터 시스템의 레지스터들과 메모리들 내의 물리적(예를 들면 전자적) 분량으로 표현되는 데이터를 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 그러한 정보 저장, 전송 또는 디스플레이 장치들 내에서 물리적 분량들로서 유사하게 표현되는 다른 데이터로 변환 및 조작하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 처리들 및 작용들을 나타내는 것이 이해된다.
또한, 본 발명의 실시예들은 여기에서의 작동들을 수행하기 위한 장치들에 관한 것이다. 이 장치들은 요구되는 목적들을 위해 특별히 구성될 수 있거나, 또는 컴퓨터 시스템에 저장된 컴퓨터 프로그램에 의해 특별히 프로그램된 범용의 컴퓨터 시스템을 포함할 수 있다. 이러한 컴퓨터 프로그램은 광학디스크들, CD-ROMs 및 광자기 디스크들을 포함하는 임의의 타입의 디스크, ROMs(Read-Only Memories), RAMs(Random Access Memories), EPROMs, EEPROMs, 자기 또는 광학 카드들, 또는 전자 명령들을 저장하기에 적합한 임의의 타입의 매체와 같은(그러나 이에 한정되는 것은 아님) 컴퓨터 판독 가능한 저장매체에 저장될 수 있다.
여기서 나타낸 알고리즘들과 디스플레이들은 본질적으로 임의의 특별한 컴퓨터 또는 다른 장치에 관련된 것은 아니다. 다양한 범용의 시스템들이 본 명세서의 개념들에 따라 프로그램들과 함께 사용될 수 있거나, 또는 이것은 방법의 단계들을 수행하기 위해 보다 전문화된 장치를 구성하는 것이 편리한 것으로 증명될 수 있다. 다양한 이들 시스템들의 구조는 이하의 상세한 설명으로부터 명확할 것이다. 또한, 본 발명의 실시예들은 임의의 특별한 프로그래밍 언어에 관하여 설명되지 않는다. 여기서 설명한 바와 같이 본 발명의 실시예들의 개념들을 실행하기 위해서 다양한 프로그래밍 언어들이 사용될 수 있다는 것이 이해될 것이다.
컴퓨터 판독 가능한 저장 매체는 머신(예를 들어, 컴퓨터)에 의해 판독 가능한 형태의 정보를 저장하기 위한 임의의 메커니즘을 포함할 수 있으나, 광학디스크들, 콤팩트 디스크, 판독 전용 메모리(CD-ROMs) 및 광자기 디스크들, 판독 전용 메모리(ROMs), RAM(Random Access Memory), EPROM(Erasable Programmable Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), 자기 또는 광학 카드들, 플래시 메모리 등에 한정되는 것은 아니다.
따라서 디자인 데이터를 이용한 제조 툴용 레시피 생성을 위한 방법 및 장치가 설명된다. 상기 설명은 도해적이며, 비제한적인 것으로 의도됨이 이해될 것이다. 상기 설명을 읽고 이해할 때 당업자들에게 많은 다른 실시예들이 명확할 것이다. 따라서 본 발명의 범위는 첨부된 청구항들을 참조하여, 그러한 청구항들에 할당된 균등물들의 전체 범위와 함께 결정되어야 한다.

Claims (20)

  1. 표본(specimen)을 검사하기 위한 레시피를 생성하는 컴퓨터-구현 방법으로서,
    기본 요소들의 정보를 제공하는 데이터 및 상기 기본 요소들의 계층 레벨(hierarchical level)들을 도출하는 단계 ― 도출된 상기 데이터는 디자인 데이터를 나타냄 ―;
    상기 기본 요소들 중 관심 있는 하나 또는 둘 이상의 기본 요소를 선택할 때, 선택된 상기 기본 요소들 중에서 임의의 다른 기본 요소들로 분해될 수 없는 적어도 하나의 기본 요소를 선택된 상기 기본 요소들 사이에서 식별하는 단계;
    적어도 하나의 기본 셀에 대하여 주기적인 하나 또는 둘 이상의 영역들을 특정하는 위치 정보 및 주기성 값(periodicity value)들을 추출하도록 상기 디자인 데이터를 처리하는 단계; 및
    셀-투-셀(cell-to-cell) 검사를 위한 실제-사이즈 파라미터(parameter)들을 생성하기 위해 상기 위치 정보 및 추출된 상기 주기성 값들을 처리하는 단계와, 그에 의해 상기 표본을 검사하기 위한 레시피의 자동화된 생성을 가능케 하는 단계를 포함하는,
    컴퓨터-구현 방법.
  2. 제1항에 있어서,
    상기 위치 정보 및 상기 주기성 값들을 추출하도록 상기 디자인 데이터를 처리하는 단계는,
    적어도 하나의 심플 어레이 셀들의 세트를 생성하는 단계 ― 상기 세트는 최상위 계층 레벨에 대응하고, 각각의 심플 어레이 셀은 상기 기본 셀에 대하여 반복적인 패턴 영역을 포함함 ―; 및
    상기 적어도 하나의 기본 셀에 대하여, 상기 최상위 계층 레벨의 좌표들에서, 주기적인 하나 또는 둘 이상의 영역들을 식별하기 위한 상기 적어도 하나의 심플 어레이 셀들의 세트를 사용하는 단계를 포함하는,
    컴퓨터-구현 방법.
  3. 제2항에 있어서,
    상기 적어도 하나의 심플 어레이 셀들의 세트는 다른 기본 셀에 각각 대응하는 적어도 2개의 심플 어레이 셀들을 포함하는,
    컴퓨터-구현 방법.
  4. 제2항에 있어서,
    제1 기본 셀에 대하여 주기적인 적어도 하나의 제1 영역 및 상기 적어도 하나의 제1 영역에 겹쳐지고 제2 기본 셀에 대하여 주기적인 적어도 하나의 제2 영역을 상기 최상위 계층 레벨의 좌표들에서 식별하는 단계를 추가로 포함하고,
    셀-투-셀 검사를 위한 실제-사이즈 파라미터들을 생성하는 것은 상기 적어도 하나의 제1 영역을 특정하는 주기성 값들, 상기 적어도 하나의 제2 영역을 특정하는 주기성 값들 및 상기 적어도 하나의 제1 영역 및 상기 적어도 하나의 제2 영역 간의 겹침(overlapping)을 특정하는 파라미터들에 적어도 기초하여 제공되는,
    컴퓨터-구현 방법.
  5. 제4항에 있어서,
    상기 제2 기본 셀은 상기 제1 기본 셀과 상이한,
    컴퓨터-구현 방법.
  6. 제2항에 있어서,
    상기 적어도 하나의 심플 어레이 셀들의 세트는 상기 최상위 계층 레벨보다 낮은 계층 레벨 및 상기 최상위 계층 레벨의 좌표들로 변환되는 좌표들에 의해 특정되는 적어도 하나의 심플 어레이 셀을 포함하는,
    컴퓨터-구현 방법.
  7. 제2항에 있어서,
    상기 최상위 계층 레벨에 대응하는, 상기 적어도 하나의 심플 어레이 셀들의 세트를 생성하는 단계는,
    디자인 데이터를 상기 최상위 계층 레벨까지 횡단하는 단계, 및
    이전 계층 레벨에서 생성된 개개의 세트를 사용하여 대응하는 심플 어레이 셀들의 세트를 각각의 횡단된 계층 레벨에 대해 생성하는 단계를 포함하고,
    각각의 주어진 계층 레벨에서, 대응하는 심플 어레이 셀들의 세트는, 단지, 이전 계층 레벨에 대해 생성된 심플 어레이 셀들의 개개의 세트로부터 상기 기본 셀들의 삽입들을 분석하는 것에 의해 생성되는,
    컴퓨터-구현 방법.
  8. 제1항에 있어서,
    셀-투-셀 검사를 위한 실제-사이즈 파라미터들을 생성하기 위해 상기 추출된 주기성 값들을 처리하는 단계는 디자인 데이터와 주어진 표본 사이의 관계를 특정하는 스케일 팩터, 주어진 제조 툴 및 주어진 제조 공정에 의해 구성된 그룹으로부터 선택된 적어도 하나의 기준에 따라 제공되는,
    컴퓨터-구현 방법.
  9. 제1항에 있어서,
    상기 표본의 제조를 위해 사용 가능한 상기 디자인 데이터는 GDSII 포맷 또는 OASIS 포맷으로 제공되는,
    컴퓨터-구현 방법.
  10. 표본 검사를 위한 레시피를 생성 가능한 시스템으로서,
    상기 표본을 제조하기 위해 사용 가능한 디자인 데이터 라이브러리를 저장하는 메모리; 및
    상기 메모리에 동작가능하게 커플링되는 처리 장치(processing device)를 포함하고, 상기 처리 장치는,
    기본 요소들의 정보를 제공하는 데이터 및 상기 기본 요소들의 계층 레벨들을 도출하고 ― 도출된 상기 데이터는 디자인 데이터를 나타냄 ―,
    상기 기본 요소들 중 관심 있는 하나 또는 둘 이상의 기본 요소를 선택 가능케 하고,
    선택된 상기 기본 요소들 중에서 임의의 다른 선택된 기본 요소들로 분해될 수 없는 적어도 하나의 기본 요소를 식별하고,
    적어도 하나의 기본 셀에 대하여 주기적인 하나 또는 둘 이상의 영역들을 특정하는 위치 정보 및 주기성 값들을 추출하도록 상기 디자인 데이터를 처리하고, 그리고
    셀-투-셀 검사를 위한 실제-사이즈 파라미터들을 생성하기 위해 추출된 상기 위치 정보 및 주기성 값들을 처리하고, 그에 의해 상기 표본의 검사를 위한 레시피의 자동화된 생성을 가능케 하도록 구성되는,
    시스템.
  11. 제10항에 있어서,
    상기 처리 장치는,
    적어도 하나의 심플 어레이 셀들의 세트를 생성하는 것 ― 상기 세트는 최상위 계층 레벨에 대응하고, 각각의 심플 어레이 셀은 상기 기본 셀에 대하여 반복적인 패턴 영역을 포함함 ―, 및
    상기 적어도 하나의 기본 셀에 대하여, 상기 최상위 계층 레벨의 좌표들에서, 주기적인 하나 또는 둘 이상의 영역들을 식별하기 위해 상기 적어도 하나의 심플 어레이 셀들의 세트를 사용하는 것을 포함하여,
    상기 위치 정보 및 상기 주기성 값들을 추출하도록 상기 디자인 데이터를 처리하도록 구성되는,
    시스템.
  12. 제11항에 있어서,
    상기 적어도 하나의 심플 어레이 셀들의 세트는 상기 최상위 계층 레벨보다 낮은 계층 레벨 및 상기 최상위 계층 레벨의 좌표들로 변환되는 좌표들에 의해 특정되는 적어도 하나의 심플 어레이 셀을 포함하는,
    시스템.
  13. 제11항에 있어서,
    상기 적어도 하나의 심플 어레이 셀들의 세트는 다른 기본 셀에 각각 대응하는 적어도 2개의 심플 어레이 셀들을 포함하는,
    시스템.
  14. 제11항에 있어서,
    상기 처리 장치는 제1 기본 셀에 대하여 주기적인 적어도 하나의 제1 영역 및 상기 적어도 하나의 제1 영역에 겹쳐지고, 제2 기본 셀에 대하여, 상기 최상위 계층 레벨의 좌표들에서, 주기적인 적어도 하나의 제2 영역을 상기 최상위 계층 레벨의 좌표들에서 식별하도록 추가로 구성되고, 그리고
    상기 처리 장치는, 상기 적어도 하나의 제1 영역을 특정하는 주기성 값들, 상기 적어도 하나의 제2 영역을 특정하는 주기성 값들 및 상기 적어도 하나의 제1 영역 및 상기 적어도 하나의 제2 영역 간의 겹침을 특정하는 파라미터들에 적어도 기초하여, 셀-투-셀 검사를 위한 실제-사이즈 파라미터들을 생성하도록 추가로 구성되는,
    시스템.
  15. 제10항에 있어서,
    상기 처리 장치는 디자인 데이터와 주어진 표본 사이의 관계를 특정하는 스케일 팩터, 주어진 제조 툴 및 주어진 제조 공정에 의해 구성된 그룹으로부터 선택된 적어도 하나의 기준에 따라 셀-투-셀 검사를 위한 실제-사이즈 파라미터들을 생성하기 위해 상기 추출된 주기성 값들을 처리하도록 구성되는,
    시스템.
  16. 컴퓨터에 의해 실행될 때, 상기 컴퓨터가 표본을 검사하기 위한 레시피를 생성하는 방법을 수행하도록 야기하는 명령들을 포함하는 비-일시적인 컴퓨터 판독 가능한 매체로서, 상기 방법은,
    기본 요소들의 정보를 제공하는 데이터 및 상기 기본 요소들의 계층 레벨들을 도출하는 단계 ― 도출된 상기 데이터는 디자인 데이터를 나타냄 ―;
    상기 기본 요소들 중 관심 있는 하나 또는 둘 이상의 기본 요소를 선택할 때, 선택된 상기 기본 요소들 중에서 임의의 다른 기본 요소들로 분해될 수 없는 적어도 하나의 기본 요소를 선택된 상기 기본 요소들 사이에서 식별하는 단계;
    적어도 하나의 기본 셀에 대하여 주기적인 하나 또는 둘 이상의 영역들을 특정하는 위치 정보 및 주기성 값들을 추출하도록 상기 디자인 데이터를 처리하는 단계; 및
    셀-투-셀 검사를 위한 실제-사이즈 파라미터들을 생성하기 위해 추출된 상기 위치 정보 및 상기 주기성 값들을 처리하는 단계와, 그에 의해 상기 표본을 검사하기 위한 레시피의 자동화된 생성을 가능케 하는 단계를 포함하는,
    비-일시적인 컴퓨터 판독 가능한 매체.
  17. 제16항에 있어서,
    상기 위치 정보 및 상기 주기성 값들을 추출하도록 상기 디자인 데이터를 처리하는 단계는,
    적어도 하나의 심플 어레이 셀들의 세트를 생성하는 단계 ― 상기 세트는 최상위 계층 레벨에 대응하고, 각각의 심플 어레이 셀은 상기 기본 셀에 대하여 반복적인 패턴 영역을 포함함 ―; 및
    상기 적어도 하나의 기본 셀에 대하여, 상기 최상위 계층 레벨의 좌표들에서, 주기적인 하나 또는 둘 이상의 영역들을 식별하기 위해 상기 적어도 하나의 심플 어레이 셀들의 세트를 사용하는 단계를 포함하는,
    비-일시적인 컴퓨터 판독 가능한 매체.
  18. 제17항에 있어서,
    상기 적어도 하나의 심플 어레이 셀들의 세트는 상기 최상위 계층 레벨보다 낮은 계층 레벨 및 상기 최상위 계층 레벨의 좌표들로 변환되는 좌표들에 의해 특정되는 적어도 하나의 심플 어레이 셀을 포함하는,
    비-일시적인 컴퓨터 판독 가능한 매체.
  19. 제17항에 있어서,
    상기 적어도 하나의 심플 어레이 셀들의 세트는 다른 기본 셀에 각각 대응하는 적어도 2개의 심플 어레이 셀들을 포함하는,
    비-일시적인 컴퓨터 판독 가능한 매체.
  20. 제17항에 있어서,
    제1 기본 셀에 대하여, 상기 최상위 계층 레벨의 죄표들에서, 주기적인 적어도 하나의 제1 영역 및 상기 적어도 하나의 제1 영역에 겹쳐지고 제2 기본 셀에 대하여, 상기 최상위 계층 레벨의 좌표들에서, 주기적인 적어도 하나의 제2 영역을 식별하는 단계를 추가로 포함하고,
    셀-투-셀 검사를 위한 실제-사이즈 파라미터들을 생성하는 것은 상기 적어도 하나의 제1 영역을 특정하는 주기성 값들, 상기 적어도 하나의 제2 영역을 특정하는 주기성 값들 및 상기 적어도 하나의 제1 영역 및 상기 적어도 하나의 제2 영역 간의 겹침을 특정하는 파라미터들에 적어도 기초하여 제공되는,
    비-일시적인 컴퓨터 판독 가능한 매체.
KR1020190072871A 2011-09-12 2019-06-19 제조 툴을 위한 레시피 생성방법 및 그 시스템 KR102028747B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/230,483 2011-09-12
US13/230,483 US9141730B2 (en) 2011-09-12 2011-09-12 Method of generating a recipe for a manufacturing tool and system thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120100962A Division KR101993409B1 (ko) 2011-09-12 2012-09-12 제조 툴을 위한 레시피 생성방법 및 그 시스템

Publications (2)

Publication Number Publication Date
KR20190076931A KR20190076931A (ko) 2019-07-02
KR102028747B1 true KR102028747B1 (ko) 2019-10-04

Family

ID=47830554

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120100962A KR101993409B1 (ko) 2011-09-12 2012-09-12 제조 툴을 위한 레시피 생성방법 및 그 시스템
KR1020190072871A KR102028747B1 (ko) 2011-09-12 2019-06-19 제조 툴을 위한 레시피 생성방법 및 그 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120100962A KR101993409B1 (ko) 2011-09-12 2012-09-12 제조 툴을 위한 레시피 생성방법 및 그 시스템

Country Status (5)

Country Link
US (1) US9141730B2 (ko)
JP (1) JP6096455B2 (ko)
KR (2) KR101993409B1 (ko)
SG (1) SG188724A1 (ko)
TW (1) TWI578130B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8640060B2 (en) * 2012-05-29 2014-01-28 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof
US20140214192A1 (en) * 2013-01-25 2014-07-31 Dmo Systems Limited Apparatus For Design-Based Manufacturing Optimization In Semiconductor Fab
US10984143B2 (en) 2015-01-23 2021-04-20 Hitachi High-Tech Corporation Recipe creation device for use in semiconductor measurement device or semiconductor inspection device
US10012689B2 (en) 2015-03-25 2018-07-03 Applied Materials Israel Ltd. Method of inspecting a specimen and system thereof
US9846934B2 (en) 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
US10545490B2 (en) * 2015-06-01 2020-01-28 Applied Materials Israel Ltd. Method of inspecting a specimen and system thereof
US10754256B2 (en) 2015-10-08 2020-08-25 Asml Netherlands B.V. Method and apparatus for pattern correction and verification
CN106774193B (zh) * 2016-11-29 2019-04-16 河海大学常州校区 基于激素反应扩散原理的制造系统动态协调方法
US10290087B2 (en) * 2017-09-11 2019-05-14 Applied Materials Israel Ltd. Method of generating an examination recipe and system thereof
US10937705B2 (en) * 2018-03-30 2021-03-02 Onto Innovation Inc. Sample inspection using topography
TWI776015B (zh) 2019-01-30 2022-09-01 晶喬科技股份有限公司 半導體元件的製程開發方法以及系統
JPWO2022003871A1 (ko) * 2020-07-01 2022-01-06

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845558A (en) * 1987-12-03 1989-07-04 Kla Instruments Corporation Method and apparatus for detecting defects in repeated microminiature patterns
JP3999301B2 (ja) * 1997-03-07 2007-10-31 富士通株式会社 露光データ作成方法
JP3397101B2 (ja) * 1997-10-29 2003-04-14 株式会社日立製作所 欠陥検査方法および装置
JP3562975B2 (ja) * 1998-09-29 2004-09-08 株式会社東芝 集積回路設計方法及び集積回路設計装置
US6476913B1 (en) * 1998-11-30 2002-11-05 Hitachi, Ltd. Inspection method, apparatus and system for circuit pattern
US7817844B2 (en) * 1999-08-26 2010-10-19 Nanogeometry Research Inc. Pattern inspection apparatus and method
US7065239B2 (en) * 2001-10-24 2006-06-20 Applied Materials, Inc. Automated repetitive array microstructure defect inspection
US6886153B1 (en) * 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
JP3699960B2 (ja) 2003-03-14 2005-09-28 株式会社東芝 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法
JP4664630B2 (ja) * 2004-07-22 2011-04-06 株式会社東芝 半導体装置の製造装置に対する自動レシピ作成装置及び作成方法
US20070041144A1 (en) * 2005-05-23 2007-02-22 Clement Szeto Method for reducing substrate noise from penetrating noise sensitive circuits
JP2007165670A (ja) * 2005-12-15 2007-06-28 Matsushita Electric Ind Co Ltd 半導体回路装置およびその設計方法
WO2008077100A2 (en) 2006-12-19 2008-06-26 Kla-Tencor Corporation Systems and methods for creating inspection recipes
US7869643B2 (en) * 2007-01-31 2011-01-11 Applied Materials South East Asia Pte. Ltd. Advanced cell-to-cell inspection
US8826200B2 (en) 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US8640060B2 (en) * 2012-05-29 2014-01-28 Applied Materials Israel, Ltd. Method of generating a recipe for a manufacturing tool and system thereof
US9053390B2 (en) 2012-08-14 2015-06-09 Kla-Tencor Corporation Automated inspection scenario generation

Also Published As

Publication number Publication date
TWI578130B (zh) 2017-04-11
JP6096455B2 (ja) 2017-03-15
JP2013062508A (ja) 2013-04-04
US9141730B2 (en) 2015-09-22
US20130066454A1 (en) 2013-03-14
KR20130028886A (ko) 2013-03-20
KR101993409B1 (ko) 2019-06-26
KR20190076931A (ko) 2019-07-02
TW201321911A (zh) 2013-06-01
SG188724A1 (en) 2013-04-30

Similar Documents

Publication Publication Date Title
KR102028747B1 (ko) 제조 툴을 위한 레시피 생성방법 및 그 시스템
JP7093828B2 (ja) 自動式パターン忠実度測定計画生成
JP6785663B2 (ja) 検査のための高解像度フルダイイメージデータの使用
US10483081B2 (en) Self directed metrology and pattern classification
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
JP5393550B2 (ja) 走査荷電粒子顕微鏡を用いた画像生成方法及び装置、並びに試料の観察方法及び観察装置
US9816940B2 (en) Wafer inspection with focus volumetric method
KR102386536B1 (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
KR101521190B1 (ko) 제조 툴에 대한 레시피를 생성하는 방법 및 그 시스템
US20080016481A1 (en) System and method for detecting a defect
US20210358101A1 (en) Processing image data sets
US20140169657A1 (en) Defect Inspection Method and Defect Inspection Device
KR20130091287A (ko) Cad­기반 레지스트레이션을 위한 시스템, 방법 및 컴퓨터 프로그램 제품
JP2013062508A5 (ko)
KR20210118953A (ko) 테스트 이미지 대 설계물의 정렬을 위한 설계물 파일 선택
CN114503155A (zh) 控制样本检验的工艺
US10928437B2 (en) Method of inspecting a specimen and system thereof
CN114365183A (zh) 晶片检验方法和系统
IL257205A (en) Self-directed metrology and example classification
KR102557194B1 (ko) 검사를 위한 결함 후보 생성
CN115943301A (zh) 设置样本的检验
CN116631886A (zh) 基于关注区域的缺陷检测

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right