KR20130028886A - 제조 툴을 위한 레시피 생성방법 및 그 시스템 - Google Patents
제조 툴을 위한 레시피 생성방법 및 그 시스템 Download PDFInfo
- Publication number
- KR20130028886A KR20130028886A KR20120100962A KR20120100962A KR20130028886A KR 20130028886 A KR20130028886 A KR 20130028886A KR 20120100962 A KR20120100962 A KR 20120100962A KR 20120100962 A KR20120100962 A KR 20120100962A KR 20130028886 A KR20130028886 A KR 20130028886A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- periodic
- simple array
- cells
- design data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 71
- 230000000737 periodic effect Effects 0.000 claims abstract description 170
- 238000013461 design Methods 0.000 claims abstract description 80
- 238000007689 inspection Methods 0.000 claims abstract description 69
- 238000003860 storage Methods 0.000 claims description 40
- 238000012545 processing Methods 0.000 claims description 38
- 230000015654 memory Effects 0.000 claims description 26
- 238000003491 array Methods 0.000 claims description 11
- 238000001914 filtration Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 40
- 230000007547 defect Effects 0.000 abstract description 24
- 238000012552 review Methods 0.000 abstract description 15
- 238000005259 measurement Methods 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 58
- 238000003780 insertion Methods 0.000 description 29
- 230000037431 insertion Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 230000002085 persistent effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 6
- 238000004626 scanning electron microscopy Methods 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000003252 repetitive effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32096—Batch, recipe configuration for flexible batch control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Immunology (AREA)
- Analytical Chemistry (AREA)
- Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- General Factory Administration (AREA)
- Architecture (AREA)
- Software Systems (AREA)
Abstract
본 발명에서 컴퓨터는 디자인 데이터를 기초로 제조 툴을 위한 레시피를 생성한다. 그 컴퓨터는 기본 요소와 기본 요소에 대응하는 계층 레벨을 포함하는 디자인 데이터를 구한다. 그 컴퓨터는 인터리스트의 하나 또는 둘 이상의 기본 요소를 선택하고, 인터리스트 레벨에 대응하는 하나 또는 둘 이상의 심플 어레이 셀의 세트를 생성한다. 그 컴퓨터는 자동화된 레시피 생성이 가능하도록 인터리스트 레벨 좌표에서 주기적 영역을 식별하기 위해 심플 어레이 셀의 세트를 사용한다. 주기적 영역은 하나 또는 둘 이상의 기본 요소에 대해 식별된다.
Description
본 발명은 일반적으로 표본(specimen) 제조 공정을 위한 방법과 시스템에 관한 것으로, 보다 상세하게는 디자인 데이터(design data)를 이용해서 자동적으로 레시피를 생성하는 방법 및 시스템에 관한 것이다.
반도체 산업에서 디바이스(device)는 점점 작아지는 크기의 구조를 만드는 수많은 제조 공정에 의해 제조된다. 따라서 검사, 계측 및 리뷰(review) 공정과 같은 제조 공정들은 표본 제조를 위해 고도의 정확도와 효율들이 요구된다. 본 명세서에서 사용된 "표본(specimen)"이라는 용어는, 포괄적으로 모든 종류의 웨이퍼, 레티클 및 기타 구조들, 반도체 집적회로, 마그네틱 헤드, 평판 디스플레이 및 기타 박막 디바이스의 제조에 사용되는 조합 및/또는 그 부품들을 포함하는 의미로 해석되어야 한다.
표본의 검사, 계측 및 리뷰와 같은 제조 공정은 구조적인 요소의 인식, 측정, 계산, 모니터링, 검사, 리뷰와, 결함 분석, 리포팅(reporing) 및/또는 각각의 제조 공정의 조건 및/또는 파라미터(parameter)의 평가나 필요한 피드백을 제공하기 위해 필요한 다른 절차들을 포함할 수 있다. 다양한 제조 장비들은 비제한적인 예로, 주사전자현미경(SEM), 원자간력현미경, 광학검사장비 등의 비파괴 관측을 근거로 하며, 검사, 계측 및 리뷰 공정에 사용될 수 있다. 제조 제어 요구사항이 보다 도전적으로 되면서 검사, 계측 및 리뷰 공정과 같은 공정에 대한 레시피 생성 역시 매우 복잡해지고 있다.
최첨단 표본 제조에서 측정량과 레시피의 복잡성은 레시피를 생성하는 종래의 수동(또는 반수동) 공정에서 갈수록 문제점이 되어 왔다. 자동화된 레시피 생성기술의 출현은 제조시간과 개발을 개선하고 에러 발생을 줄일 수 있다.
자동화된 레시피 생성의 문제점들이 종래 기술에서 인식되고, 해결책을 제시하기 위해 다양한 시스템들이 개발되어 왔다. 예를 들면, 검사 레시피 생성을 위한 종래의 시스템은 검사 타겟(target)을 선택하는 검사 타겟 선택 모듈, 검사 타겟에서 결함 크기에 대하여 해당 중요 영역을 찾아내는 중요 영역 추출 모듈, 결함 크기에 대하여 검사 타겟에서 감지된 결함들에 의해 예측되는 해당 결함 밀도를 찾아내는 결함 밀도 예측 모듈, 중요 영역과 결함 밀도를 기준으로 결함 크기에서 해당하는 킬러(killer) 결함 수를 계산하는 킬러 결함 계산 모듈, 그리고 예상 검사 레시피에서 규정된 결합 감지율과 킬러 결합수에 의거하여, 결함 크기에 대한 결함 감지율을 정하는 예상 검사 레시피에 대해 감지될 것으로 예상되는 킬러 결함 수를 계산하는 감지 예상 계산 모듈을 포함한다.
검사 레시피를 생성하기 위한 다른 종래의 방법은 제1 디자인 습득과 제조 공정을 이용하여 제1 디자인이 프린트된 웨이퍼에 대한 검사 시스템의 아웃풋(output)의 하나 또는 둘 이상의 특징을 포함한다. 상기 방법 역시 제1 디자인을 이용하여 제2 디자인에 대한 검사 레시피 생성과 제1 디자인이 프린트된 웨이퍼에 대해 습득된 아웃풋의 하나 또는 둘 이상의 특징을 포함한다. 상기 제1 및 제2 디자인은 다르다. 검사 레시피는 제조 공정을 이용하여 제2 디자인이 웨이퍼 상에 프린트된 후에 웨이퍼를 검사하기 위해 사용될 것이다.
종래의 레시피 생성의 방법들은 제조되어 온 웨이퍼를 근거로 레시피를 생성한다. 종래의 방법은 제조된 제1 웨이퍼에 의존하여 웨이퍼 이미지를 캡쳐(capture)하고 제조된 웨이퍼를 검사하며, 검사된 웨이퍼의 분석을 기본으로 레시피를 생성한다. 통상적으로, 사용자는 레시피를 생성하기 위하여 제조된 웨이퍼로부터 데이터를 입력한다. 따라서 기존의 방법에서 레시피 생성 과정은 시간이 낭비되고 번거롭다.
본 발명의 실시예들은 제조 툴을 위한 레시피를 생성하기 위한 시스템과 방법에 관한 것이다. 컴퓨터는 디자인 데이터(design data)를 기초로 제조 툴을 위한 레시피(recipe)를 생성한다. 상기 컴퓨터는 기본 셀에 대응하는 계층적 레벨과 기본 요소를 포함하는 디자인 데이터를 습득한다. 상기 컴퓨터는 인터리스트(interest)의 하나 또는 둘 이상의 기본 요소를 선택하고, 인터리스트의 레벨에 대응하는 하나 또는 둘 이상의 심플 어레이 셀(simple array cell)의 세트(set)를 생성한다. 상기 컴퓨터는 자동화된 레시피 생성을 할 수 있도록, 인터리스트의 레벨 좌표에서 주기적 영역(periodical area)을 식별하기 위해 심플 어레이 셀들의 세트를 사용한다. 상기 주기적 영역은 하나 또는 둘 이상의 기본 요소에 대하여 식별된다.
본 발명의 실시예들은 웨이퍼 독립 데이터를 이용하여 레시피를 생성하는 데 사용되는 리소스(resource)의 양과 공정시간을 현저히 감소시킨다. 제조되는 웨이퍼를 기다리고 제조된 웨이퍼로부터 데이터를 취합하고 검사하는 대신에, 본 실시예들은 디자인 데이터에서 반복적인 영역을 식별하기 위하여 디자인 데이터를 분석한다. 상기 디자인 데이터의 분석은 제조 공정에서부터 오프라인으로 가능하고 제조 공정과 동시에도 가능하다. 상기 디자인 데이터의 분석은 제1 웨이퍼를 제조하기 전 또는 제조 시에 가능하다. 실시예들은 제조 툴을 위해서 검사 레시피와 같은 레시피를 생성하는 디자인 데이터에서 반복적인 영역을 식별한 결과를 사용할 수 있다. 예를 들어, 디자인 데이터에서 반복 영역을 식별한 결과들은 셀-투-셀 어프로치(cell-to-cell approach) 혹은 다이-투-다이 어프로치 (die-to-die approach)를 사용하여 웨이퍼를 검사할지를 결정하는데 사용될 수 있다. 예를 들면, 디자인 데이터에서 반복 영역이 식별되면, 셀-투-셀 어프로치를 적용한 레시피가 생성될 수 있다.
실시예들은 제조된 웨이퍼로부터 직접적으로 도출된 데이터 대신에, 디자인 데이터에 근거한 결정에 의해 자동적인 방법으로 만들어진 다이-투-다이 검사 혹은 셀-투-셀 검사를 수행할지에 대한 결정을 가능하게 한다. 실시예들은 수많은 기본 셀의 모든 앵커 포인트(anchor point) 좌표 세트를 분석하는 대신에, 다른 계층적 레벨에서 심플 어레이 셀의 세트를 분석함으로써, 레시피를 생성하는 처리 시간을 더 단축시킨다. 실시예들은 또한 레시피 생성에 보다 안정적인 공정을 제공한다. 종래의 레시피 생성 방법은 제조된 웨이퍼로부터 직접 도출된 에러를 포함하고 있는 데이터를 레시피를 생성하는데 사용한다. 실시예들은 레시피를 생성하는데 디자인 데이터를 사용하고, 통상 웨이퍼로부터 도출된 정보와 관련된 에러를 보상하지 않고 만들어진 셀-투-셀 어프로치를 사용하여 웨이퍼를 검사할지에 대한 결정을 가능하게 한다.
본 발명은 한정하는 것이 아니라 일례로서 참조와 같이 유사한 요소들을 나타내는 도면을 수반하는 형태로 도시하였다. 본 명세서에서 "일" 또는 "하나"로 참조된 다른 실시예는 반드시 같은 실시예는 아니며, 이런 참조는 적어도 하나를 의미한다는 것을 유념하여야 한다.
도 1은 본 발명의 실시예에 따른 표본 디자인과 제조에 대한 예시적인 흐름도를 나타낸다.
도 2는 웨이퍼 내의 많은 다이 중 하나를 구성할 수 있는 예시적인 부품을 나타내는 도면이다.
도 3은 여기서 설명된 과제의 특정 실시예에 따라 주기 식별 장치의 개략적인 기능도를 나타낸다.
도 4는 여기서 설명된 과제의 특정 실시예에 따른 컴퓨터화된 레시피 생성의 개념적인 흐름도를 나타낸다.
도 5a 내지 도 5d는 여기서 설명된 과제의 특정 실시예에 따른 기본 셀의 개략적인 사례와 각각의 주기적 어레이들의 비제한적인 예를 나타낸다.
도 6a 내지 6f는 여기서 설명된 과제의 특정 실시예에 따른 심플 어레이들의 개략적인 사례에 대한 비제한적인 예를 나타낸다.
도 7a 내지 7c는 여기서 설명된 과제의 특정 실시예에 따른 합쳐진 주기적 영역의 개략적인 사례에 대한 비제한적인 예를 나타낸다.
도 8a에서 8c는 여기서 설명된 과제의 특정 실시예에 따른 겹쳐진 주기적 영역의 개략적인 사례에 대한 비제한적인 예들을 나타낸다.
도 9a 내지 9b는 여기서 설명된 과제의 특정 실시예에 따른 주기 값을 더 조정하는 개략적인 사례에 대한 비제한적인 예들을 나타낸다.
도 10은 여기서 설명된 과제의 특정 실시예에 따른 반복성 브레이커를 갖는 주기적 영역의 개략적인 사례에 대한 비제한적인 예들을 나타낸다.
도 11은 제조 툴의 개략적인 기능도를 나타낸다.
도 12는 제조 툴을 위한 레시피를 생성하는 컴퓨터 시스템의 하나의 실시예를 나타내는 도면이다.
도 1은 본 발명의 실시예에 따른 표본 디자인과 제조에 대한 예시적인 흐름도를 나타낸다.
도 2는 웨이퍼 내의 많은 다이 중 하나를 구성할 수 있는 예시적인 부품을 나타내는 도면이다.
도 3은 여기서 설명된 과제의 특정 실시예에 따라 주기 식별 장치의 개략적인 기능도를 나타낸다.
도 4는 여기서 설명된 과제의 특정 실시예에 따른 컴퓨터화된 레시피 생성의 개념적인 흐름도를 나타낸다.
도 5a 내지 도 5d는 여기서 설명된 과제의 특정 실시예에 따른 기본 셀의 개략적인 사례와 각각의 주기적 어레이들의 비제한적인 예를 나타낸다.
도 6a 내지 6f는 여기서 설명된 과제의 특정 실시예에 따른 심플 어레이들의 개략적인 사례에 대한 비제한적인 예를 나타낸다.
도 7a 내지 7c는 여기서 설명된 과제의 특정 실시예에 따른 합쳐진 주기적 영역의 개략적인 사례에 대한 비제한적인 예를 나타낸다.
도 8a에서 8c는 여기서 설명된 과제의 특정 실시예에 따른 겹쳐진 주기적 영역의 개략적인 사례에 대한 비제한적인 예들을 나타낸다.
도 9a 내지 9b는 여기서 설명된 과제의 특정 실시예에 따른 주기 값을 더 조정하는 개략적인 사례에 대한 비제한적인 예들을 나타낸다.
도 10은 여기서 설명된 과제의 특정 실시예에 따른 반복성 브레이커를 갖는 주기적 영역의 개략적인 사례에 대한 비제한적인 예들을 나타낸다.
도 11은 제조 툴의 개략적인 기능도를 나타낸다.
도 12는 제조 툴을 위한 레시피를 생성하는 컴퓨터 시스템의 하나의 실시예를 나타내는 도면이다.
도 1은 본 발명의 실시예에 따른 표본 디자인(specimen design)과 제조에 대한 예시적인 흐름도를 나타낸다. 본 명세서에서 사용된 "표본"이라는 용어는 포괄적으로 모든 종류의 웨이퍼, 레티클 및 기타 구조, 반도체집적회로, 마그네틱 헤드, 평판 디스플레이 및 기타 박막 디바이스 제조에 사용되는 조합, 및/또는 그 부품 등을 포함하는 의미로 해석되어야 한다. 쉽고 간단하게 하기 위해서, 본 명세서에서는 일례로 웨이퍼(110)가 사용된다. 단지 예시를 위한 목적으로, 반도체 웨이퍼의 검사에 관한 하기의 설명을 제시하는 바이다. 실시예들은 다른 제조설비들과 다른 표본들에도 적용 가능하다.
도시된 바와 같이, 웨이퍼(110)는 공정 파라미터(process parameters; 135) 세트에 의해 조절되는 제조 공정(130)을 통해 디자인(120)에 따라 제조될 수 있다. 예를 들면, 디자인(120)은 데이터 저장소의 CAD 라이브러리(library)에 저장될 수 있다. 예를 들어, (GDS, GDS-ll 등과 같은) 그래픽에 표본에 대한 CAD(computer automated design) 모델을 포함할 수 있다. 공정 파라미터(135)들은 매우 다양한 파라미터들, 예를 들어 리소그라피 파라미터, 에치 파라미터, 그리고 다른 타입의 파라미터들을 포함할 수 있다. 데이터 저장소는 지속적인 저장장치가 될 수 있다. 지속적인 저장장치는 국부저장장치 또는 원격저장장치가 될 수 있다. 지속적인 저장장치는 자성 저장장치, 광학 저장장치, 솔리드 스테이트 저장장치, 전자 저장장치 (메인 메모리), 또는 유사 저장장치일 수 있다. 지속적인 저장장치는 모놀리식 디바이스(monolithic device) 또는 디바이스의 분산세트가 될 수 있다. 본 명세서에서 사용된 "세트(set)"는 항목들의 양의 정수를 의미한다.
웨이퍼(110)는 하나 또는 둘 이상의 제조 툴을 사용하는 하나 또는 둘 이상의 제조 공정을 거칠 수 있다. 제조 공정의 예들은 비제한적이며, 제조 공정(fabrication process; 130), 검사 공정(inspection process; 140), 계측 공정(150), 결함 리뷰 공정(defect review process; 160)을 포함할 수 있다. 제조 툴(manufacturing tool)의 예들은 비제한적이며, 검사 툴(141), 계측 툴(151), 결함 리뷰 툴(161), 제조 공정을 위한 툴 등을 포함할 수 있다. 도 10은 SEM(scanning electron microscope)을 이용하는 예시적인 제조 툴을 이하에서 보다 상세하게 설명한다.
검사 공정(140)의 일부분으로써, 검사 툴(141)은 웨이퍼(110)에서 결함의 위치를 식별할 수 있다. 검사 공정(140)은 다크 필드(Dark Field), 브라이트 필드(Bright Field) 또는 이-빔 인스펙션(E-Beam Inspection) 시스템과 같은 적합한 형태의 결함 검사 시스템을 사용하여 수행될 수 있다. 한편, 도 1에서 별도 공정으로 도시된 바와 같이, 검사 공정(140)은 어떤 경우에 제조 공정(130)과 함께 행해질 수도 있다. 계측 공정(150)의 일부분으로써, 계측 툴(151)은 웨이퍼 보(bow),저항(resistivity), 랩(wrap), 사이트(site), 평탄도(flatness), 두께 측정과 같은 웨이퍼 측정을 행할 수 있다. 계측 툴(151)은 테스팅에도 사용될 수 있지만, 랩(lab) 내에서 소리, 진동 및 온도의 실시간 데이터의 제공과 환경적인 파라미터 모니터링과 같은 다른 어플리케이션도 가질 수 있다. 계측 툴(151)은 홀딩(holding), 조이닝(joining), 분리(seperationg), 솔더링(soldering) 등과 같은 다른 작업도 수행할 수 있다. 자동화된 결함 리뷰 공정(160)은 디자인 공정을 간파하기 위해 사용될 수 있는 정보를 이끌어 내려고 결함 데이터를 수행하는 리뷰 툴(161)을 포함할 수 있다. 예를 들면, 자동화된 결함 리뷰 공정(160)은 디자인 데이터(125)를 향상시키기 위한 수정을 야기하거나 공정들을 개선하기 위한 제조 공정(130)을 조정하는 정보를 이끌어낼 수 있다.
검사 공정(140)은 리뷰 공정(160)에 대한 결함을 식별할 수 있다. 다양한 검사 툴(141)들은 웨이퍼(110)(또는 다른 디바이스나 대상물)의 뷰(view)를 웨이퍼(110)가 디펙트-프리(defect-free) 상태에서 어떻게 나타나야 되는지 보여주는 하나 또는 둘 이상의 레퍼런스 뷰(reference view)와 비교되는 것들을 포함하여 활용될 수 있다.
레퍼런스 이미지(image)나 다른 이미지들은 비교(comparison)를 위해 사용될 수 있다. 예를 들면, 레퍼런스 이미지는 (이상적으로 말해서) 같은 구조적 특징을 포함하는 같은 웨이퍼의 다른 부분(들)에 적어도 부분적으로 기반을 두거나 묘사할 수 있다.
웨이퍼(110)들은 다이-투-다이 비교 또는 셀-투-셀 비교를 사용해서 검사될 수 있다. 웨이퍼(110)의 이미지는 얻어질 수 있고, 그에 따라 보여지는 셀 또는 다이들은 적절한 다이-투-다이 또는 셀-투-셀 검사 방법의 어떤 조합을 사용하여 검사될 수 있다. 예를 들어, 웨이퍼(110)에 포함될 수 있는 부품(component)의 일례를 도 2에 도시하였다. 예를 들어, 도 2에 도시된 부품은 웨이퍼(110)에서 많은 다이들 중 하나를 구성할 수 있다. 상기 부품은 예를 들어 로직 부품(logic component)을 구성할 수 있는 주변(periphery; 201) 영역처럼, 다이-투-다이 검사를 이용해서 가장 잘 검사되는 영역을 포함할 수 있다. 이런 영역들은 하나 또는 둘 이상의 레퍼런스 다이들과의 비교에 의해 결함을 점검할 수 있다.
그러나, 다른 경우에는 셀-투-셀 검사가 바람직할 수 있다. 예를 들면, 도 2에 도시된 디바이스는 (이상적으로) 내부에 하나 또는 둘 이상의 형태의 다수의 동일한 메모리 셀(205)들을 포함한다. 이런 셀들(205)에 대해서는, 같은 다이 내에서 근처 또는 가까운 셀들이 근처 다이들 사이의 셀들보다 더 유사할 수 있기 때문에 셀-투-셀 검사가 바람직할 수 있다. 이런 유사성들은 공정 조건 및/또는 검사 툴(141) 자체로 인한 것일 수도 있다. 예를 들면, 조명, 초점, 또는 기타 광학적 불규칙으로 인한 차이점들은 다이들 사이의 것과 비교하여 다이 내에서 덜 나타날 수 있다.
도 1로 돌아가서, 웨이퍼 검사는 제조 레시피(예를 들어 검사 레시피)에 따라 이루어진다. 주어진 웨이퍼나 웨이퍼의 레이어(layer) 검사를 위한 레시피 생성의 일부로써, 레시피는 웨이퍼의 다른 영역을 다른 형태의 검사로 지정할 수 있다. 비제한적인 예를 통해, 레시피는 영역들을 마스크한 영역, 다이-투-다이 검사 영역, 또는 셀-투-셀 검사 영역으로 지정할 수 있다. 비제한적인 예를 통해, 셀-투-셀 검사(예를 들어 다이들보다 적은 주기성을 갖는 주기적 다이 영역(periodical die area)에 행해지는 검사)는 같은 다이 내에서 근처 또는 가까운 영역들이 다른 다이들에 속한 영역들보다 좀더 유사할 때 바람직할 수 있다. 주어진 웨이퍼의 어떤 영역들(예를 들어 로직 부품을 구성하는 주변 영역)은 다이-투-다이 방법을 사용하여 검사되는 것이 바람직할 수 있다. 다른 영역들(예를 들어, 하나 또는 둘 이상의 형태의 동일한 셀들의 다수를 구성하는 영역)은 가급적 셀-투-셀 방법을 사용하여 검사되는 것이 바람직할 수 있다. 웨이퍼의 특정 영역은 다이-투-다이 및/또는 셀-투-셀 검사 방법의 적절한 조합을 이용하여 검사될 수 있다.
웨이퍼 영역은 예를 들어 웨이퍼 디자인 사양과 같은 비이미지 데이터에 기초하거나 제조 툴을 사용하여 얻어지는 반도체 구조의 이미지(예를 들어 SEM 이미지)에 따라 특정 형태의 검사가 지정될 수 있다.
하나의 실시예에서, 하나 또는 둘 이상의 제조 툴(예를 들어 검사 툴(141), 계측 툴(151), 리뷰 툴(161))들은 제조 레시피를 생성하기 위한 레시피 생성 장치(190)를 포함할 수 있다. 본 명세서에서 사용된 "제조 레시피"또는 "레시피"라는 용어는 포괄적으로 하나 또는 둘 이상의 제조 툴들의 오퍼레이션(operation)을 명시하는 파라미터의 모든 셋팅을 포함하도록 해석되어야 한다.(예를 들면, 검사할 인터리스트 지역, 웨이퍼 상에서 그 위치와 반복주기, 픽셀 사이즈, 빔 전류, 충전 조건과 이미지 인식 조건, 결함 검출 알고리즘, 이미지 프로세싱 파라미터 및 또는 기타)
다른 실시예에서, 하나 또는 둘 이상의 컴퓨터(180)들이 웨이퍼(110) 검사를 위한 레시피를 생성하기 위해 레시피 생성 장치(190)를 포함할 수 있다. 컴퓨터(180)는 하나 또는 둘 이상의 제조 툴(예를 들면, 검사 툴(141), 계측 툴(151), 리뷰 툴(161))에 연결될 수 있다. 하나의 실시예에서, 컴퓨터(180)가 하나 또는 둘 이상의 툴들과 네트워크를 통해서 통신한다. 다른 실시예에서는, 하나 또는 둘 이상의 서버(170)들이 레시피 생성 장치(190)을 포함할 수 있다. 서버(170)는 하나 또는 둘 이상의 제조 툴들과 연결될 수 있다. 서버(170)는 서버 컴퓨터, 게이트웨이 컴퓨터, 데스크탑 컴퓨터, 랩탑 컴퓨터, 휴대용 컴퓨터 또는 유사 컴퓨터 기기 등을 포함해 어떤 형태의 컴퓨터 기기에 의해서 진행될 수 있다. 하나의 실시예에서, 서버(170)는 네트워크(도시생략)를 통해 하나 또는 둘 이상의 툴들과 통신한다. 상기 네트워크는 인터넷이나 유사 통신 시스템과 같은 근거리 통신망(LAN), 무선 네트워크, 모바일 통신 네트워크, 광역통신망(WAN)이 될 수 있다.
셀-투-셀 검사를 구성하는 검사 레시피를 생성하는 일부분으로써, 각각의 다이 분할을 인지, 즉 반복 패턴 영역과 그 반복 파라미터를 식별할 필요가 있다.
본 명세서에서 사용된 "반복 패턴 영역", "반복 영역", "주기적 패턴 영역", 또는 "주기적 영역"이란 용어들은 패턴이 어떤 시프트 값을 갖는 시프트 변환 하에서 변함이 없는, 즉 (이하에서 또한 반복 파라미터로 언급되는) 일부 주기 값에 대해 주기적인 모든 다이 영역을 포함하는 의미로 동일하게 그리고 포괄적으로 해석되어야 한다.
제조된 웨이퍼에 의존하고, 검사 레시피를 생성하기 위해 각각의 다이 분할을 인지하도록 제조된 웨이퍼로부터 데이터를 이용하는 종래의 레시피 생성 방법과 달리, 레시피 생성 장치(190)는 웨이퍼에 대한 디자인 데이터(125)에서 주기적 영역을 식별하기 위해 디자인 데이터(125)를 이용하는 주기 식별 장치(195)를 포함할 수 있고, 레시피는 웨이퍼에 대한 디자인 데이터(125)로부터 식별된 주기적 영역을 기초로 생성될 수 있다. 디자인 데이터(125)는 CAD 라이브러리에 저장된 데이터의 서브셋(subset)일 수 있고, CAD 라이브러리에 저장된 데이터보다는 다른 포맷일 수 있다. 디자인 데이터(125)는 주기 식별 장치(195)에 연결된 데이터 저장고에 저장될 수 있다.
디자인 데이터(125)는 기본 요소와 기본 요소에 대응하는 계층적 레벨(hierarchical level)을 포함할 수 있다. 주기 식별 장치(195)는 디자인 데이터(125)로부터 인터리스트의 하나 또는 둘 이상의 기본 요소를 선택할 수 있고, 인터리스트 레벨에 대응하도록 하나 또는 둘 이상의 심플 어레이 셀들의 세트를 생성할 수 있다. 주기 식별 장치(195)는 자동화된 레시피 생성을 가능하게 하는 디자인 데이터(125)에 인터리스트 레벨 좌표에서 주기적 영역을 식별하기 위해 하나 또는 둘 이상의 심플 어레이 셀들의 세트들을 이용할 수 있다. 주기 식별 장치(195)는 하나 또는 둘 이상의 기본 요소들에 대하여 주기적 영역을 식별할 수 있다. 특정 주기적 영역의 위치는 다른 좌표(예를 들면, 웨이퍼의 최하층을 특정하는 좌표계, 웨이퍼의 최상층을 특정하는 좌표계 등)로 정의될 수 있다.
예를 들면, 레시피 생성 장치(190)에 의해 웨이퍼(110)를 다이-투-다이 및/또는 셀-투-셀 어프로치를 이용해서 검사할지를 자동적으로 결정하게 할 수 있다. 예를 들어, 만일 주기 식별 장치(195)가 웨이퍼에 대한 디자인 데이터(125)에 존재하는 최소 주기적 영역의 수를 식별한다면 셀-투-셀 어프로치가 사용될 수 있다.
도 3은 제조 툴에 대한 레시피를 생성하기 위하여 디자인 데이터를 사용하는 주기 식별 장치(300)의 하나의 실시예의 블록도이다. 주기 식별 장치(300)는 도 1의 주기 식별 장치(195)와 같을 수 있다. 주기 식별 장치(300)는 디자인 데이터를 얻고 조절하며, 디자인 데이터의 필요한 변환을 제공하고(예를 들면, CAD 라이브러리의 데이터), 디자인 데이터에 대응하는 셀들을 식별하며, 각각의 계층 레벨 셀들에 부여하도록 구성된 디자인 데이터 모듈(350)을 구성한다. 디자인 데이터 모듈(350)은 기본 셀 제너레이터(generator; 301), 심플 어레이 셀 제너레이터(302) 그리고 주기적 영역 식별자(identifier; 303)에 효과적으로 연결된다.
기본 셀 제너레이터(301)는 사용자 및/또는 컴퓨터화된 공정이 인터리스트의 기본 요소를 정의하고 기본 셀의 각각의 세트를 생성하는 것이 가능하도록 구성되어 있다. 심플 어레이 셀 제너레이터(302)는 기본 셀 모듈의 제너레이터(301)와 효과적으로 연결되고, 기본 셀의 세트에 따라서 인터리스트 레벨에 대한 심플 어레이 셀 세트를 생성하도록 구성되어 있다.
주기적 영역 식별자(303)는 심플 어레이 셀 제너레이터(302)와 효과적으로 연결되어 있고, 심플 어레이 셀 세트를 이용하여 (주기 값을 포함하는) 주기적 영역의 최종 세트(final set)를 식별하도록 구성되어 있다. 또한, 주기적 영역의 최종 세트는 주기적 영역 제너레이터(303)와 효과적으로 연결된 주기적 영역의 저장 모듈(309)에 저장되고 처리된다. 저장 모듈(309)은 데이터 저장소가 될 수 있다. 데이터 저장소는 지속적인 저장장치가 될 수 있다. 지속적인 저장장치는 국부저장장치 또는 원격 저장장치가 될 수 있다. 지속적인 저장장치는 자성 저장장치, 광학 저장장치, 솔리드 스테이트(solid state) 저장장치, 전자 저장장치(주기억장치) 또는 유사 저장장치일 수 있다. 지속적인 저장장치는 모놀리식 디바이스(monolithic device) 또는 디바이스의 분산세트가 될 수 있다. 본 명세서에서 사용된 "세트(set)"는 항목들의 양의 정수를 의미한다. 주기적 영역 식별자(303)는 각 기본 셀에 대하여 상위 레벨 좌표에서 주기적 영역을 식별하도록 구성된 심플 주기적 영역 제너레이터(304), 생성된 심플 및/또는 합쳐진 주기적 영역을 조정하도록 구성된 조정 모듈(adjusting module; 305), 주기적 영역 사이에서 다른 기본 셀 및/또는 그 조합에 따른 오버래핑(overlapping)을 식별하고 그에 따른 주기적 영역을 수정하도록 구성된 오버래핑 모듈(306), 그 주기적 영역을 최종 세트에서 사이즈 관련 기준에 맞을 수 있게 구성된 필터링(filtering) 모듈(307), 및 반복성 브레이커(repetitiveness breaker)의 관점에서 생성된 주기적 영역의 반복성을 가능하게 하도록 구성된 확인(verifying) 모듈(308)로 더 구성될 수 있다. 반복성 브레이커는 주기적 영역과 함께 겹쳐진 인터리스트 레벨 상의 디자인 데이터 요소들이며, 주기적 영역의 주기 값에 대해 반복적이지 않다.
필터링 모듈(307)은 확인 공정 후에 필터링(filtering)을 더 제공할 수 있다. 필터링 모듈(307)은 주기적 영역의 최종 세트가 사이즈 관련 기준을 만족시키도록 주기적 영역을 걸러 내거나 제거할 수 있다. 상기 기준은 사전에 정의될 수 있고, 또는 레시피 용도, 필터링 결과, 툴 파라미터 및 등에 따라 조정될 수 있다. 저장 모듈(309)은 304-308 모듈과 303 모듈 전체의 작동에 필요한 데이터를 저장할 뿐만 아니라 303 모듈로부터 받은 데이터에 따라 주기적 영역의 수용된 최종 세트를 업데이트 하도록 더 구성될 수 있다. 상기 저장 모듈(309)은 나아가 컴퓨터화된 레시피 생성에 대해 생성된 주기적 영역을 사용 가능하게 하는 레시피 제너레이터 인터페이스(recipe generator interface; 310)에 보다 효과적으로 연결된다. 비제한적인 예를 통하여, 레시피 제너레이터 인터페이스는 제조 툴(예를 들어 검사 툴) 및/또는 제조 공정(예를 들어 검사공정)의 필요조건을 맞추기 위하여 주기 값의 필요한 반올림 및/또는 곱셈을 실시할 수 있다.
당업자들은 여기서 설명된 과제의 설명들이 도 3에 도시된 시스템에 제한되지 않고, 동등 및/또는 수정된 기능은 다른 방법으로 통합되거나 나눠질 수 있으며, 소프트웨어(software), 펌웨어(firmware)와 하드웨어(hardware)의 적절한 조합으로 실행될 수 있다는 것을 쉽게 이해할 것이다.
도 4는 특정 실시예에 따른 디자인 데이터를 사용하여 레시피를 생성하기 위한 방법(400) 실시예의 흐름도이다. 방법(400)은 하드웨어(예를 들어 전기회로망, 전용 로직, 프로그래머블(programmable) 로직, 마이크로코드(microcode) 등), 소프트웨어(예를 들어 프로세싱 디바이스에서 명령을 실행) 또는 그 조합으로 구성할 수 있는 로직(logic)을 처리함으로써 수행될 수 있다. 하나의 실시예에서, 방법(400)은 도 1의 주기 식별 장치(195)에 의해 수행 된다. 주기 식별 생성 장치는 표본 제조와 함께 사용되는 독립된 툴로 구성되거나, 적어도 부분적으로 처리 장치와 통합될 수 있다. 하나의 실시예에서, 초기 다이 파티셔닝(die partitioning)은 오프라인에서 실행될 수 있고, 계측 툴 및/또는 계측 공정 필요조건에 따라 더 조정될 수 있다.
본 명세서에서 사용된 "디자인 데이터"라는 용어는 표본의 계층적 물리적 디자인(레이아웃(layout))을 나타내는 모든 데이터 및/또는 물리적 디자인(예를 들어 복잡한 시뮬레이션, 단순 기하 및 불 연산(Boolean operations) 등)으로부터 도출된 데이터를 포함하도록 포괄적으로 해석되어야 한다. 비제한적인 예를 통하여, 디자인 데이터(예를 들어 도 1의 디자인 데이터(125))는 GDSII 포맷, OASIS 포맷 등과 같은 다른 포맷으로 실행될 수 있다.
현대 미술에서 보여지는 것처럼, 구조적인 요소는 기하학적인 모양들 또는 다른 구조적인 요소들의 삽입과 결합된 기하학적인 형태들로 만들어질 수 있다. 비제한적인 예를 통하여, 주어진 구조적 요소는 GDSII 포맷에서 SREF, AREF 명령들에 의해 삽입된 하나 또는 둘 이상의 스트럭쳐(STRUCTURE) 요소들로 구성될 수 있거나, 또는 플레이스먼트(PLACEMENT)와 레피티션(REPETITION)(OASIS 포맷)에 의해 삽입된 하나 또는 둘 이상의 셀(CELL) 요소들로 구성될 수 있다.
특정 기하학적 특성을 갖고 디자인 데이터 라이브러리(또는 유사한 데이터 구조)에 포함된 하나 또는 둘 이상의 기하학적으로 동일한 구조적 요소들(예를 들면, 동일 치수, 모양, 방향 및 디자인 레이어 넘버)에 대응하는 구조적 요소는 이하에서 "기본 요소(Basic element)"로 지칭한다.
단지 도시를 목적으로, 다음의 설명은 사각형의 왼쪽 아래 코너에 위치하도록 선택된 위치(이하에서는 앵커 포인트로 지칭)인 X와 Y축에 각각 평행한 외부 사각형 바운더리(boundary)에 의해 특정되는 기본 요소에 대하여 제시한다. 당업자들은 여기서 설명된 과제의 내용들이 또한 다른 외부 바운더리 및/또는 다른 앵커 포인트의 선택에 적용될 수 있다는 것을 쉽게 이해할 것이다.
디자인 라이브러리(design library)는 특정 실시예에 따라 주기 식별 장치가 기본 요소들을 식별하도록 처리하게 구성된 구조적 요소로 이루어진다. 특정 기본 요소는 디자인 라이브러리에서 "그 자체"로 정의되는 것이 아니라 디자인 라이브러리에서 하나 또는 둘 이상의 구조적 요소에 대응할 수 있는 "가상 구조(virtual structure)" 이다. 주기 식별 장치는 디자인 라이브러리로 구성된 구조적 요소에 대응하고, 디자인 데이터로부터 도출되는 모든 기본 요소들을 식별하기 위하여 디자인 데이터를 얻거나 분석할 수 있다. 다른 이름을 갖는 기하학적으로 동일한 요소들은 같은 기본 요소로 표시될 수 있다. 또한, 주기 식별 장치는 각 기본 요소에 각각의 계층 레벨 값을 부여하고, 적절한 때 기본 요소들 사이에서 친자관계를 부여하도록 설정된다. 대체적 또는 부가적으로, 주기 식별 장치는 디자인 데이터 및/또는 이미 식별된 기본 요소와 식별된 기본 요소에 대응하는 계층 레벨을 포함하는 그 파생물들을 얻을 수 있다.
블록 401에서 주기 식별 장치는 다음과 같이 기본 요소들에 계층 레벨을 부여한다.
- 최하위 계층 레벨(H0)은 다른 기본 요소들의 삽입이 없는 기본 요소들에 부여된다.
- 다음 계층 레벨(H1)은 삽입된 모든 요소가 레벨(H0)에 속하는 적어도 하나의 기본 요소가 삽입된 기본 요소에 부여된다.
- 계층 레벨(Hn)은 적어도 하나의 삽입된 기본 요소가 Hn-1 계층 레벨을 가지면서, n-1과 같거나 적은 계층 레벨을 갖는 기본 요소가 삽입된 기본 요소에 부여된다.
삽입(insertion)은 CAD에서 요소에 대한 작동(operation)이다. 삽입 포인트로도 알려진 앵커 포인트는 고유의 삽입 위치이다.
기본 요소들에 계층 레벨을 부여함에 따라, 주기 식별 장치는 검사될 반복 패턴 영역을 구성(분명하게 또는 암암리에 상위 계층의 다른 구조적 요소들을 구성함으로써)할 것으로 가정되는 하나 또는 둘 이상의 기본 요소들의 선택에 대한 사용자 인풋(input)을 받는다. 선택된 기본 요소들 중에서 다른 어떤 기본 요소들로 분해될 수 없는 선택된 기본 요소들을 이하에서 "기본 셀(basic cell)"이라 한다. 블록 403에서, 주기 식별 장치는 각각의 계층 레벨 Hi에 의해 각각 특정되는 표본의 기본 셀 세트를 정의하기 위하여 사용자 인풋을 받는다. 도 5a는 표본의 3가지 기본 셀들의 예시적인 세트를 나타낸다. 앵커 포인트 1(504)을 갖는 기본 셀(502)"셀 1"은 T 모양을 이루는 수직적인 직사각형으로 구성된다. 기본 셀(506) 셀 11은 앵커 포인트 11(508)을 갖는 기본 셀(502) 셀 1의 반사와 기본 셀(502) 셀 1의 조합으로 구성된다. 기본 셀(512)셀 2는 앵커 포인트 2(514)를 갖는 하나의 직사각형으로 구성된다.
세트 내에 다른 기본 셀들은 다른 계층 레벨에 의해 특정될 수 있다.특정 될 수 있다. 대체적 또는 부가적으로, 사용자 인풋은 하나 또는 둘 이상의 기본 셀들(그들의 회전 및/또는 반사 결과를 포함하여)의 조합을 포함할 수 있다. 예를 들면, 기본 셀(506)은 기본 셀(502)과 기본 셀(502)의 반사로 가능한 조합이다. 이런 조합들 또한 이하에서 기본 셀이라 한다. 기본 요소들의 조합의 계층 레벨은 그 조합 내 요소들 중에서 기본 요소의 최상위 계층 레벨에 대응한다.
대체적 또는 부가적으로, 기본 셀들의 세트는 특정 디자인 및/또는 관련 기준 검사에 따라 컴퓨터화된 공정을 사용하여 정의될 수 있다. 대체적 또는 부가적으로, 기본 셀들은 사용자 인풋(예를 들어, 기본 셀들의 요구되는 계층 레벨, 추정상 인터리스트의 기본 셀들을 구성하는 영역의 선택 등)에 따라 컴퓨터화된 공정을 사용하여 정의될 수 있다.
도 5b는 주기적 어레이를 제조하는 하나 또는 둘 이상의 기본 셀들의 반복 패턴 영역(550)의 비제한적인 예를 나타낸다. 반복 패턴 영역(550)은 직사각형의 영역일 수 있다. 기본 셀(예를 들어 셀(502) 셀 1)인 경우의 세트로 구성된 직사각형의 영역은 또한, 만일 기본 셀 각각의 경우의 앵커 포인트 좌표들이 반복성 기준을 만족시킨다면 MxN 주기적 어레이로 지칭된다. 특정 실시예에 따라, 반복성 기준은 기본 셀의 경우를 갖는 직사각형 영역이 MxN 주기적 어레이인지를 결정하기 위하여 주어진 기본 셀의 경우 앵커 포인트의 좌표에 대한 필요조건으로 정의될 수 있다. 특정 실시예에 따라서, 반복성 기준은 다음과 같다.
(Xm,Yn)=(X0,Y0)+(m*StepX, n*StepY) (공식1)
여기서 (Xm,Yn)은 상기 직사각형 영역의 좌표계에서 각각의 앵커 포인트들의 좌표이고; m=0,1,..,M-1; n=0,1,...N-1; 반복 파라미터들 StepX와 StepY는 양의 상수이다.
반복 패턴 영역(550)에서 기본 셀(502) "셀 1" 경우의 앵커 포인트들의 좌표는 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(공식1)을 만족시킨다("Cx"는 X 방향에서의 주기 값을 의미하고, "Cy"는 Y 방향에서의 주기 값을 의미한다). 따라서, 반복 패턴 영역(550)에서 기본 셀(502) 셀 1의 도시된 세트는 4x3 주기적 어레이를 구성한다.
도 5c는 주기적 어레이를 제조하는 하나 또는 둘 이상의 기본 셀들의 반복 패턴 영역(570)의 다른 비제한적인 예를 나타낸다. 반복 패턴 영역(570)에서 기본 셀(506) "셀 11" 경우의 앵커 포인트들의 좌표는 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(공식 1)을 만족시킨다. 반복 패턴 영역(570)에서 기본 셀(506) 셀 11의 세트는 2x3 주기적 어레이를 구성한다.
도 5d는 주기적 어레이를 제조하는 하나 또는 둘 이상의 기본 셀들의 반복 패턴 영역(590)의 또 다른 비제한적인 예를 나타낸다. 기본 셀(502) "셀 1"의 삽입 좌표는 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(공식1)을 만족시킨다. 기본 셀(512) "셀 2"의 삽입 좌표는 StepX=Cx와 StepY=Cy를 갖는 반복성 기준(공식1)을 만족시킨다. 따라서 반복 패턴 영역(590)은 셀 1(502)의 2x3 주기적 어레이와 셀 2(512)의 2X3 주기적 어레이로 구성된다.
일반적으로, 인터리스트 레벨(이하 탑 레벨로 지칭된다)에서 반복 패턴 영역은, 기본 셀들의 명시적 삽입과 비조건적 삽입(특정 기본 셀이 상위 레벨의 셀로 삽입되고 그 삽입 좌표가 최종적으로 탑 레벨 좌료로 변환되었을 경우)을 포함하여 주기적 영역을 정의하기 위해 디자인 데이터를 구성하는 각각의 기본 셀의 모든 앵커 포인트 좌표의 세트를 분석함으로써 정의될 수 있다. 그러나 이러한 좌표의 세트는 엄청난 크기일 수 있고, 세트의 생성과 반복성 분석의 시도는 지나치게 많은 시간이 걸릴 수 있다.
특정 실시예에 따라서, 반복 패턴 영역 내에 각 기본 셀의 모든 앵커 포인트의 좌표 세트를 분석하는 대신에, 주기 식별 장치가 기본 셀의 심플 어레이를 생성하고 분석한다. 본 명세서에서 사용된 "주어진 기본 셀의 심플 어레이"라는 용어는 반복성 기준을 만족시키는 각각의 앵커 포인트의 좌표에 의해 특정되는 이 주어진 기본 셀 삽입의 어떠한 세트도 포함하도록 포괄적으로 해석되어야 한다. 즉, 주어진 기본 셀의 심플 어레이는 주어진 기본 셀에 대하여 반복 패턴 영역을 구성한다. 예를 들면, 만약 "셀 B"가 "셀 A" 삽입의 MxN 주기적 어레이로 구성된다면, "셀 B"는 "셀 A"의 심플 어레이로 구성된다. "셀 A" 역시 "셀 A"의 1x1 심플 어레이를 구성하는 셀로 간주될 수 있다는 것을 당업자들은 쉽게 이해할 것이다.
도 6a 내지 6f는 예시적인 심플 어레이의 개략적인 사례이다. 도 6a는 수평적인 오더(order)로 셀 1의 2개의 삽입으로 구성되는 셀 3(602)을 나타낸다. 상기 셀들은 앵커 포인트 3(604)에 의해 특정된다. 이들 삽입은 반복성 기준을 만족시키고, 그에 따라 셀 3(602)은 셀 1의 2x1 심플 어레이로 구성된다. 도 6b는 수직적인 오더로 셀 1의 2개의 삽입으로 구성되는 셀 4(606)을 나타낸다. 상기 셀들은 앵커 포인트 4(608)에 의해 특정된다. 이들 삽입은 반복성 기준을 만족시키고, 그에 따라 셀 4(606)는 셀 1의 1x2 심플 어레이로 구성된다. 도 6c는 수직적인 오더로 셀 3의 2개의 삽입으로 구성되는 셀 5(610)을 나타낸다. 상기 셀들은 앵커 포인트6(612)에 의해 특정된다. 수직적 오더로 셀 3의 2개의 삽입은 셀 1의 삽입에 대한 반복성 기준을 만족시키는 셀 1의 4개의 삽입에 대응하고, 그에 따라 셀 6(610)은 셀 1의 2x2 심플 어레이로 구성된다. 도 6d는 셀 5의 1개 삽입과 셀 4의 1개 삽입으로 구성된 셀 6(614)을 나타낸다. 셀 5는 셀 3의 2개의 삽입에 대응한다. 셀 4는 셀 1의 2개의 삽입에 대응한다. 상기 셀들은 앵커 포인트 6(616)에 의해 특정된다. 각 셀 3은 셀 1의 반복성 기준 삽입을 만족시키는 수평적 오더로 셀 1의 2개의 삽입에 대응한다. 따라서 셀 6(614)은 셀 1의 3x2 심플 어레이로 구성된다. 도 6e는 셀 1의 2x3 심플 어레이로 구성된 셀 7(618)을 나타낸다. 상기 셀들은 앵커 포인트7(620)에 의해 특정된다. 도 6f는 셀 1의 2x3 심플 어레이와 셀 2의 2x3 심플 어레이로 구성된 셀 8(622)을 나타낸다. 상기 셀들은 앵커 포인트 8(624)에 의해 특정된다. 도시된 바와 같이, 같은 셀은 다른 기본 셀에 대응하여, 동시에 다른 심플 어레이로 구성될 수 있다. 90도의 각도로 회전 및/또는 좌표계 축에 상대적으로 반사함에 따라, 주어진 심플 어레이는 수정된 반복 파라미터를 갖는 심플 어레이로 남을 것이라는 것을 당업자들은 쉽게 이해할 것이다.
도 4를 다시 참조하여, 기본 셀의 심플 어레이(simple array)를 구성하는 계층 레벨 HK의 기본 요소를 이하, "계층 레벨 HK의 심플 어레이 셀"이라 한다. 심플 어레이 셀은 단지 주어진 기본 셀의 하나의 심플 어레이로 구성되지만, 다른 기본 셀에 대응하여 몇 개의 심플 어레이들로 구성될 수 있다. 주어진 심플 어레이 셀은 기본 요소의 계층 레벨과 반복 파라미터 및 각각의 심플 어레이들의 기본 셀들에 의해 특정된다. HK까지 계층 레벨의 심플 어레이 셀들로 구성된 세트(set) 및 그 특징들은 이하, "계층 레벨 HK의 심플 어레이 셀의 세트"라 한다.
블록 405에서, 주기 식별 장치(periodicity identification unit)는 심플 어레이 셀들의 탑-레벨 세트를 생성하기 위한 기본 셀들의 정의된 세트들과 탑 계층 레벨(인터리스트 레벨(level of interest))까지 심플 어레이 셀들로 구성된 세트 및 그 특징들을 사용한다. 생성된 세트는 이러한 심플 어레이 셀들 모두 또는, 그 대신에 미리 정의된 조건에 따라 선택된 심플 어레이 셀들로 구성될 수 있다.
특정 실시예들에 따라, 심플 어레이 셀들의 탑-레벨 세트는 다음과 같이 생성될 수 있다.
계층 레벨 Hi로 특정되는 주어진 기본 셀에 대해서, 주기 식별 장치는 각각의 심플 어레이로 구성되는 Hi+1 계층 레벨의 모든 기본 요소들을 식별하고, 레벨 Hi+1에 대한 심플 어레이 셀들의 세트를 생성한다. 동시에 계층 레벨 Hi(예를 들면, 도 6f에서 셀 8로 도시된 바와 같이)의 다른 기본 셀들에 대응하여 다수의 심플 어레이들로 구성된 셀은 각각의 기본 셀에 따라서 여러 번 레벨 Hi+1세트에 포함될 수 있다. 또한, 계층 레벨 Hi의 각각의 기본 셀들은 계층 레벨 Hi+1의 심플 어레이 셀들의 세트와 레벨 Hi의 심플 어레이들의 세트(Hi보다 적은 레벨에서의 기본 셀들이 있었을 경우)에 포함될 수 있다.
또한, 주기 식별 장치는 레벨 Hi+1부터 탑 레벨까지 거꾸로 디자인 데이터(design data)를 횡단하고, 이전 레벨에서 생성된 각각의 세트를 이용하여 각 계층 레벨을 위한 심플 어레이 셀들의 각각의 세트를 생성함으로써, 심플 어레이 셀들의 탑 레벨 세트를 생성한다.
따라서, 각각의 주어진 계층 레벨에서, 심플 어레이 셀들의 세트는 단지 각각의 이전 레벨에 대해 생성된 심플 어레이 세트로부터 셀들의 삽입(insertion), 분석에 의해 생성됨으로써, 요구되는 공정을 현저하게 줄일 수 있다.
선택적으로, 각 계층 레벨에서, 불필요한 셀들, 즉 각 레벨의 심플 어레이 세트 내에서 다른 셀들과 단지 차일드 관계(child relationship)를 갖는 셀들을 제외함으로써 생성된 세트의 최적화를 포함할 수 있다.
여기서 설명된 과제의 내용에 따라, 주어진 계층 레벨에서 삽입된 특정 기본 요소가 만일 주어진 계층 레벨의 심플 어레이 셀들의 세트에 포함되지 않는다면 어떤 기본 셀의 심플 어레이를 구성할 수 없다는 것을 당업자들은 쉽게 이해할 수 있을 것이다. 마찬가지로, 심플 어레이 셀들의 탑-레벨 세트에 포함되는 기본 요소들만이 인터리스트(interest)의 반복영역을 구성할 수 있다.
블록 407에서, 주기 식별 장치는 또한 탑 레벨 좌표(coordinates)에서 각 기본 셀에 대하여 주기적 영역들을 식별한다. 심플 어레이 셀들의 탑-레벨 세트에 포함되는 셀의 각 삽입에 대해서, 주기 식별 장치는 또한 심플 어레이에 대응하는 레벨의 좌표에서 각 심플 어레이의 반복 파라미터들을 탑-레벨의 좌표에서 파라미터로 변환하고, 심플 주기적 영역들을 식별한다. 각 심플 주기적 영역은 각각의 심플 어레이의 외부 직사각형 바운더리에 의해 탑 레벨 좌표로 정의된다.
심플 어레이 셀들의 탑-레벨 세트는 다른 방법으로도 식별될 수 있다는 것을 당업자들은 쉽게 이해할 수 있을 것이다. 비제한적인 예를 통하여, 상기 방법은 또한 선택적 병합(optional merging)과 함께 다른 기본 셀들에 대응하는 심플 어레이 셀들의 탑-레벨 서브-세트들을 식별하여 별도로 구성될 수 있다. 대체적 또는 부가적으로, 심플 어레이 셀들의 각 탑 레벨 서브-세트들은 생성된 주기적 영역들을 더 병합하고 각각의 주기적 영역들을 식별하기 위해서 사용될 수 있다.
주기 식별 장치는 또한 같은 기본 셀에 대응하는 근접 심플 주기적 영역을 합쳐진 주기적 영역으로 종합한다. 가능하면, 합쳐진 주기적 영역들은 몇 개의 심플 주기적 영역들을 포함하지만, 어떤 경우에는 여전히 합쳐진 주기적 영역이 싱글 심플 주기적 영역만으로 구성된다.
주기 식별 장치는 또한 합쳐진 주기적 영역을 조정(확대 또는 축소)하고, 각 합쳐진 주기적 영역의 조정된 바운더리를 생성하여 각 외부 직사각형 바운더리가 X와 Y축 양측 방향에서 각각 Cx-BoxX와 Cy-BoxY 값에 의해 확장된다(또는 축소된다). 여기서 Cx는 X방향에서의 주기 값이고, Cy는 Y방향에서의 주기 값이며, BoxX와 BoxY 각각은 각 기본 셀의 바운딩 박스(bounding box)의 X와 Y 크기이다. 주기적 영역이 1차원 어레이에 대응할 때, 제2 방향에서 영역의 크기는 각각 BoxX와 BoxY로 정의된다.
도 7a 내지 도 7c는 예시적으로 합쳐진 주기적 영역들의 개략적인 사례이다. 도 7a은 셀6의 6번 삽입으로 구성된 셀(710) "셀 9"를 나타낸다. 상기 셀들은 앵커 포인트 715로 특정된다. 따라서 도 7b에 도시된 바와 같이, 각 셀 6은 셀 1의 3×2 심플 어레이로 구성되기 때문에, 셀 9는 셀 1의 6개의 심플 어레이들로 구성된다. 그러나 셀 9로 합쳐진 셀 1의 36번 삽입은 반복성 기준에 맞지 않기 때문에, 셀 9는 셀 1의 심플 어레이로 구성되지 않는다.
도 7c는 탑-레벨 셀에서 셀 9의 삽입을 나타낸다. 셀 9의 삽입 720은 Y축에 대한 반사(reflection)로 제공된다. 90도의 각도로 회전 및/또는 좌표 시스템 축으로 상대적인 반사에 대해서는 당업자라면 쉽게 이해할 수 있을 것이며, 주어진 심플 주기적 영역은 수정된 반복 파마리터들과 함께 심플 주기적 영역이 되도록 남을 것이다. 따라서 셀 1의 심플 어레이의 6번 삽입은 심플 주기적 영역 701-706, 각각의 심플 어레이의 외부 직사각형 바운더리에 의한 탑 레벨에서 각각 정의된 좌표를 구성한다. 주기 기준(periodicity criterion)(예를 들면, 반복성 기준)이 만족스러운가의 여부의 테스팅(testing)은, 인접한 심플 주기적 영역 701-702가 합쳐진 주기적 영역 708로 더 합쳐지고, 합쳐진 주기적 영역 707로 합쳐진 근처 심플 주기적 영역 703-706은 각각의 합쳐진 어레이의 외부 바운더리에 의해 정의된다.
도 8a는 예시적인 주기적 영역(801)과 기본 셀 1에 대응하는 예시적으로 조정된 주기적 영역(802)을 나타낸다. 또한, 도 8a는 예시적인 주기적 영역(803)과 기본 셀 2에 대응하는 예시적으로 조정된 주기적 영역(804)을 나타낸다. 도시된 바와 같이, 주기적 영역들은 다른 기본 셀에 대응하여 겹쳐진다.
도 4를 다시 참조하여, 블록 409에서 주기 식별 장치는 합쳐진 주기적 영역들 사이에서 겹쳐진 부분을 식별하고, 가능하면 해당하는 조합된 주기적 영역을 식별하도록 작동된다. 한쌍의 겹쳐진 주기적 영역들(예를 들면, 2개의 다른 기본 셀들 또는 같은 기본 셀에 대응하는)의 식별에 따라, 주기 식별 장치는 이들 주기적 영역들을 특정하는 주기 값을 분석한다. X 또는 Y 방향에서 하나의 영역의 반복 파라미터의 값 Ca을 나머지(remainder) 없이 다른 영역의 각각의 반복 파라미터의 값 Cb(또는 다른 일반 멀티플)로 나눠진다면, 2개의 조정된 영역의 겹쳐진 부분은 조합된 반복 영역으로 합쳐진다. 여기서, Ca는 각 기본 셀의 조합에 관해 각 방향에서 결과적으로 조합된 영역의 반복을 특정하고, 조합된 영역의 바운더리는 겹쳐진 영역의 직사각형 바운더리로 정의된다. 조합된 영역은 조합된 영역의 조정된 바운더리 직사각형이 원래 영역의 바운더리 내에 위치하도록 더 조정될 수 있다.
도 8a에서 도시된 비제한적인 예에서, 도시된 주기적 영역 801과 803은 겹쳐지고, X와 Y 방향에 대한 셀 1의 주기적 영역의 반복 파라미터의 값 Cx1과 Cy1은 셀 2의 주기적 영역의 반복 파라미터의 값 Cx2와 Cy2로 나뉜다(같다). 따라서 주기적 영역 801과 803은 X와 Y 방향에서 기본 셀들 셀 1과 셀 2의 조합에 대하여, 반복 파라미터 Cx1과 Cy1로 특정되는 주기적 영역 806으로 조합되면서, 조합된 주기적 영역은 주기적 영역 801과 803으로부터 모든 셀들로 구성된다. 주기적 영역 806은 주기적 영역 805를 더 조정한다.
도 8b에 도시된 비제한적인 예에서, 도시된 주기적 영역 807과 808은 부분적으로 겹치고, X축과 Y축 방향에 대한 셀 1의 주기적 영역의 반복 파라미터의 값 Cx1과 Cy1은 셀 2의 주기적 영역의 반복 파라미터의 값 Cx2와 Cy2로 나뉜다(같다). 따라서 주기적 영역 807과 808의 겹쳐진 부분은 X와 Y 방향에서 기본 셀들 셀 1과 셀 2의 조합에 대하여, 반복 파라미터 Cx1과 Cy1으로 특정되는 주기적 영역 809로 조합된다. 주기적 영역 807은 주기적 영역 810으로 수정되고, 주기적 영역 808은 주기적 영역 811로 수정된다. 주기적 영역은 겹쳐진 부분을 제거함으로써 수정될 수 있다.
다시 도 4를 참조하여, 블록 411에서 주기 식별 장치는 반복 영역의 최종 세트를 더 식별할 수 있다. 합쳐진 주기적 영역들의 각 쌍의 오버래핑에 대해서, 주기 식별 장치는 겹쳐진 영역들을 제외하기 위하여 각각의 기본 셀들에 대응하는 주기적 영역들을 수정하고, 가능하면 조합된 반복 영역들을 생성한다. 마찬가지로, 다른 쌍의 주기적 영역들(합쳐진/조합된, 조합된/조합된)에 대해서, 주기적 식별 장치는 겹쳐진 영역들을 제외하기 위하여 해당하는 주기적 영역을 수정하고, 가능하면 조합된 반복 영역들을 생성한다. 상기 공정은 주기적 영역들 사이에서 오버래핑이 존재할 때까지 모든 겹쳐진 쌍들에 대해서 반복된다. 결과적으로 수정된 합쳐진 주기적 영역들과 조합된 반복 영역들은 주기 식별 장치에 의해 식별된 주기적 영역들의 최종 세트를 구성한다.
상기 설명된 과제는 상술한 바와 같이 오버래핑 영역을 처리하는 것에 한정되지 않는다는 것을 당업자들은 쉽게 이해할 수 있을 것이다. 마찬가지로, 비제한적인 예에서, 상기 내용은 조정되고 조합된 겹쳐진 주기적 영역들의 수가 2개의 영역으로 한정되지 않는 경우에 해당된다. 다른 비제한적인 예에서, 상기 설명된 내용은 기본 셀들이 도 8c에 도시된 체스보드와 같은 구조를 이루는 것들 사이에서 겹쳐지는 경우에 적용된다. 도시된 바와 같이, X방향에서 주기 값 Cx를 갖는 셀 2의 3×3 심플 어레이로 구성된 셀 10(850)은, 또한 주기 값 Cx를 갖는 셀 2의 3×3 심플 어레이로 구성된 셀 11(853)과 탑-레벨 좌표 시스템에서 겹쳐진다. 이들 2개의 셀은 주기적 영역 812로 조합될 수 있다. 또한, 주기적 영역은 사이즈와 관련된 기준에 맞는 경우에만 주기적 영역의 최종 세트에 포함될 수 있다. 비제한적인 예에서, 사이즈와 관련된 기준은 디자인 데이터 사이즈와 다른 기본 요소들의 실제 사이즈에 따라 정의된다. 대체적 또는 부가적으로, 사이즈와 관련된 기준은 제조 공정의 검사 스테이지(stage)에 따라 정의될 수 있다.(예를 들면, 다이의 마스크 디멘션이 웨이퍼 상 다이의 디멘션에 비례하여 조정된다면(예를 들어 4:1로), 그때 마스크 검사에 대한 주기적 영역의 최소 사이즈는 웨이퍼 검사에 대한 최소 영역 사이즈와 다를 수 있다.) 대체적 또는 부가적으로, 사이즈 관련 기준은 또한 제조 및/또는 검사 공정을 특정하는 스케일(scale)에 의존할 수 있다.
주기적 영역의 최종 세트는 또한 각각의 주기 영역들을 특정하는 주기 값으로 구성된다. Ca가 주기적 영역의 주기 값이라면, 그때 k*Ca값 또한 상기 주기적 영역의 주기 값으로서 정해질 수 있다는 것을 당업자들은 쉽게 이해할 수 있을 것이다. 이때 k는 양의 정수이다.
일반적으로, 더 작은 주기 값을 정하는 것이 바람직하다. 또한, 도 9a 및 9b에서 비제한적인 예로서 도시된 바와 같이, 어떤 경우에는 2개의 이웃하는 기본 셀의 앵커 포인트 사이에서 시프트에 의해 정의된 주기 값이 셀 패턴 및/또는 그들의 상대적인 위치의 추가 분석 후에 더 감소(또는 조정)될 수 있다. 도 9a에 도시된 주기적 영역 901은 주기 값 Cx를 갖는 셀 2의 3×3 주기적 어레이로 구성된다. 여기서 X 방향으로 이웃하는 셀들은 공통의 바운더리를 갖는다. OR연산에 의해 주기적 영역 901로부터 유도된 주기적 영역 902는 (0, 3Cx) 범위에서 X방향으로 적절한 주기 값으로 특정될 수 있는 1차원 어레이 1×3으로 구성된다. 도 9b에 도시된 셀 "셀 12"(950)는 X방향으로 Cx/2 시프트된 2개의 직사각형으로 구성된다. 따라서 주기 값 Cx를 갖고 셀 2의 3×1어레이로 구성된 주기적 영역 903은 셀 12 패턴의 분석에 따라 주기 값 Cx/2으로 특정될 수 있다.
주기적 영역의 최종 세트를 생성하는 것은 블록 409과 411을 참고한 상세한 동작 순서에 한정되지 않는다는 것을 당업자들은 쉽게 이해할 것이다. 또한, 주기적 영역의 최종 세트는 합쳐진 주기적 영역과 조합된 반복 영역들로 구성된 세트를 생성하는 오프라인 단계와, 검사 동안에 제공되며 검사 툴과 검사 필요조건에 따라 상기 세트의 튜닝을 포함하는 온라인 단계의 2단계로 생성될 수 있다. 비제한적인 예에서, 단지 Y 방향에서만 동작하는 툴은 X 방향에서만 주기를 갖는 영역을 검사할 수 없고, 이런 이유로 이런 영역들은 레시피 생성의 온라인 단계에서 걸러지게 될 것이다.
특정 영역의 주기는 기본 셀들의 반복뿐만 아니라 영역 내에서 비반복 패턴을 따르고 그것의 반복성을 깨뜨리는(예를 들면, 비반복 바운더리, 경로, GDSⅡ 포맷의 경우 SREF 요소들; 직사각형, 다각형, 경로, 사다리꼴 등, OASIS포맷의 경우 요소들 등) 다른 디자인 요소들에도 의존한다. 따라서, 주기 식별 장치는 또한 반복성 브레이커(repetitiveness breaker)의 측면에서 생성된 주기적 영역들의 반복을 확인하기 위해 작동될 수 있다.
주기적 영역들의 최종 세트에서(및/또는 심플 주기적 영역들에서) 각 주기적 영역에 대하여, 주기 식별 장치는 주기적 영역 내에서 모든 반복성 브레이커들을 식별하기 위해서 디자인 데이터를 분석한다. 예를 들면, 주기 식별 장치는 주기적 영역을 크립핑(clipping)한 직사각형으로 고려할 수 있고, 기본 셀들을 제외하고 직사각형으로 겹쳐지는 모든 구조 요소들을 수집하기 위해 디자인 데이터를 사용할 수 있다. 수집되면, 주기 식별 장치는 이들 구조 요소들(또는 선택적으로 미리 정해진 기준에 맞는 그 부분)을 반복성 브레이커로서 더 식별한다. 반복성 브레이커의 식별에 따라, 주기 식별 장치는 주기적 영역 직사각형을 모든 반복성 브레이커가 축소 영역과 겹치지 않고, 주기적 영역의 최종 세트를 업데이트하는 방법으로 축소시킨다. 선택적으로, 축소된 영역이 사이즈 관련된 기준과 맞지 않는다면, 각각의 주기적 영역은 최종 세트에서 제외될 수 있다. 반복성 브레이커(1002, 1003)로 구성된 주기적 영역(1001)의 비제한적인 예는 도 10에 도시되어 있다. 축소함에 따라, 주기적 영역(1004)은 반복성 브레이커로 구성되지 않는다.
도 4로 돌아가서, 블록 414에서 주기 식별 장치는 자동화된 레시피 생성을 위해 주기적 영역들의 최종 세트를 사용한다. 각각의 주기적 영역들을 특정하는 주기 값은 또한 디자인 데이터와 웨이퍼(또는 마스크 또는 제조 공정에서 생성된 다른 레이어) 사이의 관계를 특정하는 스케일 팩터(scale factor)에 따라 실제 사이즈 값으로 해석된다. 실제 사이즈 값은 주어진 계측장치 및/또는 검사 공정에 따라 더 조정될 수 있다.(예를 들면, 픽셀의 각 사이즈를 맞추기 위해서 증대하고, 픽셀의 각 사이즈를 맞추기 위해서 모음 및/또는 그 반대)
도 11은 예시적인 제조 툴(1100)의 개략적인 기능 블록도를 나타낸다. 다만 도시의 목적을 위해, 도 11은 SEM(scanning electron microscope; 1101)에 근거하여 제조 툴을 도시한다. 비제한적인 예에서, 제조 툴은 광학 검사 장치들, AMF(automic force microscope) 및 기타에 의거할 수 있다. 제조 툴(1100)은 SEM(1101)과 처리장치(processing unit; 1102)를 포함할 수 있다. SEM(1101)은 전자 칼럼(electron column; 1104) 내에서 자기 및 정전기의 "렌즈"(도시생략)를 사용하는 렌즈 시스템에 의해 초점 및 형상화할 수 있는 전자 빔(1103)을 사용할 수 있다. 렌즈 시스템은 전자 빔이 진공 샘플 챔버(1106)에 놓여진 반도체 구조(1105) 상에 초점이 맞춰지도록 궤도와 빔(1103)의 중심 길이가 조절되게 디자인될 수 있다. 진공 샘플 챔버(1106)는 X-Y 스테이지(1107)와 이차 전자 디텍터(1108)를 포함할 수 있다. X-Y 스테이지(1107)는 조절 장치(1109)로부터 받은 조정 신호에 반응하는 X-Y면 상에서 선택 방향으로 이동하도록 조정될 수 있다. 이차 전자 디텍터(1108)는 이차 전자들, 반사 전자 및/또는 전자 빔(1103)으로 조사된 반도체 구조(1105)의 표면에서 방출되어 후방 산란된 전자들을 감지하고, 화상 처리 장치(1110)로 감지된 결과를 제공하도록 조정될 수 있다. 화상 처리 장치(1110)는 이차 전자 디텍터(1108)의 감지된 결과를 수신하고, SEM 이미지를 제공하도록 수신 데이터를 처리하도록 구성된다. SEM 이미지는 추가 분석을 위해 계측 데이터를 유도하고 SEM 이미지 및/또는 그 파생물들을 저장하도록 처리 장치(1102)로 전송될 수 있다. 선택적으로, 조절 장치(1109)는 보다 효과적으로 이차 전자 디텍터(1108)와 처리 장치(1102)와 연결될 수 있다. 처리 장치(1102)는 하나 또는 둘 이상의 제조 레시피(예를 들면, 웨이퍼 검사용 검사 레시피)를 저장하거나 수용하도록 더 구성될 수 있다. 제조 레시피는 초기에 오프 라인에서 생성될 수 있고, 주어진 제조 툴 및/또는 공정으로 더 조정될 수 있다. 처리 장치(1102)는 적절한 제조 레시피에 따라 조절 장치(1109)에 더 지시할 수 있다.
처리 장치(1102)는 제조 레시피를 생성하기 위해서 디자인 데이터를 사용하는 주기적 영역을 식별하기 위해서 주기 식별 장치(1113)를 갖는 레시피 생성 장치(1112)를 포함할 수 있다.
도 12는 디자인 데이터를 사용하는 계측 툴을 위한 레시피 생성용 컴퓨터 시스템의 하나의 실시예를 나타낸다. 컴퓨터 시스템(1200)에는 여기서 설명하는 어떤 하나 또는 둘 이상의 방법론을 수행하기 위해서 기계(machine)를 작동시키는 일련의 명령들이다. 다른 실시예들에서, 기계는 LAN, 인트라넷, 엑스트라넷, 또는 인터넷으로 다른 기계들과 연결(예를 들면, 네트워크)될 수 있다. 기계는 클라이언트 서버 네트워크 환경에서 서버 또는 클라이언트 머신(client machine)(예를 들면, 브라우저를 실행하는 클라이언트 컴퓨터와 자동 업무 위임 및 프로젝트 관리를 수행하는 서버 컴퓨터)으로 작동될 수 있고, 또는 P2P(peer-to-peer) 네트워크 환경에서 피어 머신(peer machine)으로 작동될 수 있다. 기계는 PC, 태블릿 PC, 콘솔 디바이스 또는 STB(set-top box), PDA(personal digital assistant), 셀룰러 폰, 웹어플라이언스, 서버, 네트워크 라우터, 스위치 또는 브릿지, 또는 그 기계들에 의해 받은 액션들을 기재한 일련의 명령(순차적 또는 그 반대)들을 실행 가능한 기타 기계일 수 있다. 단지 하나의 기계로 도시되었지만, 나아가 "기계"는 또한 어떤 기계들의 집합(예를 들어 컴퓨터들)이 포함될 수 있고, 여기서 설명된 하나 또는 둘 이상의 방법론들을 수행하기 위한 명령의 세트(또는 다수의 세트들)들을 개별 또는 공동으로 실행할 수 있다.
예시적인 컴퓨터 시스템(1200)은 버스(1208)를 통하여 서로 통신하는 처리 장치(1202), 주기억장치(1204)(예를 들면, ROM(read-only memory, 플래시 메모리, 동기식 DRAM(SDRAM) 또는 DRAM(RDRAM)과 같은 DRAM(dynamic random access memory) 등), 정적기억장치(1206)(예를 들면, 플래시 메모리, SRAM(static random access memory) 등) 및 보조기억장치(1216)(예를 들면, 고정 또는 제거할 수 있는 컴퓨터 판독 가능한 저장 매체인 드라이브 장치 형식의 데이터 저장장치)를 포함한다.
처리 장치(1202)는 마이크로프로세서, 중앙 처리 장치 등과 같은 하나 또는 둘 이상의 범용의 처리 장치를 대표한다. 보다 상세하게는, 처리 장치(1202)는 CISC(complex instruction set computer) 마이크로 프로세서, RISC(reduced instruction set computer) 마이크로 프로세서, VLIW(very long instruction word) 마이크로 프로세서, 다른 명령 세트들을 시행하는 프로세서 또는 명령 세트들의 조합을 시행하는 프로세서들일 수 있다. 처리 장치(1202)는 또한 ASIC(application specific integrated circuit), FPGA(field programmable gate array), DSP(disital signal processor), 네트워크 프로세서 등과 같은 하나 또는 둘 이상의 특수 목적 처리 장치들일 수도 있다. 처리 장치(1202)는 여기서 설명된 동작과 단계들을 수행하기 위하여 명령(1226)들을 실행하도록 구성된다.
컴퓨터 시스템(1200)은 NID(network interface device; 1222)를 더 포함할 수 있다. 컴퓨터 시스템(1200)은 또한 비디오 디스플레이 장치(1210)(예를 들면, 그래픽 포트나 그래픽 칩셋을 통하여 컴퓨터 시스템에 연결되는 LCD(liquid crystal display) 또는 CRT(cathode ray tube)), 영숫자(alphanumeric) 입력 장치(1212)(예를 들어 키보드), 커서 조절 장치(1214)(예를 들어 마우스), 신호 생성 장치(1220)(예를 들어 스피커)를 포함할 수도 있다.
보조기억장치(1216)는 여기서 설명된 어떤 하나 또는 둘 이상의 방법론 또는 기능들을 구현하는 하나 또는 둘 이상의 명령 세트(1226)들이 저장되는 기계 판독 가능한(machine readable) 저장매체(또는 특히 컴퓨터 판독 가능한 저장 매체)(1224)를 포함할 수 있다. 명령들(1226)은 또한 기계 판독 가능한 저장매체를 구성하는 처리 장치(1202)와 컴퓨터 시스템(1200), 주기억장치(1204)에 의해 그것을 수행하는 동안 주기억장치(1204) 및/또는 처리 장치(1202) 내에서 완전히 또는 적어도 부분적으로 상주할 수도 있다. 명령들(1226)은 또한 NID(1222)를 통하여 네트워크(1218) 상으로 전송하거나 수신될 수도 있다.
컴퓨터 판독 가능한 저장 매체(1224)는 또한 지속적으로 명령(1226)을 저장하도록 사용될 수 있다. 예시적인 실시예에서는 컴퓨터 판독 가능한 저장매체(1224)가 하나의 매체로 도시되었지만, "컴퓨터 판독 가능한 저장 매체"는 하나 또는 둘 이상의 명령 세트들을 저장하는 단일 매체 또는 복수의 매체(예를 들면, 중앙집중형 또는 분산형 데이터 베이스 및/또는 관련 캐시와 서버들)가 포함되어야 한다. "컴퓨터 판독 가능한 저장 매체"는 또한 기계에 의한 실행을 위한 명령 세트를 엔코딩 또는 저장할 수 있고, 본 발명에서의 어떤 하나 또는 둘 이상의 방법론을 수행하기 위한 기계를 야기하는 어떤 매체든 포함되어야 한다. 따라서 "컴퓨터 판독 가능한 저장 매체"는 이에 한정되는 것은 아니며, 솔리드 스테이트 메모리, 광자기 매체가 포함되어야 한다.
명령(1226), 여기서 설명된 다른 특징 및 구성요소(예를 들어 도 3과 관련된)는 별도의 하드웨어 구성요소로 수행되거나 ASICS, EPGAs, DSPs 또는 유사장치와 같은 기능성 하드웨어 구성요소로 통합될 수 있다. 또한, 명령(1226)은 펌웨어 또는 하드웨어 장치 내에 기능성 전기회로망(circuitry)으로 실행될 수 있다. 또한, 명령(1226)은 하드웨어 장치와 소프트웨어 구성요소의 조합으로 수행될 수 있다.
상기 설명에서, 많은 상세한 내용들을 설명하였다. 그러나 본 발명은 이러한 상세한 설명들 없이도 행하여 질 수 있다는 것은 당업자에게 명백할 것이다. 어떤 경우에는, 잘 알려진 구조 및 장치들은 본 발명의 불투명성을 피하기 위하여 상세한 설명 대신 블록도로 도시된다.
이어지는 상기 상세한 설명의 어떤 부분들은 컴퓨터 메모리 내에서 데이터 비트 상 알고리즘과 기호적 표현의 동작들에 관하여 설명한다. 알고리즈믹 기술과 표현들은 데이터 처리 분야의 기술자들이 그 분야의 다른 기술자들에게 작업의 예시를 가장 효과적으로 전달하기 위해서 사용되는 수단이다. 여기서, 알고리즘은 일반적으로 결과로 이어지는 일련의 단계들이 일관되도록 한다. 상기 단계들은 물리적 분량(quantity)의 물리적 조작들이 요구된다. 반드시는 아니지만, 통상 이러한 분량은 저장, 전달, 조합. 비교, 그 밖의 조작될 수 있는 전기적 또는 자기적 신호의 형태를 취할 수 있다. 이는 비트, 값(values), 요소(elements), 심볼, 캐릭터(characters), 용어(terms), 수(numbers) 등과 같은 신호와 관련하여 주로 통상의 용법(usage)으로 때때로 편리하게 증명되어 왔다.
그러나 이들 모두 및 유사한 용어들은 적합한 물리적 분량들과 관련되고, 이들 분량에 적용되는 단지 편리한 라벨(label)들이라는 것을 유념하여야 한다. 다음의 설명으로부터 명백한 것처럼, 특별히 언급하지 않더라도, 명세서 전체에 걸쳐 "입수(obtaining)", "선택", "생성", "식별"등과 같은 용어가 사용되는 설명은 컴퓨터 시스템 또는 유사 전자 컴퓨팅 장치의 처리 및 실행을 나타내며, 컴퓨터 시스템의 레지스터와 메모리 내의 물리적(예를 들면 전자적) 분량으로 대표되는 유사한 다른 데이터를 컴퓨터 시스템 메모리 또는 레지스터 또는 다른 정보 저장, 전송 또는 디스플레이 장치 내에서 물리적 분량으로 대표되는 다른 데이터로 유사하게 변환 및 조작하는 것으로 인정된다.
또한, 본 발명의 실시예들은 여기에서의 동작들을 수행하기 위한 장치들과 관련이 있다. 이 장치들은 필요 목적을 위해 특별히 구성될 수 있고, 또한 컴퓨터 시스템에 저장된 컴퓨터 프로그램에 의해 특별히 프로그램된 범용의 컴퓨터 시스템으로 구성될 수 있다. 그 컴퓨터 프로그램은 광디스크, CD-ROMs 및 광자기 디스크를 포함하는 어떤 타입의 디스크, ROMs(Read-Only Memories), RAMs(Random Access Memories), EPROMs, EEPROMs, 자기 또는 광학 카드, 또는 기타 전자 명령을 저장하기에 적합한 타입의 매체와 같은 컴퓨터 판독 가능한 저장매체에 저장될 수 있으나, 이에 한정되는 것은 아니다.
여기서 설명한 알고리즘과 디스플레이는 원칙적으로 어떤 특별한 컴퓨터 또는 다른 장치에 관련된 것은 아니다. 다양한 범용의 시스템들이 본 명세서의 설명에 따라 프로그램과 함께 사용될 수 있고, 또한 이것은 방법의 단계들을 수행하기 위해 보다 전문화된 장치를 구성하기에 편리한 것으로 판명될 것이다. 이들 시스템의 다양한 구조는 이하의 설명으로부터 나타난다. 또한, 본 발명의 실시예들은 어떤 특별한 프로그래밍 언어를 참조하여 설명되지 않는다. 여기서 설명한 바와 같이 본 발명의 실시예들의 설명을 수행하기 위해서 다양한 프로그래밍 언어가 사용될 수 있음을 알 것이다.
컴퓨터 판독 가능한 저장 매체는 기계(예를 들어 컴퓨터)에 의해 판독 가능한 정보를 저장하기 위한 어떤 메카니즘을 포함할 수 있으나, 이에 한정되는 것은 아니며, 광디스크, 콤팩트 디스크, CD-ROMs 및 광자기 디스크, ROMs, RAM, EPROM, EERPOM(Electrically Erasable Programmable Read-Only Memory), 자기 또는 광학 카드, 플레시 메모리 또는 기타 등을 포함할 수 있다.
이와 같이 디자인 데이터를 이용한 제조 툴용 레시피 생성을 위한 장치 및 방법을 설명하였다. 상기 내용은 예시적인 것으로 의도된 것이며, 이에 한정되지 않는다는 것을 알 수 있다. 많은 다른 실시예들은 상기 내용을 읽고 이해함으로써 당업자들에게는 자명할 것이다. 따라서 본 발명의 범위는 그 청구항들에 부여된 균등물들의 전체 범위와 함께 첨부된 청구범위를 참조하여 결정되어야 한다.
Claims (15)
- 기본 요소들을 포함하는 디자인 데이터와 상기 기본 요소들에 대응하는 계층 레벨(hierarchical level)을 구하는 단계;
인터리스트의 하나 또는 둘 이상의 기본 요소들을 선택하는 단계;
인터리스트 레벨(level-of-interest)에 대응하는 하나 또는 둘 이상의 심플 어레이 셀의 세트를 생성하는 단계; 및
상기 하나 또는 둘 이상의 심플 어레이 셀의 세트를 이용하여, 자동화된 레시피 생성이 가능하도록 인터리스트 레벨 좌표에서 하나 또는 둘 이상의 기본 요소들에 대해 식별되는 복수의 주기적 영역(periodical area)을 식별하는 단계를 포함하는, 제조 툴을 위한 레시피를 생성하는 컴퓨터 실행 방법. - 제1항에 있어서,
상기 인터리스트 레벨에 대응하는 상기 심플 어레이 셀의 세트는 다른 기본 셀에 각각 대응하는 복수의 심플 어레이를 포함하는 적어도 하나의 심플 어레이 셀을 포함하는, 제조 툴을 위한 레시피를 생성하는 컴퓨터 실행 방법. - 제1항에 있어서,
상기 인터리스트 레벨에 대응하는 상기 심플 어레이 셀의 세트는 다른 기본 셀에 각각 대응하는 적어도 2개의 심플 어레이 셀을 포함하는, 제조 툴을 위한 레시피를 생성하는 컴퓨터 실행 방법. - 제1항에 있어서,
다른 기본 셀에 대하여 생성된 겹쳐진 주기적 영역(overlapping periodical area)에 대응하는 주기적 영역을 식별하는 단계를 더 포함하는, 제조 툴을 위한 레시피를 생성하는 컴퓨터 실행 방법. - 제1항에 있어서,
식별된 주기적 영역을 특정하는 주기 값(periodicity value)을 생성하는 단계; 및
셀-투-셀(cell-to-cell) 검사를 위한 파라미터(parameter)를 생성하기 위해 상기 생성된 주기 값을 처리하는 단계를 더 포함하고,
상기 처리 단계는 디자인 데이터(design data)와 주어진 표본(specimen) 사이의 관계를 특정하는 스케일 팩터(scale-factor), 주어진 제조 툴 및 주어진 제조 공정으로 구성된 그룹으로부터 선택된 적어도 하나의 기준(criterion)에 따라 제공되는, 제조 툴을 위한 레시피를 생성하는 컴퓨터 실행 방법. - 제1항에 있어서,
생성된 복수의 주기적 영역들을 필터링(filtering)하는 단계를 더 포함하고,
상기 필터링 단계는 사이즈 관련 기준, 제조 툴 관련 기준 및 제조 공정 관련 기준으로 구성된 그룹으로부터 선택된 적어도 하나의 기준에 따라 제공되는, 제조 툴을 위한 레시피를 생성하는 컴퓨터 실행 방법. - 메모리;
상기 메모리에 연결되는 처리 장치(processing device);
기본 요소와 상기 기본 요소에 대응하는 계층 레벨을 포함하는 디자인 데이터를 구하기 위해 상기 처리 장치에 의해 상기 메모리로부터 실행되는 디자인 데이터 모듈;
인터리스트 레벨에 대응하는 하나 또는 둘 이상의 심플 어레이 셀의 세트를 생성하기 위해 상기 디자인 데이터 모듈에 연결되고 상기 처리 장치에 의해 상기 메모리로부터 실행되는 심플 어레이 셀의 제너레이터(generator); 및
상기 하나 또는 둘 이상의 심플 어레이 셀의 세트를 이용하여, 자동화된 레시피 생성이 가능하도록 인터리스트 레벨의 좌표에서 하나 또는 둘 이상의 기본 요소들에 대해 식별되는 복수의 주기적 영역을 식별하기 위해 상기 디자인 데이터 모듈과 상기 심플 어레이 셀의 제너레이터에 연결되고 상기 처리 장치에 의해 상기 메모리로부터 실행되는 주기적 영역의 식별자(identifier)를 포함하는, 시스템. - 제7항에 있어서,
상기 심플 어레이 셀의 제너레이터는 다른 기본 셀에 각각 대응하는 복수의 심플 어레이 셀을 포함하는 적어도 하나의 심플 어레이 셀을 생성하도록 구성되는, 시스템. - 제7항에 있어서,
상기 심플 어레이 셀의 제너레이터는 다른 기본 셀에 각각 대응하는 적어도 2개의 심플 어레이 셀을 생성하도록 구성되는, 시스템. - 제7항에 있어서,
상기 주기적 영역의 식별자는 다른 기본 셀에 대해 생성된 겹쳐진 주기적 영역에 대응하는 주기적 영역을 식별하기 위해 상기 처리 장치에 의해 상기 메모리로부터 실행되는 오버래핑 모듈(overlapping module)을 더 포함하는, 시스템. - 제7항에 있어서,
상기 주기적 영역의 식별자는,
생성된 주기적 영역을 특정하는 주기 값을 생성하도록; 그리고
생성된 주기 값에 따라 셀-투-셀 검사를 위한 실제 사이즈 파라미터를 생성하도록 구성되고,
상기 생성은 디자인 데이터와 주어진 표본 사이의 관계를 특정하는 스케일 팩터, 주어진 제조 툴 및 주어진 제조 공정으로 구성된 그룹으로부터 선택된 적어도 하나의 기준에 따라 제공되는, 시스템. - 제7항에 있어서,
식별된 복수의 주기적 영역을 필터링하기 위해 처리 장치에 의해 메모리로부터 실행되는 필터링 모듈을 더 포함하고,
상기 필터링은 적어도 사이즈 관련 기준에 따라 제공되는, 시스템. - 처리 시스템(processing system)에 의해 실행될 때, 상기 처리 시스템이 방법을 수행하도록 하는 명령을 포함하는 일시적이지 않은 컴퓨터 판독 가능한 저장매체에 있어서,
기본 요소를 포함하는 디자인 데이터와 상기 기본 요소에 대응하는 계층 레벨을 컴퓨터로 구하는 단계;
하나 또는 둘 이상의 인터리스트의 기본 요소들을 선택하는 단계;
인터리스트 레벨에 대응하는 하나 또는 둘 이상의 심플 어레이 셀의 세트를 생성하는 단계; 및
상기 하나 또는 둘 이상의 심플 어레이 셀의 세트를 이용하여, 자동화된 레시피 생성이 가능하도록 인터리스트 레벨의 좌표에서 하나 또는 둘 이상의 기본 요소에 대해 식별된 복수의 주기적 영역을 식별하는 단계를 포함하는, 컴퓨터 판독 가능한 저장매체. - 제13항에 있어서,
상기 인터리스트 레벨에 대응하는 심플 어레이 셀의 세트는 다른 기본 셀에 각각 대응하는 복수의 심플 어레이 또는 다른 기본 셀에 각각 대응하는 적어도 2개의 심플 어레이 셀을 포함하는 적어도 하나의 심플 어레이 셀을 포함하는 컴퓨터 판독 가능한 저장매체. - 제13항에 있어서,
식별된 주기적 영역을 특정하는 주기 값을 생성하는 단계; 및
셀-투-셀 검사를 위한 파라미터를 생성하기 위해 상기 생성된 주기 값을 처리하는 단계를 더 포함하고,
상기 처리 단계는 디자인 데이터와 주어진 표본 사이의 관계를 특정하는 스케일 팩터, 주어진 제조 툴 및 주어진 제조 공정을 포함하는 그룹으로부터 선택된 적어도 하나의 기준에 따라 제공되는 컴퓨터 판독 가능한 저장매체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/230,483 US9141730B2 (en) | 2011-09-12 | 2011-09-12 | Method of generating a recipe for a manufacturing tool and system thereof |
| US13/230,483 | 2011-09-12 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190072871A Division KR102028747B1 (ko) | 2011-09-12 | 2019-06-19 | 제조 툴을 위한 레시피 생성방법 및 그 시스템 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130028886A true KR20130028886A (ko) | 2013-03-20 |
| KR101993409B1 KR101993409B1 (ko) | 2019-06-26 |
Family
ID=47830554
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120100962A KR101993409B1 (ko) | 2011-09-12 | 2012-09-12 | 제조 툴을 위한 레시피 생성방법 및 그 시스템 |
| KR1020190072871A KR102028747B1 (ko) | 2011-09-12 | 2019-06-19 | 제조 툴을 위한 레시피 생성방법 및 그 시스템 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190072871A KR102028747B1 (ko) | 2011-09-12 | 2019-06-19 | 제조 툴을 위한 레시피 생성방법 및 그 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9141730B2 (ko) |
| JP (1) | JP6096455B2 (ko) |
| KR (2) | KR101993409B1 (ko) |
| SG (1) | SG188724A1 (ko) |
| TW (1) | TWI578130B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8640060B2 (en) * | 2012-05-29 | 2014-01-28 | Applied Materials Israel, Ltd. | Method of generating a recipe for a manufacturing tool and system thereof |
| US20140214192A1 (en) * | 2013-01-25 | 2014-07-31 | Dmo Systems Limited | Apparatus For Design-Based Manufacturing Optimization In Semiconductor Fab |
| US10984143B2 (en) | 2015-01-23 | 2021-04-20 | Hitachi High-Tech Corporation | Recipe creation device for use in semiconductor measurement device or semiconductor inspection device |
| US10012689B2 (en) | 2015-03-25 | 2018-07-03 | Applied Materials Israel Ltd. | Method of inspecting a specimen and system thereof |
| US9846934B2 (en) * | 2015-04-13 | 2017-12-19 | Anchor Semiconductor Inc. | Pattern weakness and strength detection and tracking during a semiconductor device fabrication process |
| US10545490B2 (en) * | 2015-06-01 | 2020-01-28 | Applied Materials Israel Ltd. | Method of inspecting a specimen and system thereof |
| US10754256B2 (en) | 2015-10-08 | 2020-08-25 | Asml Netherlands B.V. | Method and apparatus for pattern correction and verification |
| CN106774193B (zh) * | 2016-11-29 | 2019-04-16 | 河海大学常州校区 | 基于激素反应扩散原理的制造系统动态协调方法 |
| US10290087B2 (en) * | 2017-09-11 | 2019-05-14 | Applied Materials Israel Ltd. | Method of generating an examination recipe and system thereof |
| US10937705B2 (en) * | 2018-03-30 | 2021-03-02 | Onto Innovation Inc. | Sample inspection using topography |
| TWI776015B (zh) * | 2019-01-30 | 2022-09-01 | 晶喬科技股份有限公司 | 半導體元件的製程開發方法以及系統 |
| KR20220018553A (ko) * | 2020-07-01 | 2022-02-15 | 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 | 제조 설비의 진단 지원 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065239B2 (en) * | 2001-10-24 | 2006-06-20 | Applied Materials, Inc. | Automated repetitive array microstructure defect inspection |
| US7562327B2 (en) * | 2005-12-15 | 2009-07-14 | Panasonic Corporation | Mask layout design improvement in gate width direction |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845558A (en) * | 1987-12-03 | 1989-07-04 | Kla Instruments Corporation | Method and apparatus for detecting defects in repeated microminiature patterns |
| JP3999301B2 (ja) * | 1997-03-07 | 2007-10-31 | 富士通株式会社 | 露光データ作成方法 |
| JP3397101B2 (ja) * | 1997-10-29 | 2003-04-14 | 株式会社日立製作所 | 欠陥検査方法および装置 |
| JP3562975B2 (ja) * | 1998-09-29 | 2004-09-08 | 株式会社東芝 | 集積回路設計方法及び集積回路設計装置 |
| US6476913B1 (en) * | 1998-11-30 | 2002-11-05 | Hitachi, Ltd. | Inspection method, apparatus and system for circuit pattern |
| US7817844B2 (en) * | 1999-08-26 | 2010-10-19 | Nanogeometry Research Inc. | Pattern inspection apparatus and method |
| US6886153B1 (en) * | 2001-12-21 | 2005-04-26 | Kla-Tencor Corporation | Design driven inspection or measurement for semiconductor using recipe |
| JP3699960B2 (ja) | 2003-03-14 | 2005-09-28 | 株式会社東芝 | 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法 |
| JP4664630B2 (ja) * | 2004-07-22 | 2011-04-06 | 株式会社東芝 | 半導体装置の製造装置に対する自動レシピ作成装置及び作成方法 |
| US20070041144A1 (en) * | 2005-05-23 | 2007-02-22 | Clement Szeto | Method for reducing substrate noise from penetrating noise sensitive circuits |
| JP5427609B2 (ja) | 2006-12-19 | 2014-02-26 | ケーエルエー−テンカー・コーポレーション | 検査レシピ作成システムおよびその方法 |
| US7869643B2 (en) * | 2007-01-31 | 2011-01-11 | Applied Materials South East Asia Pte. Ltd. | Advanced cell-to-cell inspection |
| US8826200B2 (en) | 2012-05-25 | 2014-09-02 | Kla-Tencor Corp. | Alteration for wafer inspection |
| US8640060B2 (en) * | 2012-05-29 | 2014-01-28 | Applied Materials Israel, Ltd. | Method of generating a recipe for a manufacturing tool and system thereof |
| US9053390B2 (en) | 2012-08-14 | 2015-06-09 | Kla-Tencor Corporation | Automated inspection scenario generation |
-
2011
- 2011-09-12 US US13/230,483 patent/US9141730B2/en active Active
-
2012
- 2012-08-27 SG SG2012063335A patent/SG188724A1/en unknown
- 2012-09-11 JP JP2012218060A patent/JP6096455B2/ja active Active
- 2012-09-12 TW TW101133328A patent/TWI578130B/zh active
- 2012-09-12 KR KR1020120100962A patent/KR101993409B1/ko active IP Right Grant
-
2019
- 2019-06-19 KR KR1020190072871A patent/KR102028747B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7065239B2 (en) * | 2001-10-24 | 2006-06-20 | Applied Materials, Inc. | Automated repetitive array microstructure defect inspection |
| US7562327B2 (en) * | 2005-12-15 | 2009-07-14 | Panasonic Corporation | Mask layout design improvement in gate width direction |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013062508A (ja) | 2013-04-04 |
| US9141730B2 (en) | 2015-09-22 |
| TW201321911A (zh) | 2013-06-01 |
| KR102028747B1 (ko) | 2019-10-04 |
| JP6096455B2 (ja) | 2017-03-15 |
| SG188724A1 (en) | 2013-04-30 |
| KR20190076931A (ko) | 2019-07-02 |
| TWI578130B (zh) | 2017-04-11 |
| US20130066454A1 (en) | 2013-03-14 |
| KR101993409B1 (ko) | 2019-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102028747B1 (ko) | 제조 툴을 위한 레시피 생성방법 및 그 시스템 | |
| JP7093828B2 (ja) | 自動式パターン忠実度測定計画生成 | |
| US9816940B2 (en) | Wafer inspection with focus volumetric method | |
| US10483081B2 (en) | Self directed metrology and pattern classification | |
| KR102386536B1 (ko) | 시편 상의 관심 패턴의 하나 이상의 특성의 결정 | |
| JP2017523390A (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
| JP5745573B2 (ja) | 製造ツールのレシピを生成する方法及びそのシステム | |
| TW201629811A (zh) | 判定用於樣本上之關注區域之座標 | |
| JP2013062508A5 (ko) | ||
| CN114503155A (zh) | 控制样本检验的工艺 | |
| CN114096832A (zh) | 用于选择用于样本检验的缺陷检测方法的系统和方法 | |
| IL257205A (en) | Self-directed metrology and example classification | |
| US10928437B2 (en) | Method of inspecting a specimen and system thereof | |
| KR102557194B1 (ko) | 검사를 위한 결함 후보 생성 | |
| TW202225676A (zh) | 設置樣本之檢查 | |
| JP5374225B2 (ja) | ウェハ検査条件決定方法、ウェハ検査条件決定システム及びウェハ検査システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |