JPWO2014080610A1 - 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム - Google Patents

回路基板設計システム、回路基板設計方法及び回路基板設計プログラム Download PDF

Info

Publication number
JPWO2014080610A1
JPWO2014080610A1 JP2014548453A JP2014548453A JPWO2014080610A1 JP WO2014080610 A1 JPWO2014080610 A1 JP WO2014080610A1 JP 2014548453 A JP2014548453 A JP 2014548453A JP 2014548453 A JP2014548453 A JP 2014548453A JP WO2014080610 A1 JPWO2014080610 A1 JP WO2014080610A1
Authority
JP
Japan
Prior art keywords
cable
emi
characteristic
circuit board
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014548453A
Other languages
English (en)
Other versions
JP6287853B2 (ja
Inventor
雅寿 小川
雅寿 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2014080610A1 publication Critical patent/JPWO2014080610A1/ja
Application granted granted Critical
Publication of JP6287853B2 publication Critical patent/JP6287853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

回路基板の基板設計情報を入力する入力手段と、基板設計情報を基に回路基板から発生するＥＭＩ特性を導出するＥＭＩ特性導出手段と、ＥＭＩ特性を導出するためのケーブル長補正特性を格納する記憶手段と、ＥＭＩ特性導出手段によって導出されたＥＭＩ特性を出力する出力手段と、を備え、ＥＭＩ特性導出手段は、基板設計情報を基に回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成する解析モデル作成手段と、簡易解析モデルの電磁界解析を行うことによって仮想ケーブルを流れる仮想ケーブル電流を算出する基板解析手段と、仮想ケーブル電流とケーブル長補正特性を用いてケーブルを流れる実ケーブル電流を算出し、実ケーブル電流を用いてケーブルから放射されるＥＭＩ特性を算出するＥＭＩ計算手段と、を有し、半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計システム。

Description

本発明は、半導体回路基板を設計する回路基板設計システム、回路基板設計方法及び回路基板設計プログラムに関する。特に、半導体部品が実装された回路基板に接続されたケーブルから発生する電磁界放射を考慮に入れて回路基板を設計する回路基板設計システム、回路基板設計方法及び回路基板設計プログラムに関する。
一般に、プリント回路基板（以下、ＰＣＢとも記述）上に実装された半導体集積回路（以下、ＬＳＩとも記述）が動作する際、ＰＣＢ上を流れる電流をノイズ源として外部への不要な電磁界放射が発生してしまうという問題がある（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ、ＬＳＩ：Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）。
この電磁界放射（以下、不要電磁界放射又はＥＭＩとも記述）は、そのＰＣＢが内蔵された電子機器そのものや他の機器の誤動作を生じる原因となる（ＥＭＩ：Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）。そのため、定められた許容値以下にＥＭＩを低減させるよう、電子機器には様々なＥＭＩ対策がなされてきている。その対策の一環として、予めそのＰＣＢから発生するＥＭＩを低レベルにするように、ＰＣＢの構造やＬＳＩのレイアウトを設計しておくことが要求される。
ＰＣＢから発生するＥＭＩの大きな要素の一つとして、コモンモード放射が挙げられる。基板上の配線に電流を流すことによって、配線と基板に接続されたケーブルとが電磁界的な結合を持ち、そのケーブルにもコモンモード電流と呼ばれる電流が流れる。そのコモンモード電流がノイズ源となり、ケーブルがアンテナとして働くことによって電磁波が発生することをコモンモード放射という。
コモンモード放射は、ＰＣＢ上の信号配線を流れる電流の大電流化や高速化に従い、増大する傾向にある。コモンモード放射を抑制するために、ＰＣＢの層構成やレイアウト等の構造、信号配線を流れる電流特性、ケーブルの長さや接続位置、対策部品の追加等の処理を行うことが必要となる。しかしながら、ＰＣＢの製造後にＥＭＩ抑制のための設計変更や対策部品の追加が行われた場合、大幅な設計コストの増大が生じてしまう。それを避けるために、ＰＣＢの設計段階で電気特性を見積もり、その結果から必要に応じて、ＥＭＩを抑制するための対策をしておくことが、ＰＣＢの低コスト設計を行う上で重要である。
ＰＣＢの設計段階から発生するコモンモード放射を見積もる方法としては、基板構造や搭載する部品・ケーブルの構造等の情報を元に電気特性を解析する方法が挙げられる。電気特性、特に電磁界放射を解析する方法としては、ＦＤＴＤ法やモーメント法（ＭＯＭ）、有限要素法（ＦＥＭ）等の電磁界解析手法が挙げられる（ＦＤＴＤ：Ｆｉｎｉｔｅ Ｄｉｆｆｅｒｅｎｃｅ Ｔｉｍｅ Ｄｏｍａｉｎ、ＭＯＭ：Ｍｅｔｈｏｄ ｏｆ Ｍｏｍｅｎｔｓ、ＦＥＭ：Ｆｉｎｉｔｅ Ｅｌｅｍｅｎｔ Ｍｅｔｈｏｄ）。これらの手法はプリント回路基板の設計において広く使用されている。これらの解析手法を用いてＰＣＢから発生するＥＭＩを電磁界解析し、その計算値に従ってＰＣＢの構造や仕様を参考に設計しなおす、といったＰＣＢの設計手法がとられている。さらには、ＥＭＩの許容される条件が予め設定されていれば、その条件とＥＭＩの電磁界解析の結果を比較することにより、基板から発生するＥＭＩが低レベルになるよう設計されているか否かを判断することが可能である。
電気回路や電磁界、さらにはコモンモード放射の抑制方法等関連した分野に深い知識を有している者であれば、最適なケーブル接続位置の候補を予め見当をつけ、どのような対策手法を用いればコモンモード放射が抑制可能であるという知見を有していることもある。そのため、相対的に解析するパターンは少なくて済み、解析モデルの作成においてはどの程度まで精度を落としても問題ないかという知見も有しているかもしれない。その結果、解析規模が小さくても解析精度を確保したモデルを作成することもできるかもしれない。しかしながら、一般のユーザーが深い知識を有する者と同じことを行うことは困難である。そのため、設計手法として、準備されているＰＣＢの設計情報から、短時間かつ精度良くケーブルから発生するコモンモード放射を導出し、その放射がＥＭＩの許容条件を満たしているかどうかを自動的に判定する、あるいは最適な設計パターンを抽出する、といったものが望まれる。
ＰＣＢの設計段階においては、ケーブルが接続されたＰＣＢからのコモンモード放射量の予測のために、ケーブルに流れるコモンモード電流を含めた特性を短時間で充分な解析精度を持つ計算方法が必要となる。また、電気回路や電磁波に関する深い知識を有していないユーザーでも使用可能であり、計算結果を基に低ＥＭＩのＰＣＢが設計可能であるような解析設計システムが求められている。
特許文献１には、電磁界解析手法を用いてＰＣＢを設計する電磁界強度算出装置について開示されている（図４０）。
特許文献１の電磁界強度算出装置１０１は、図４０に示したように、ナビゲーションファイル１０２を読込むナビゲーションファイル読み込み部１０３と、モデル作成手段である「ナビゲーションによるデータ作成部１０４」と、メモリ部１０５と、を備えている。また、モデル作成手段は、電気回路機器の外形寸法を入力させる手順や電気回路をメッシュ化して解析するための解析周波数を入力させる手順を表示するディスプレイ部１１０と、利用者が会話的に入力データを入力するためのキーボード入力部１１１とを備えている。さらに、電磁界強度算出装置１０１は、モデル作成手段によって得られた解析データを書き込む解析入力データファイル書き込み部１０６と、入力されたその解析データを解析入力データ１０７とし、解析結果データ１０９を算出するための電磁界強度算出部１０８とを備えている。特許文献１の電磁界強度算出装置によれば、入力データの作成に熟練していない初心者でも容易にかつ短時間で、解析入力データを得るための入力データを作成でき、それにより電磁界強度の算出を効率的に行なうことができる。
電磁界解析のモデルを作成した場合、ＰＣＢと比較して非常に大きなケーブルについてもモデル化しなくては解析精度を向上することは難しい。
特許文献２には、電気回路装置のケーブルを含めて等価モデル化し、モーメント法によってケーブルを流れるコモンモード電流を算出し、そのコモンモード電流によって発生する電磁界強度を計算する電磁界強度算出装置が開示されている（図４１）。
特許文献２の電磁界強度算出装置２０１は、電気回路装置の持つプリント板／ケーブル類／リード類／金属筐体類の構造体を正確に入力する入力手段２０２を備えている。さらに、電磁界強度算出装置２０１は、入力された構造体に従って電気回路装置の放射する電磁界強度を計算する電磁界強度算出手段２１１と、その計算結果を出力する出力手段２０４とを備えている。電磁界強度算出手段２１１は、入力された構造体をメッシュに分割する分割手段２１０を有している。さらに、電磁界強度算出手段２１１は、分割された構造体に従って電気回路装置の各金属部に流れる電流と、誘電体部に流れる等価電流及び等価磁流とを未知数とするモーメント法の連立方程式を導出する導出手段２１１と、を有している。また、電磁界強度算出手段２１１は、導出されたモーメント法の連立方程式を解くことで未知数を算出する算出手段２１２と、その算出値から電気回路装置の放射する電磁界強度を計算する計算手段２１３と、を有する。特許文献２の電磁界強度算出装置によれば、プリント板以外の金属物に流れるコモンモード電流の放射する電磁界強度についても考慮することで、電気回路装置の放射する電磁界強度を高精度でもって算出できる。
特開平１１−１６１６９０号公報 特開平７−３０２２７８号公報
電磁界解析手法を用いてプリント回路基板からの放射を導出する方法としては、対象となる系全体をモデル化することにより、ケーブルを流れるコモンモード電流を基に電磁界放射を計算する方法がある。しかしながら、一般にケーブルの長さは基板のサイズに比べて非常に長く、系全体からの放射電磁界を算出すると解析空間が大きくなってしまい膨大な計算コストが要求される、という問題がある。
電磁界解析においては、解析空間をメッシュ分割してそれぞれのメッシュの結合点での電気特性を導出する。そのため、解析空間内の分割メッシュ数を下げる、すなわちメッシュサイズを大きくすることによって計算コストを下げることができる。しかしながら、一般的に計算コストと解析精度はトレードオフの関係にあるため、単純に計算コストを下げようとした場合には解析精度の低下が生じ、解析結果への充分な保証は得られなくなる。
特許文献１の技術に特許文献２の技術を組み入れれば、電気回路や電磁波に関する深い知識を有していない人でも、ＰＣＢの構造から電磁界解析のモデルを作成してＥＭＩの定量的な算出を行うことが可能になる。しかしながら、ＰＣＢに接続されたケーブルをそのままモデル化する場合、解析精度を向上させるためには解析規模を大きくする必要があり、やはり計算コストが膨大となるという課題があった。
また、ＰＣＢの初期設計段階では、基板のどこにケーブルを接続すればコモンモード放射は小さくなるか、という分析を行う場合もある。この場合、ケーブルが接続される位置の候補は複数あり、その接続位置毎に解析モデルを作成して電磁界解析を行うと、設計時間における解析時間の占める割合が大きくなってしまう。一パターン毎の解析時間は短いことが望まれるが、一つ一つのモデルでの解析時間を短くするには、それぞれの解析規模を小さくしなければならない。そのため、特許文献１の技術に特許文献２の技術を組み入れたとしても、解析空間の規模を小さくすると、それぞれの解析パターンでやはり解析精度が低下してしまうという課題があった。
本発明の目的は、上記した課題を解決する回路基板設計システム、回路基板設計方法及び回路基板設計プログラムを提供することにある。
本発明の回路基板設計システムは、半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計システムであって、回路基板の基板設計情報を入力する入力手段と、基板設計情報を基に回路基板から発生するＥＭＩ特性を導出するＥＭＩ特性導出手段と、ＥＭＩ特性を導出するためのケーブル長補正特性を格納する記憶手段と、ＥＭＩ特性導出手段によって導出されたＥＭＩ特性を出力する出力手段と、を備え、ＥＭＩ特性導出手段は、基板設計情報を基に回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成する解析モデル作成手段と、簡易解析モデルの電磁界解析を行うことによって仮想ケーブルを流れる仮想ケーブル電流を算出する基板解析手段と、仮想ケーブル電流とケーブル長補正特性とを用いてケーブルを流れる実ケーブル電流を算出し、実ケーブル電流を用いてケーブルから放射されるＥＭＩ特性を算出するＥＭＩ計算手段と、を有する。
本発明の回路基板設計方法は、半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計方法であって、回路基板の基板設計情報を入力とし、基板設計情報を基に回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成し、簡易解析モデルの電磁界解析を行うことによって仮想ケーブルを流れる仮想ケーブル電流を算出し、ＥＭＩ特性を導出するためのケーブル長補正特性と仮想ケーブル電流とを用いてケーブルを流れる実ケーブル電流を算出し、実ケーブル電流を用いてケーブルから放射されるＥＭＩ特性を算出する。
本発明の回路基板設計プログラムは、半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計システムにおいて、回路基板の基板設計情報を入力する処理と、基板設計情報を基に回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成する処理と、簡易解析モデルの電磁界解析を行うことによって仮想ケーブルを流れる仮想ケーブル電流を算出する処理と、ＥＭＩ特性を導出するためのケーブル長補正特性と仮想ケーブル電流とを用いてケーブルを流れる実ケーブル電流を算出する処理と、実ケーブル電流を用いてケーブルから放射されるＥＭＩ特性を算出する処理と、をコンピュータに実行させる。
本発明の回路基板設計システムによれば、ケーブルが接続されるＰＣＢの設計段階において、ケーブルから発生するＥＭＩ特性が低レベルとなるようなＰＣＢの設計を短時間で精度良く行なうことが可能となる。
本発明の第１の実施形態に係る回路基板設計システムのシステム構成を示した図である。 本発明の第１の実施形態に係る回路基板設計システムの動作に関するフローチャートを示した図である。 本発明の第１の実施形態に係る回路基板設計システムで扱うプリント回路基板の構造の一例を示した上面図である。 本発明の第１の実施形態に係る回路基板設計システムで扱うプリント回路基板の構造の一例を示した断面図である。 本発明の第１の実施形態に係る回路基板設計システムで扱うプリント回路基板の電磁界解析モデルの一例を示した図である。 本発明の第１の実施形態に係る回路基板設計システムで扱う詳細基板モデルの一例を示した図である。 本発明の第１の実施形態に係る回路基板設計システムで扱う簡易基板モデルの一例を示した図である。 本発明の第１の実施形態に係る回路基板設計システムによるケーブル長補正特性計算処理のイメージを示した図である。 本発明の第１の実施形態に係る回路基板設計システムにおいて、仮想ケーブル電流及びケーブル長補正特性から実ケーブル電流を導出する例を示した図である。 本発明の第２の実施形態に係る回路基板設計システムのシステム構成を示した図である。 本発明の第２の実施形態に係る回路基板設計システムの動作に関するフローチャートを示した図である。 本発明の第３の実施形態に係る回路基板設計システムのシステム構成を示した図である。 本発明の第３及び第４の実施形態に係る回路基板設計システムの動作に関するフローチャートを示した図である。 本発明の第３の実施形態に係る回路基板設計システムによるケーブル長補正特性導出処理のフローチャートを示した図である。 本発明の第４及び第５の実施形態に係る回路基板設計システムのシステム構成を示した図である。 本発明の第５の実施形態に係る回路基板設計システムの動作に関するフローチャートを示した図である。 本発明の第５の実施形態に係る回路基板設計システムで扱うＥＭＩ特性とＥＭＩ許容条件との比較結果の一例を示した図である。 本発明の第５の実施形態に係る回路基板設計システムで扱う複数のケーブル接続位置候補が存在するプリント回路基板の一例を示した上面図である。 本発明の第６の実施形態に係る回路基板設計システムのシステム構成を示した図である。 本発明の第６及び第７の実施形態に係る回路基板設計システムの動作に関するフローチャートを示した図である。 本発明の第７の実施形態に係る回路基板設計システムのシステム構成を示した図である。 本発明の第７の実施形態に係る回路基板設計システムによる基板構成変更処理としてＰＣＢ設計情報を変更した際のプリント回路基板構造の違いを示した断面図である。 本発明の第７の実施形態に係る回路基板設計システムによる基板構成変更処理としてＰＣＢ設計情報を変更した際のプリント回路基板構造の違いを示した上面図である。 本発明の第７の実施形態に係る回路基板設計システムによる基板構成変更処理において、ＬＳＩ設計情報を変更した際の信号電圧Ｖの違いを示した図である。 本発明の第７の実施形態に係る回路基板設計システムによる基板構成変更処理において、ＬＳＩ設計情報を変更した際の信号電圧Ｖの違いを示した図である。 本発明の第７の実施形態に係る回路基板設計システムによる基板構成変更処理において、ケーブル構造設計情報を変更した際のケーブルの違いを示した図である。 本発明の第７の実施形態に係る回路基板設計システムによる基板構成変更処理において、ケーブル構造設計情報を変更した際のコモンモード放射の違いを示した図である。 本発明の実施例の回路基板設計システムで扱うプリント回路基板の構造を示した上面図である。 本発明の実施例の回路基板設計システムで扱うプリント回路基板の構造を示した断面図である。 本発明の実施例の回路基板設計システムで扱うプリント回路基板の詳細基板モデルの一例を示した図である。 本発明の実施例の回路基板設計システムで扱うプリント回路基板の簡易基板モデルの一例を示した図である。 本発明の実施例の回路基板設計システムで導出した仮想ケーブル電流および実ケーブル電流を示した図である。 本発明の実施例の回路基板設計システムで導出したケーブル長補正特性を示した図である。 本発明の実施例の回路基板設計システムで導出したケーブル接続位置候補ＡにおけるＥＭＩ特性を示した図である。 本発明の実施例の回路基板設計システムで導出したケーブル接続位置候補ＢにおけるＥＭＩ特性を示した図である。 本発明の実施例の回路基板設計システムで導出したケーブル接続位置候補ＣにおけるＥＭＩ特性を示した図である。 本発明の実施例の回路基板設計システムで導出したケーブル接続位置候補ＡにおけるＥＭＩ特性とＥＭＩ許容条件との比較結果を示した図である。 本発明の実施例の回路基板設計システムで導出したケーブル接続位置候補ＢにおけるＥＭＩ特性とＥＭＩ許容条件との比較結果を示した図である。 本発明の実施例の回路基板設計システムで導出したケーブル接続位置候補ＣにおけるＥＭＩ特性とＥＭＩ許容条件との比較結果を示した図である。 特許文献１の電磁界強度算出装置の構成図である。 特許文献２の電磁界強度算出装置の構成図である。
以下に、本発明を実施するための形態について図面を用いて説明する。但し、以下に述べる実施形態及び実施例には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
（第１の実施形態）
まず、本発明を実施するための第１の実施形態について図面を参照して詳細に説明する。
（構成）
図１に、本発明の第１の実施形態に係る回路基板設計システムの構成を示す。
図１の回路基板設計システムは、入力手段１と、ＥＭＩ特性導出手段２と、データベース３と、出力手段７と、を備えている。
入力手段１は、ケーブルが接続されたＰＣＢの構造情報やＬＳＩを含む実装された部品の設計情報などのデータを含む入力情報を、ＥＭＩ特性導出手段２に入力するための手段である。
ＥＭＩ特性導出手段２は、入力手段１から入力された入力情報を用いて、ケーブルの接続されたＰＣＢから発生するＥＭＩ特性を導出する。ＥＭＩ特性導出手段２は、解析モデル作成手段４と、基板解析手段５と、ＥＭＩ計算手段６と、を備えている。
解析モデル作成手段４は、入力情報からＰＣＢの解析モデルを作成する手段である。解析モデル作成手段４は、実際のケーブル（以下、「実ケーブル」とも記述）の長さより十分短い仮想的な長さのケーブル（以下「仮想ケーブル」とも記述）の接続されたＰＣＢの電磁界解析モデル（以下、「簡易基板モデル」とも記述）を作成する。
基板解析手段５は、解析モデル作成手段４で作成された簡易基板モデルを用いて電磁界解析を行う手段であり、仮想ケーブルを流れる電流（以下、「仮想ケーブル電流」とも記述）を電磁界解析によって導出する。
ＥＭＩ計算手段６は、基板解析手段５で導出した仮想ケーブル電流と、仮想ケーブル電流と実際のケーブルを流れる電流（以下、「実ケーブル電流」とも記述）との特性の相関特性である特性（以下、「ケーブル長補正特性」とも記述）とを用いて、実ケーブル電流の特性を導出し、かつ電流と放射の関係式に従ってコモンモード放射を計算する手段である。また、ＥＭＩ計算手段６は、入力情報にあるＰＣＢの構造において、ケーブルから発生するコモンモード放射特性であるＥＭＩ特性を導出することが可能である。
データベース３は、ケーブル長補正特性を格納している記憶手段である。データベース３に格納されたケーブル長補正特性は、ＥＭＩ計算手段６において実ケーブル電流を導出する際に読み出される構成になっている。
出力手段７は、ＥＭＩ特性導出手段２によって導出されたＥＭＩ特性を出力するための手段である。また、そのＥＭＩ特性が得られる設計情報を出力するとしてもよい。さらに、ＥＭＩ導出手段によって導出されたＥＭＩ特性に関するデータをグラフなどの形態で出力するとしてもよい。
以上が、本発明の第１の実施形態に係る回路基板設計システムの構成である。
（動作）
ここで、本発明の実施形態に係る回路基板設計システムの動作の特徴を簡潔にまとめる。
まず、ＰＣＢの基板情報やＬＳＩ情報、ケーブルの情報を用いて、ケーブルから発生するコモンモード放射であるＥＭＩ特性を導出するために電磁界解析モデルを作成する。このとき、基板に接続するケーブルは、実ケーブルの長さより十分短い仮想的な長さをもつ仮想ケーブルとする。
そして、その仮想ケーブルを接続した簡易基板モデルを用いて電磁界解析を行い、仮想ケーブル電流を導出する。
さらに、仮想ケーブル電流を実ケーブル電流に補正するための特性であるケーブル長補正特性を予め設定しておき、実際のケーブルが接続されていた場合の実ケーブル電流を、仮想ケーブル電流とケーブル長補正特性より導出する。
そして、コモンモード電流からコモンモード放射を計算する数式を用い、実ケーブル電流によってケーブルから発生するコモンモード放射を計算する。
上記の一連の操作によって、ＰＣＢのＥＭＩ特性を導出する。
以上が本発明の実施形態に係る回路基板設計システムの最も基本的な動作手順である。
ここで、本発明の第１の実施形態に係る一連の操作を、図２のフローチャートに沿って詳細に説明する。
図２のフローチャートは、基板設計情報入力処理から始まる（ステップ１１）。
ステップ１１の基板設計情報入力処理で入力される情報は、例えば、ＬＳＩ及びその他部品が実装され、かつケーブルが接続された構成のＰＣＢにおいて、そのレイアウトや層構造を含めた基板やケーブルの物理構造や、実装されるＬＳＩその他の部品の情報等、ＰＣＢから発生するＥＭＩ特性を導出するのに必要な情報である。これらの情報を基板設計情報と称する。これらの基板設計情報は、図１の入力手段１によって入力される。
次に、図１のＥＭＩ特性導出手段２内の解析モデル作成手段４は、入力された基板設計情報を用いた簡易基板モデル作成処理を実行する（ステップ１２）。
ステップ１２の簡易基板モデル作成処理において、解析モデル作成手段４は、ケーブル以外のＰＣＢの構造を反映させ、ケーブルとして仮想ケーブルを接続した簡易基板モデルを作成する。
次に、図１のＥＭＩ特性導出手段２内の基板解析手段５は、簡易基板モデルを用いた仮想ケーブル電流導出処理を実行する（ステップ１３）。
ステップ１３の仮想ケーブル電流導出処理において、基板解析手段５は、仮想ケーブルを流れる仮想ケーブル電流を導出する。
次に、図１のＥＭＩ特性導出手段２内のＥＭＩ計算手段６は、仮想ケーブル電流を用いたケーブル長補正ＥＭＩ特性計算処理を実行する（ステップ１４）。
ステップ１４のケーブル長補正ＥＭＩ特性計算処理において、ＥＭＩ計算手段６は、図１のデータベース３に格納されているケーブル長補正特性を読み出し、仮想ケーブル電流とケーブル長補正特性とから、実ケーブル電流を導出する。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式より、実ケーブル電流を用いてケーブルから発生するコモンモード放射特性を計算する。
そして、ＥＭＩ特性導出手段２は、ステップ１４で導出されたコモンモード放射特性を図１の出力手段７に出力する結果出力処理を実行する（ステップ１５）
以上の一連の処理が第１の実施形態に係る処理である。
また、簡易基板モデルに接続される仮想ケーブルの長さについては、解析する最大周波数をＦcとした場合、仮想ケーブルの長さの最大値Ｌclとして以下の式１によって自動的に求めることもできる。
Ｌcl＝３００×１０6／（４×Ｆc）・・・（１）
通常、式１は、左辺が右辺以下であるという不等式で表され、その場合は、仮想ケーブルの長さの最大値Ｌclが、解析する最大周波数Ｆcの波長λcの１／４以下であることを示す。ケーブル長が波長の１／４になると、ケーブル電流に共振成分が生じてしまう。そのため、仮想ケーブルの長さを、解析範囲の中で最も波長の短い最大周波数の１／４以下の長さにすることで、仮想ケーブル電流にケーブル長による共振成分を含まないようにすることが可能になる。
また、仮想ケーブルの長さがあまり短すぎると、仮想ケーブルと基板モデルの厚み方向のサイズがあまり変わらなくなってしまい、仮想ケーブル電流から実ケーブル電流を精度良く再現するのが困難になってしまう。その点については、仮想ケーブルの長さが波長の１／４程度の長さであれば、基板モデルの厚み方向のサイズよりは十分長いため、仮想ケーブル電流から実ケーブル電流を精度良く再現することが可能である。
（具体例）
ここで、具体的な例として、図３の水平面レイアウト、図４の断面構造で示されるように、ＬＳＩ及びその他部品が実装され、ケーブルが接続された構成のＰＣＢの基板情報を入力情報とした場合における第１の実施形態の一例を示す。
図３はＰＣＢ２０の水平面レイアウトの一例である。
図３において、ＰＣＢ２０上には、送信側ＬＳＩ２１及び受信側ＬＳＩ２２が実装されており、そのＬＳＩ間には信号配線２３が接続され、信号配線２３に配線電流２４が流れる。また、ＰＣＢ２０上には、ＬＳＩの他に、コンデンサや抵抗等の実装部品２５が実装されている。また、ＰＣＢ２０上には、コネクタ２６を介してケーブル２７が接続されている。
信号配線２３とケーブル２７には電磁界的に結合が生じるため、信号配線２３に配線電流２４が流れると、ケーブル２７にはケーブル電流２８が流れる。
そして、ケーブル電流２８を発生源とし、ケーブル２７をアンテナとしてコモンモード放射であるＥＭＩ２９が発生する。
なお、ＥＭＩ２９は、信号配線２３やＬＳＩ２１、２２内の配線、ＰＣＢ２０の図示しない電源−ＧＮＤ間からも発生するが、ケーブル電流２８はリターンパスのないコモンモード電流である。そのため、ケーブル２７から発生するコモンモード放射が、系全体の放射の中で支配的となる。そこで、この例においては、ＥＭＩ特性としてはケーブル２７から発生するコモンモード放射のみを考慮している。
図４はＰＣＢ２０の断面の例である。なお、ＰＣＢ２０の表面導体層３１（厚さｔ−ｔｍ）には信号配線２３や実装部品２５が実装されるパッドが形成され、内部導体層３３（厚さｔ−ｉｎｍ）には図示しないグランド層や電源層、内部配線が形成されている。また、導体層がない部分は誘電体層３２（厚さｔ−ｉｎｓ）となっており、その誘電体層３２の内部には、表面導体層３１と内部導体層３３とを電気的に接続するヴィア３４がある構成となっている。
この具体例の動作を図２のフローに沿って説明する。
図２において、まず、基板設計情報入力処理において、入力手段１は、上記ＰＣＢ２０の構成における基板設計情報を、図１のＥＭＩ特性導出手段２に入力する（ステップ１１）。
次に、図２の解析モデル作成処理において、図１の解析モデル作成手段４は、入力された基板設計情報を用いて簡易基板モデルを作成する（ステップ１２）。
ここでは、簡易基板モデルの解析手段として、ＦＤＴＤ法を用いて電磁界解析を行うシステムが用いられていたとする。その場合、上記ＰＣＢ２０の基板設計情報から、図５に示したような３次元（以下、「３Ｄ」とも記述）構造の電磁界解析モデルが生成される。
図５の電磁界解析モデルでは、送信側ＬＳＩ２１からの配線電流２４を流すための３D解析に適応した送信信号源（図示しない）からの信号を入力とする。
送信側パラメータ４１は、送信側ＬＳＩ２１の構造及び電気特性から解析に必要な部分だけを抽出したパラメータである。受信側パラメータ４２は、受信側ＬＳＩ２２の構造及び電気特性から解析に必要な部分だけを抽出したパラメータである。配線パラメータ４３は、基板信号配線２３の３Ｄ構造情報及び電気特性を抽出したパラメータである。基板部分パラメータ４４は、各層の厚みや電気特性である層構成３５から必要な情報を抽出したパラメータである。部品パラメータ４５は、実装部品２５の構造及び特性から解析に必要な部分だけを抽出したパラメータである。コネクタパラメータ４６は、コネクタ２６の構造及び特性から解析に必要な部分だけを抽出したパラメータである。ケーブルパラメータ４７は、接続された部品の構造と特性・ケーブルの構造と電気特性を含めたパラメータである。ヴィアパラメータ４８は、ヴィア３４の３Ｄ構造情報及び電気特性を抽出したパラメータである。
ここで、ケーブルパラメータ４７において、実ケーブル長でモデルを作成すると、図６のようになる。
図６においては、便宜上、ケーブルの部分のモデルをケーブルモデル５２、その他の部分を基板モデル５１とするが、ケーブルの長さはＰＣＢに比べて非常に大きく、解析空間５３の大きさはほぼケーブルのサイズに依存してしまう。
今回作成されるモデルは、図７に示すように、仮想ケーブルモデル５６を接続した簡易基板モデルであるため、解析空間５７は、図６に示すモデルに比べ、十分に小さくなっている。そのため、図７に示したような簡易基板モデルで、ケーブルから発生するコモンモード放射特性であるＥＭＩ特性５５を直接解析によって短時間で導出することが可能である。
ここで、図１の基板解析手段５は、図２の仮想ケーブル電流導出処理により図７に示す簡易基板モデルの仮想ケーブル電流５８を求める（ステップ１３）。基板解析手段５は、予め設定されている適切なサイズになるようにメッシュの数を調整する等の指針に基づく調整機能により、生成された簡易基板モデルを適切なメッシュサイズに分割する。ここで、基板解析手段５は、ＦＤＴＤ法のメカニズムによってメッシュ分割されたモデルを電磁界解析することによって、仮想ケーブル電流Ｉc1を導出する。
次に、図１のＥＭＩ計算手段６は、図２のステップ１４のケーブル長補正ＥＭＩ特性計算処理を実行し、入力された基板設計情報に基づくＥＭＩ特性を導出する。
ここで、ステップ１４のケーブル長補正ＥＭＩ特性計算処理の詳細について説明する。
まず、ＥＭＩ計算手段６は、図１のデータベース３に格納されたケーブル長補正特性ｒcを読み出し、図８に示す仮想ケーブル電流Ｉc1５８とケーブル長補正特性ｒcから、実ケーブルを流れる実ケーブル電流Ｉc（実ケーブル電流５９）を導出する。
実ケーブル電流Ｉcの特性は、例えば、図９に示すように、仮想ケーブル電流Ｉc1の特性とケーブル長補正特性ｒcとを掛け合わせて導出する。
次に、ＥＭＩ計算手段６は、求められた実ケーブル電流Ｉcにより、ケーブルモデル５２から発生するコモンモード放射の特性であるＥＭＩ特性６０を導出する。計算式としては、非特許文献１（「わかりやすいアナログ・デジタル混在回路のノイズ対策実務入門」、鈴木茂夫著、日刊工業新聞社、２００７年）に記載された式を使うことができる。非特許文献１によると、仮想ケーブル電流Ｉc1の周波数をＦ、ケーブル長をＬとし、ケーブルからの距離をＤとしたときのコモンモード放射電界の強さＥcmは、以下の式２により計算できるとされている。
Ｅcm＝１．２５７×１０-6×Ｉc1×Ｆ×Ｌ／Ｄ・・・（２）
次に、図２の結果出力処理７により、ケーブル２７からのコモンモード放射であるＥＭＩ特性が出力されて、一連の処理が終了する（ステップ１５）。
この一連の処理により、図３及び図４に示したようなＰＣＢ構成におけるＥＭＩ特性を、短時間で精度良く導出することが可能になる。
以上が、具体例を用いた第１の実施形態の詳細説明である。なお、上記の具体例は一例であって、その構成や動作に種々の変更を加えたものも本発明の範囲に含まれるものとする。
実際のケーブルをそのままモデル化したＰＣＢの電磁界解析モデル（以下、「詳細基板モデル」とも記述）では、ケーブルの長さが解析空間を大きくする支配的な要因になるため、解析規模は非常に増大してしまう。それに対し、本発明の第１の実施形態で示した簡易基板モデルによれば、実際のケーブル長と比較して仮想ケーブルの長さが十分に短いために解析空間を圧縮でき、その分解析規模が小さくなる。
また、本発明の第１の実施形態で示した簡易基板モデルによれば、解析空間が小さくなっているために解析メッシュの数を減らす必要がなく、解析精度を落とさずに仮想ケーブル電流をより短時間で導出することが可能である。
すなわち、本発明の第１の実施形態に係る前述の一連の操作によれば、詳細基板モデルによって解析を行うよりも短時間でコモンモード放射を導出することが可能である。加えて、精度の良いケーブル補正特性が設定されていれば、解析精度を落とすことなくコモンモード放射を導出することができる。
また、本発明の回路基板設計システムによれば、ケーブルが接続されるＰＣＢの設計段階において、電気回路や電磁波に関する深い知識を有していない人でも、ケーブルから発生するＥＭＩ特性（コモンモード放射）が低レベルとなるようなＰＣＢの設計を短時間で精度良く行なうことが可能となる。
ＰＣＢの設計情報を用いてＰＣＢから発生するＥＭＩ、特にケーブルから発生するコモンモード放射を導出するＥＭＩ特性導出手段としては、例えば、一般的な電磁界解析ツールやシステムを用いることが可能である。
それらのＥＭＩ特性導出手段への入力情報としては、ＰＣＢの外形構造及び部品やコネクタとの接続情報を含んだＣＡＤデータ、実装されたＬＳＩの動作や構造を示すデータシート、実装された部品のデータシート等を設定すれば良い（ＣＡＤ：Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ）。これらのデータは、ＰＣＢの初期設計段階において設計者が一般に入手可能なデータである。また、これらの情報を解析ツールへ入力して解析モデルを作成することが可能な入力ツールやシステムも存在しており、それらを入力する手段として用いることも可能である。
さらに、上記一連の処理を反映したプログラムを提供することにより、電気回路や電磁波に関する深い知識を有していない人でも、短時間で精度良く、ＥＭＩ特性が低レベルであるＰＣＢの構成を設計することが可能になる。
（第２の実施形態）
次に、本発明の第２の実施形態について図面を参照して詳細に説明する。
（構成）
図１０に、本発明の第２の実施形態に係るシステム構成を示す。第２の実施形態は、図１に示した第１の実施形態のシステム構成に、ＥＭＩ特性判定手段８を追加した構成となっている。なお、図１０において、ＥＭＩ特性判定手段８以外の構成要素には図１と同じ符号を付けた。
ＥＭＩ特性判定手段８は、ＥＭＩ特性導出手段２によって導出されたＥＭＩ特性と、データベース３内に格納されたＥＭＩ特性の許容される条件であるＥＭＩ許容条件とを比較検討し、導出されたＥＭＩ特性がＥＭＩ許容条件を満たしているかどうかを判定する手段である。
そして、出力手段７には、導出されたＥＭＩ特性だけではなく、入力されたＰＣＢの構成がＥＭＩ許容条件を満たしているかどうかの判定結果も出力される構成になっている。
（動作）
図１１は、本発明の第２の実施形態に係る処理を示したフローチャートである。このフローは、図２に示した第１の実施形態の処理を示したフローチャートに、ＥＭＩ特性判定処理を追加したものとなっている。
以下において、図１１のフローチャートに沿って第２の実施形態に係る処理を説明する。
まず、入力手段１は、ＰＣＢの基板設計情報を図１０のＥＭＩ特性導出手段２に入力する基板設計情報入力処理を実行する（ステップ２１）。
次に、図１０のＥＭＩ特性導出手段２内の解析モデル作成手段４は、入力された基板設計情報を基に簡易基板モデルを作成する簡易基板モデル作成処理を実行する（ステップ２２）。
次に、図１０のＥＭＩ特性導出手段内２の基板解析手段５は、簡易基板モデルを用いて、仮想ケーブルを流れる仮想ケーブル電流を導出する仮想ケーブル電流導出処理を実行する（ステップ２３）。
次に、図１０のＥＭＩ特性導出手段２内のＥＭＩ計算手段６は、仮想ケーブル電流を用いたケーブル長補正ＥＭＩ特性計算処理を実行する（ステップ２４）。
ステップ２４のケーブル長補正ＥＭＩ特性計算処理において、まず、ＥＭＩ計算手段６は、図１０のデータベース３に格納されているケーブル長補正特性を読み出し、仮想ケーブル電流とケーブル長補正特性から、実際のケーブルを流れる実ケーブル電流を導出する。さらに、ＥＭＩ計算手段６は、設定されたケーブルを流れる電流と放射の関係式より、先ほど導出した実ケーブル電流を用いてケーブルから発生するコモンモード放射特性を計算する。
以上の図１１に示した第２の実施形態に係るステップ２１〜２４は、図２に示した第１の実施形態に係るステップ１１〜１４と同様である。
そして、図１０のＥＭＩ特性判定手段８は、ＥＭＩ特性判定処理を実行する（ステップ２５）。
ステップ２５のＥＭＩ特性判定処理において、ＥＭＩ特性判定手段８は、図１０のデータベース３に格納されているＥＭＩ許容条件を読み出し、そのＥＭＩ許容条件と導出されたコモンモード放射特性との比較検討を行い、コモンモード放射特性がＥＭＩ許容条件を満たしているかどうか判定する。
そして、ＥＭＩ特性判定手段８は、導出されたコモンモード放射特性であるＥＭＩ特性と、ＥＭＩ許容条件を満たしているかどうかの判定結果を図１０の出力手段７に出力する結果出力処理を実行する（ステップ２６）。
以上の一連の処理が第２の実施形態に係る処理である。
ここで、ＥＭＩ判定手段における比較検討波形の例を図１７に示す。
図１７は、導出されたＥＭＩ特性とＥＭＩ許容条件との比較結果である。ここでは、２通りのＥＭＩ特性とＥＭＩ許容条件との比較結果を示している。ＥＭＩ許容条件は、周波数（Ｆ：Ｆｒｅｑｕｅｎｃｙ）によらない一定の値を示す電界の強さＥ（Ｅ：Ｅｌｅｃｔｒｉｃ Ｆｉｅｌｄ）であり、右図のようにＥＭＩ特性がＥＭＩ許容条件の値以下であれば、ＥＭＩ許容条件を満たすとする。
図１７左図のＥＭＩ許容条件の例においては、ＥＭＩ特性（実線）がＥＭＩ許容条件の値（点線）以上になる周波数範囲があるため、ＥＭＩ許容条件を満たさないと判定される。
一方、図１７右図のＥＭＩ許容条件の例では、ＥＭＩ特性（実線）が全ての周波数範囲でＥＭＩ許容条件（点線）の値を下まわっているため、ＥＭＩ許容条件を満たすと判定される。
図１０の出力手段７には、基板設計情報によって、ＥＭＩ許容条件（点線）及びＥＭＩ波形のグラフ（実線）とＥＭＩ許容条件を満たさないという判定結果（例えば図１７の左図）、または、ＥＭＩ許容条件Ｂ（点線）及びＥＭＩ波形のグラフ（実線）とＥＭＩ許容条件を満たすという判定結果（例えば図１７の右図）が出力されることになる。
また、図１７に示したような比較結果を出力することによって、ＰＣＢ２０の構成に従い、どの周波数帯でＥＭＩ特性がＥＭＩ許容条件を満たさないのか、またどれだけ改善が必要なのか、またはＥＭＩ許容条件に対してどれだけのマージンがあるかといった条件が判り、定量的な評価を行うことが可能となる。
このように、第２の実施形態のようにＥＭＩ許容条件を設定しておき、導出されたＥＭＩ特性がＥＭＩ許容条件を満たすかどうかを判定する処理を追加することも可能である。この処理を先ほどの第１の実施形態に係る一連の処理に追加することによって、ＰＣＢがＥＭＩ許容条件を満たすように設計されているかどうかを自動的に判定することが可能になる。
また、本発明の第２の実施形態によれば、ケーブルの接続されたＰＣＢから発生するコモンモード放射の特性を短時間で導出し、ケーブルから発生するＥＭＩの許容できる条件であるＥＭＩ許容条件の判定を短時間で行うことができる。それによって、ＰＣＢから発生するＥＭＩ特性が低レベルとなるような構造及び仕様で設計されているか否かの判断が可能となり、ＥＭＩの許容値を満たすようなＰＣＢの構造の設計を容易に行なうことができる。
さらに、本発明の第２の実施形態によって導出されるＥＭＩ特性は定量的な値であるため、設計されたＰＣＢの構造がＥＭＩ許容条件に対しどれだけのマージンを持っているかの判断も可能となる。そのため、必要に応じてＥＭＩ許容条件の特性を変更することにより、よりマージンを持ったＰＣＢの構造または仕様を設計することができる。
（第３の実施形態）
次に、本発明の第３の実施形態について図面を参照して詳細に説明する。
（構成）
図１２に、本発明の第３の実施形態に係るシステム構成を示す。第３の実施形態は、図１０に示した第２の実施形態のシステム構成において、ケーブル長補正特性導出手段９が追加されている。ケーブル長補正特性導出手段９で導出されたケーブル長補正特性は、データベース３にフィードバックされる。
第３の実施形態では、データベース３にケーブル長補正特性が格納されていない場合、解析モデル生成手段４及び基板解析手段５における解析結果から、ケーブル長補正特性導出手段９においてケーブル長補正特性を導出し、データベース３にフィードバック可能になっている。ケーブル長補正特性導出手段９において作成されたケーブル長補正特性は、データベース３に格納され、他の基板設計情報が入力されたときに、改めて読み出せるようになっている。また、第３の実施形態に係るシステムにおいて、ケーブル長補正特性を作成する際に途中で導出されるＥＭＩ特性とＥＭＩ特性判定手段８での判定結果は、出力手段７に出力可能な構成となっている。
（動作）
図１３は、本発明の第３の実施形態に係る処理を示したフローチャートである。このフローは、図１１に示した第２の実施形態の処理を示したフローチャートに、ケーブル長補正特性導出処理を追加したものとなっている。
まず、入力手段１は、図１２のＥＭＩ特性導出手段２ＢにＰＣＢの基板設計情報を入力する基板設計情報入力処理を実行する（ステップ３１）。
次に、図１２の解析モデル作成手段４、基板解析手段５及びケーブル長補正特性導出手段９は、入力された基板設計情報を用いてケーブル長補正特性導出処理を実行する（ステップ３２）。
ここでは、解析モデル作成手段４及び基板解析手段５から構成される基板生成手段によって図６に示すような詳細基板モデル及び図７に示すような簡易基板モデルを作成する。また、基板解析手段５は、図６に示す実ケーブル電流５４及び図７に示す仮想ケーブル電流５８を導出する。さらに、ケーブル長補正特性導出手段９は、実ケーブル電流５４及び仮想ケーブル電流５８を用いてケーブル長補正特性を導出する。ケーブル長補正特性導出手段９は、ここで得られたケーブル長補正特性を図１２のデータベース３に格納する。
次に、図１２の解析モデル作成手段４は、簡易基板モデル作成処理を実行する（ステップ３３）。ただし、ステップ３２のケーブル長補正特性導出処理において簡易基板モデルは既に作成されているため、ステップ３３の処理は既に作成されている簡易基板モデルを呼び出すだけでも構わないし、飛ばしても構わない。
次に、図１２の基板解析手段５は、仮想ケーブル電流導出処理行う（ステップ３４）。ただし、ステップ３２のケーブル長補正特性導出処理において仮想ケーブル電流５８は既に導出されているため、ステップ３４の処理は導出されている仮想ケーブル電流５８を呼び出すだけでも構わないし、飛ばしても構わない。
次に、図１２のＥＭＩ計算手段６は、ケーブル長補正ＥＭＩ特性計算を実行する（ステップ３５）。ただし、ケーブル長補正特性導出処理において実ケーブル電流５４は既に導出されている。そのため、ＥＭＩ計算手段６は、図１２のデータベース３に格納されているケーブル長補正特性を読み出し、仮想ケーブル電流及びケーブル長補正特性から、実際のケーブルを流れる実ケーブル電流５９（図８）を導出する処理を行ってもよい。また、ＥＭＩ計算手段６は、ケーブル長補正特性導出処理において導出した実ケーブル電流５４を呼び出すだけでも構わない。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式より、実ケーブル電流（５４または５９）を用いてケーブルから発生するコモンモード放射特性を計算する。
そして、図１２のＥＭＩ特性判定手段８は、ＥＭＩ特性判定処理を実行する（ステップ３６）。
ステップ３６のＥＭＩ特性判定処理において、ＥＭＩ特性判定手段８は、図１２のデータベース３に格納されているＥＭＩ許容条件を読み出し、そのＥＭＩ許容条件と導出されたコモンモード放射特性との比較検討を行い、コモンモード放射特性がＥＭＩ許容条件を満たしているかどうか判定する。
そして、ＥＭＩ特性判定手段８は、導出されたコモンモード放射特性であるＥＭＩ特性と、ＥＭＩ許容条件を満たしているかどうかの判定結果を図１２の出力手段７に出力する結果出力処理を実行する（ステップ３７）。
以上の一連の処理が第３の実施形態に係る処理フローである。なお、第３の実施形態では、図１３のステップ３８は実行されないものとする。
この処理によれば、最初はデータベース３にケーブル長補正特性が格納されていなくても、実際の基板設計情報からケーブル長補正特性を導出することができる。また、導出したケーブル長補正特性は、他の基板設計情報からＥＭＩ特性を導出する際にも使用することができる。
図１４は、ステップ３２のケーブル長補正特性導出処理の詳細なフローチャートを示している。
まず、図１２の解析モデル作成手段４は、詳細基板モデル作成処理を実行する（ステップ３０１）。
ステップ３０１の詳細基板モデル作成処理は、図３及び図４に示したようなＰＣＢ２０の基板設計情報から、図６に示すような詳細基板モデルを作成する処理である。ＰＣＢ２０に接続されるケーブルモデル５２は、実際のケーブル長を再現したものとなっている。
次に、図１２の基板解析手段５は、実ケーブル電流導出処理を実行する（ステップ３０２）。
ステップ３０２の実ケーブル電流導出処理において、基板解析手段５は、図６に示すような詳細基板モデルの電磁界解析を行い、実ケーブル電流５４を導出する。
次に、図１２の解析モデル作成手段４は、図７に示すような簡易基板モデルを作成する簡易基板モデル作成処理Ｓ１４を実行する（ステップ３０３）。
次に、図１２の基板解析手段５は、仮想ケーブル電流導出処理を実行する（ステップ３０４）。
ステップ３０４の仮想ケーブル電流導出処理において、基板解析手段５は、図７に示すような簡易基板モデルの電磁界解析を行い、仮想ケーブル電流５８を導出する。
次に、図１２のケーブル長補正特性導出手段９は、ケーブル長補正特性計算処理を実行する（ステップ３０５）。
ステップ３０５のケーブル長補正特性計算処理において、ケーブル長補正特性導出手段９は、実ケーブル電流５４と仮想ケーブル電流５８よりケーブル長補正特性を導出する。このケーブル長補正特性導出処理の一例としては、図９に示したグラフを参照すると、実ケーブル電流特性を仮想ケーブル電流特性で除して、ケーブル長補正特性を導出する、という方法を用いることができる。
次に、図１２のケーブル長補正特性導出手段９は、データベース出力処理を実行する（ステップ３０６）。
ステップ３０６のデータベース出力処理において、ケーブル長補正特性導出手段９は、図１２のデータベース３に導出したケーブル長補正特性を出力し、このケーブル長補正特性導出処理の一連の処理は終了する。
本発明の第３の実施形態によると、他の基板設計情報を用いてＰＣＢのＥＭＩ特性を導出するときに、実際の基板設計情報から導出したケーブル長補正特性を使用できる。そのため、複数の基板設計情報を設定した場合に、全ての基板設計情報において詳細なモデルを作成してＥＭＩ特性を電磁界解析によって直接導出し、ＥＭＩ特性及びＥＭＩ許容条件を満たすかどうかの判定を行うよりも、短時間で結果を得ることができる。また、ＥＭＩ特性を導出してＥＭＩ許容条件を満たすかどうかの判定をしたいＰＣＢの基板設計情報のパターン数が増えるほど、本実施形態の優位性は上昇することになる。
本発明の第３の実施形態によれば、例えば、仮想ケーブル電流にケーブル長補正特性を乗算し、その近似特性をとるといった方法を用いることによって、仮想ケーブル電流とケーブル長補正特性との演算も自動的に行うことも可能である。その結果、計算式をそのまま用いて、実ケーブル電流からコモンモード放射を導出することができ、仮想ケーブル電流からコモンモード放射を自動かつ短時間で導出することができる。
また、本発明の第３の実施形態によれば、ケーブル長補正特性が設定されていない場合に、詳細基板モデルと簡易基板モデルを用いてそれぞれの解析結果からケーブル長補正特性を導出することも可能である。具体的には、例えば、それぞれの解析モデルを用いて導出した実ケーブル電流特性と仮想ケーブル電流特性とから電流比を計算するという方法を用いることができる。ここで得られたケーブル長補正特性は、例えば、ケーブルが接続される位置が変更されるなどして設計条件が変更された場合に、第３の実施形態に係る一連の処理を行うときにそのまま使用することが可能である。こうした状況であっても、それぞれのケーブルの接続位置でそれぞれ詳細基板モデルを作成して解析を行い、それぞれの接続位置におけるコモンモード放射を導出するよりも、より短時間でコモンモード放射を導出することが可能となる。
（第４の実施形態）
次に、本発明の第４の実施形態について図面を参照して詳細に説明する。
（構成）
図１５に、本発明の第４の実施形態に係るシステム構成を示す。第４の実施形態は、図１２に示した第３の実施形態のシステム構成において、記憶装置１０が追加された構成になっている。
記憶装置１０は、データベース３及びＰＣＢの構造や部品の情報であるＰＣＢ設計情報１１、ＬＳＩの構造や特性の情報であるＬＳＩ設計情報１２、ケーブルの物理構造であるケーブル構造設計情報１３といった基板設計情報が格納されている記憶手段である。
ＥＭＩ特性導出手段２Ｂには、入力手段１によって、記憶装置１０より基板設計情報が自動的に入力される。入力された基板設計情報及びデータベース３からのケーブル長補正特性やＥＭＩ許容条件から、自動的にＥＭＩ特性の導出及び導出されたＥＭＩ特性がＥＭＩ許容条件を満たすかどうかの判定結果が出力される構成になっている。また、ＥＭＩ特性判定手段８は、出力手段７にＥＭＩ特性がＥＭＩ許容条件を満たすかどうかの判定結果を出力するだけではなく、出力結果を基板設計情報（ＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３）に反映する構成になっている。
ＰＣＢ設計情報１１の例としては、２次元ＣＡＤデータに代表されるような、基板のプレーンや配線のサイズや部品の接続位置、その特性情報、ケーブルの接続情報が含まれている。また、ＰＣＢ設計情報１１には、図４に示した基板の層構造の情報、具体的には、表面導体層３１、誘電体層３２、内部導体層３３、ヴィア３４、層構成３５及び各層毎の電気導電率や比誘電率等の電気特性の情報が含まれている。さらに、ＰＣＢ設計情報１１には、実装されている部品の３次元構造や電気特性が含まれている。
ＬＳＩ設計情報１２の例としては、図３の送信側ＬＳＩ２１の情報として、信号配線２３に配線電流２４を流す出力バッファでの信号電圧波形と出力バッファの構造情報、受信側ＬＳＩ２２の情報として、入力バッファの構造情報が挙げられる。
ケーブル構造設計情報１３の例としては、ケーブルの長さ又は径等の構造情報や電気特性、反対側の端子の接続情報等が挙げられる。
（動作）
本発明の第４の実施形態に係る処理は、第３の実施形態と同様に図１３のフローチャートに従う。
まず、入力手段１は、図１５の記憶装置１０に格納されたＰＣＢの基板設計情報（ＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３）を図１５のＥＭＩ特性導出手段２Ｂに入力する基板設計情報入力処理を実行する（ステップ３１）。
ステップ３１の基板設計情報入力処理において、例えば、基板のＣＡＤデータなどのＰＣＢ設計情報１１（回路基板設計情報）が入力されると、その基板に実装されている部品の情報も連動して入力されるとしてもよい。さらに、実装されるＬＳＩの情報であるＬＳＩ設計情報１２（半導体集積回路設計情報）及び接続されるケーブルの情報であるケーブル構造設計情報１３が連動して入力される、としてもよい。
次に、図１５の解析モデル作成手段４、基板解析手段５及びケーブル長補正特性導出手段９は、入力された基板設計情報を用いたケーブル長補正特性導出処理を実行する（ステップ３２）。
ステップ３２のケーブル長補正特性導出処理においては、解析モデル作成手段４及び基板解析手段５から構成される基板生成手段は、詳細基板モデル（図６）及び簡易基板モデル（図７）を作成する。そして、基板解析手段５は、実ケーブル電流５４（図６）及び仮想ケーブル電流５８（図７）を導出する。その後、ケーブル長補正特性導出手段９は、実ケーブル電流５４及び仮想ケーブル電流５８を用いてケーブル長補正特性を導出する。得られたケーブル長補正特性は、図１５の記憶装置１０のデータベース３に格納する。
次に、図１５の基板解析手段５は、簡易基板モデル作成処理を実行する（ステップ３３）。ただし、既にステップ３２のケーブル長補正特性導出処理において簡易基板モデルは作成されているため、この処理においては既に作成されている簡易基板モデルを呼び出すだけでも構わないし、飛ばしても構わない。
次に、図１５の基板解析手段５は、仮想ケーブル電流導出処理を実行する（ステップ３４）。ただし、既にステップ３２のケーブル長補正特性導出処理において仮想ケーブル電流５８は導出されているため、この処理においては導出されている仮想ケーブル電流５８を呼び出すだけでも構わないし、飛ばしても構わない。
次に、図１５のＥＭＩ計算手段６は、ケーブル長補正ＥＭＩ特性計算を実行する（ステップ３５）。ただし、既にステップ３２のケーブル長補正特性導出処理において実ケーブル電流５４が導出されている。そのため、ＥＭＩ計算手段６は、図１５のデータベース３に格納されているケーブル長補正特性を読み出し、仮想ケーブル電流５８とケーブル長補正特性とを用いて、実際のケーブルを流れる実ケーブル電流５９（図８）を導出する処理を行ってもよい。また、ＥＭＩ計算手段６は、ステップ３２のケーブル長補正特性導出処理において導出した実ケーブル電流５４を呼び出すだけでも構わない。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式より、実ケーブル電流（５４または５９）を用いてケーブルから発生するコモンモード放射特性を計算する。
そして、図１５のＥＭＩ特性判定手段８は、ＥＭＩ特性判定処理を実行する（ステップ３６）。
ステップ３６のＥＭＩ特性判定処理において、ＥＭＩ特性判定手段８は、図１５の記憶装置１０のデータベース３に格納されているＥＭＩ許容条件を読み出し、導出されたコモンモード放射特性との比較検討を行う。そして、ＥＭＩ特性判定手段８は、比較検討結果を基に、コモンモード放射特性がＥＭＩ許容条件を満たしているかどうか判定する。
そして、ＥＭＩ特性判定手段８は、導出されたコモンモード放射特性であるＥＭＩ特性と、ＥＭＩ許容条件を満たしているかどうかの判定結果と、を図１５の出力手段７に出力する結果出力処理を実行する（ステップ３７）。
ここで第４の実施形態に係る一連の動作は終了する。ただし、ステップ３７と並行して基板設計情報書き換え処理が同時に実行されるとしてもよい（ステップ３８）。
ステップ３８の基板設計情報書き換え処理においては、記憶装置１０の基板設計情報（ＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３）が、ＥＭＩ特性及びＥＭＩ許容条件を反映して書き換えられる。例えば、記憶装置１０の基板設計情報に対して、設定されたＥＭＩ許容条件を満たしているかどうかの判定結果を反映させてもよい。また、ＥＭＩ許容条件を満たしていない場合には、例えば、ＣＡＤデータ上にエラーが記録され、同時に図１７左図に示したようなＥＭＩ許容条件との比較結果が出力されるといった処理を実行されてもよい。
このように、第４の実施形態を用いれば、設定されたＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３といった基板設計情報が連動して入力される。また、それらの基板設計情報に基づいてＥＭＩ特性の導出及びＥＭＩ許容条件を満たしているかどうかの判定結果が出力される。そのため、電気回路や電磁波に関する深い知識を有していない人でも、基板設計情報を記憶装置１０に設定することができさえすれば、システムにより一連の処理を実行させることができる。よって、ケーブルから発生するコモンモード放射が低レベルとなるようなＰＣＢの構造及び仕様を容易に設計することが可能になる。
本発明の第４の実施形態が反映されたシステムにおいては、ＰＣＢの構造情報やＬＳＩを含む実装された部品の設計情報、ケーブルの構造情報を入力情報として設定する。そして、その入力情報を用いて一連の処理をコンピュータに実行させることによって、ケーブルから発生するコモンモード放射が低レベルとなるようなＰＣＢの構造及び仕様を設計することが可能になる。この作業は、電気回路や電磁波に関する深い知識を有していない人でも容易に行うことができる。
さらに、第４の実施形態によれば、ケーブル長補正特性は電磁界解析を用いて逆に算出することが可能である。そのため、一つのパターンでの処理からケーブル長補正特性を導出し、求められたケーブル長補正特性を他の複数のパターンに適用することも可能である。その結果、複数のパターンにおけるＥＭＩ特性の導出を精度良く、より短時間で実行することが可能になる。
以上のように、本発明の第４の実施形態では、ＰＣＢの構造及び仕様等の設計情報やＥＭＩ許容条件、ケーブル長補正特性を予め設定しておく。そして、第４の実施形態に係るシステムによって、ＰＣＢから発生するＥＭＩ特性が低レベルになっているかどうかの自動的な判定及び最適な構造の設計を、電気回路や電磁波に関する深い知識を有していない人でも自動的に行うことが可能となる。
（第５の実施形態）
次に、本発明の第５の実施形態について図面を参照して詳細に説明する。
（構成）
本発明の第５の実施形態においても、第４の実施形態と同様に図１５に示したシステム構成をとる。第５の実施形態においては、例えば、図１８に示すようなＰＣＢ２０上にケーブルを接続するためのケーブル位置候補３０が複数存在し、その中で最適なケーブル接続位置（コネクタ位置）を見出す用途に図１５に示したシステムを適用する。なお、原則として、データベース３には初期状態としてケーブル長補正特性は含まれていないものとする。
（動作）
図１６は、本発明の第５の実施形態に係る処理を示すフローチャートである。
まず、入力手段１は、図１５の記憶装置１０に格納されたＰＣＢの基板設計情報（ＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３）を図１５のＥＭＩ特性導出手段２Ｂに入力する基板設計情報入力処理を実行する（ステップ４１）。
ステップ４１の基板設計情報入力処理においては、図１８のようなＰＣＢ２０の構造において基板のＣＡＤデータなどのＰＣＢ設計情報１１が入力されたら、そのＰＣＢ２０に実装されている部品の情報も連動して入力されるとしてもよい。さらに、実装されるＬＳＩの情報を含むＬＳＩ設計情報１２及び接続されるケーブルの情報を含むケーブル構造設計情報１３が連動して入力される、としても構わない。なお、第５の実施形態においては、ケーブル接続位置候補３０は複数あるため、ケーブルと基板とがどこで接続されているかという情報は含まれておらず、接続される可能性のある位置としてケーブル接続位置候補３０の位置情報が基板設計情報に含まれているものとする。
次に、図１５のＥＭＩ特性導出手段２Ｂは、入力された基板設計情報を用いた初期ケーブル接続位置決定処理を実行する（ステップ４２）。
ステップ４２の初期ケーブル接続位置決定処理において、ＥＭＩ特性導出手段２Ｂは、図１８のケーブル接続位置候補３０の中で、最初にケーブルを接続する位置を決定する。この決定方法は、基板設計情報に既に設定されているとしてもよく、特にＰＣＢ設計情報１１内に設定されていることが好ましい。例えば、最初に図１８のケーブル接続位置候補３０のうちの左下の接続位置にケーブルを接続する、などとして設定することができる。
次に、図１５の解析モデル作成手段４、基板解析手段５及びケーブル長補正特性導出手段９は、図１６のケーブル長補正特性導出処理を実行する（ステップ４３）。
ステップ４３のケーブル長補正特性導出処理において、解析モデル作成手段４及び基板解析手段５から構成される基板生成手段は、初期ケーブル位置の情報を反映させた詳細基板モデル（図６）及び簡易基板モデル（図７）を作成する。そして、基板解析手段５は、実ケーブル電流５４及び仮想ケーブル電流５８を導出する。さらに、ケーブル長補正特性導出手段９は、実ケーブル電流５４及び仮想ケーブル電流５８を用いてケーブル長補正特性を導出する。ケーブル長補正特性導出手段９は、得られたケーブル長補正特性を図１５の記憶装置１０のデータベース３に格納する。
次に、図１５のＥＭＩ特性導出手段２Ｂは、ケーブル接続位置選択処理を実行する（ステップ４４）。
ステップ４４のケーブル接続位置選択処理は、コモンモード放射特性を計算するケーブル接続位置を選択する処理であるが、この時点では初期ケーブル接続位置がそのまま選択される。
次に、図１５の基板解析手段５は、簡易基板モデル作成処理を実行する（ステップ４５）。ただし、ステップ４３のケーブル長補正特性導出処理において、初期ケーブル接続位置での簡易基板モデルは既に作成されている。そのため、ステップ４５の処理は、既に作成されている初期ケーブル接続位置での簡易基板モデルを呼び出すだけでも構わないし、飛ばしても構わない。
次に、図１５の基板解析手段５は、仮想ケーブル電流導出処理を実行する（ステップ４６）。ただし、ステップ４３のケーブル長補正特性導出処理において初期ケーブル接続位置での仮想ケーブル電流５８は既に導出されている。そのため、ステップ４６の処理は、導出されている初期ケーブル接続位置での仮想ケーブル電流５８を呼び出すだけでも構わないし、飛ばしても構わない。
次に、図１５のＥＭＩ計算手段６は、ケーブル長補正ＥＭＩ特性計算処理を実行する（ステップ４７）。ただし、ステップ４３のケーブル長補正特性導出処理において初期ケーブル接続位置での実ケーブル電流５４は既に導出されている。そのため、ＥＭＩ計算手段６は、図１５のデータベース３に格納されているケーブル長補正特性を読み出し、仮想ケーブル電流５８及びケーブル長補正特性を用いて実際のケーブルを流れる初期ケーブル接続位置での実ケーブル電流５９（図８）を導出する処理を行ってもよい。また、ＥＭＩ計算手段６は、ステップ４３のケーブル長補正特性導出処理において導出された初期ケーブル接続位置での実ケーブル電流５４を呼び出すだけでも構わない。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式より、実ケーブル電流（５４または５９）を用いて初期ケーブル接続位置でのケーブルから発生するコモンモード放射特性を計算する。
そして、図１５のＥＭＩ特性導出手段２Ｂは、基板設計情報追加処理を実行する（ステップ４８）。ステップ４８の基板設計情報追加処理において、ＥＭＩ特性導出手段２Ｂは、入力された基板設計情報の中に、既にコモンモード放射特性を計算したケーブル接続位置を登録する。
次に、図１５のＥＭＩ特性導出手段２Ｂは、ケーブル接続位置完了判定処理を実行する（ステップ４９）。ステップ４９のケーブル接続位置完了判定処理において、ＥＭＩ特性導出手段２Ｂは、図１８に示したようなケーブル接続位置候補３０の全てでコモンモード放射特性を導出したか否かの判定を行う。
ここで、全てのケーブル接続位置でコモンモード放射が導出されていない場合（ステップ４９でＮｏ）について説明する。すなわち、ステップ４９でＮｏの場合、ステップ４４のケーブル接続位置選択処理に戻り、ＥＭＩ特性導出手段２Ｂは、次にコモンモード放射を導出するケーブル接続位置を選択する処理を行う。ケーブル接続位置の決定方法は、基板設計情報に既に設定されているとしてもよく、特にＰＣＢ設計情報１１に含まれていることが好ましい。例えば、図１８のケーブル接続位置候補３０の左下の接続位置から反時計回りで隣の接続位置を選択する、などとして設定することができる。
次に、図１５の基板解析手段５は、簡易基板モデル作成処理を実行する（ステップ４５）。ここで、基板解析手段５は、選択されたケーブル接続位置における簡易基板モデルを作成するが、図７に示す簡易基板モデルにおける基板モデル５１の方には変更がないので、初期ケーブル接続位置で作成した簡易基板モデルの基板モデル５１に、仮想ケーブルモデル５６だけを変更して接続する、という処理にしても構わない。
次に、図１５の基板解析手段５は、仮想ケーブル電流導出処理を実行する（ステップ４６）。ここで、基板解析手段５は、ステップ４５で作成された簡易基板モデルの電磁界解析を行って、仮想ケーブル電流５８を導出する。
次に、図１５のＥＭＩ計算手段６は、ケーブル長補正ＥＭＩ特性計算を実行する（ステップ４７）。ここで、ＥＭＩ計算手段６は、図１５のデータベース３に格納されている初期ケーブル接続位置で導出されたケーブル長補正特性を読み出し、仮想ケーブル電流５８とケーブル長補正特性から、実ケーブル電流５９を導出する処理を行う。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式より、実ケーブル電流５９を用いてケーブルから発生するコモンモード放射特性を計算する。
そして、図１５のＥＭＩ特性導出手段２Ｂは、基板設計情報追加処理を実行する（ステップ４８）。ここで、ＥＭＩ特性導出手段２Ｂは、入力された基板設計情報の中に、既にコモンモード放射特性を計算したケーブル接続位置を追加して登録する。
次に、図１５のＥＭＩ特性導出手段２Ｂは、ケーブル接続位置完了判定処理を実行する（ステップ４９）。ステップ４９のケーブル接続位置完了判定処理において、ＥＭＩ特性導出手段２Ｂは、図１８に示したケーブル接続位置候補３０の全てでコモンモード放射特性を導出したかの判定が行われる。
この時点でも、全てのケーブル接続位置候補３０でのコモンモード放射特性が導出されていなければ、ステップ４４のケーブル接続位置選択処理に戻り、次にコモンモード放射を導出するケーブル接続位置を選択する処理を行って、その位置にケーブルが接続されたときのコモンモード放射を導出する処理を繰り返す。
以上が、全てのケーブル接続位置でコモンモード放射が導出されていない場合（ステップ４９でＮｏ）の動作フローである。
一方、ステップ４９のケーブル接続位置完了判定処理において、図１８に示したようなケーブル接続位置候補３０の全てでコモンモード放射特性が導出されていると判定された場合（ステップ４９でＹｅｓ）、図１５のＥＭＩ特性判定手段８は、ＥＭＩ特性判定処理を実行する（ステップ５０）。
ステップ５０のＥＭＩ特性判定処理において、ＥＭＩ特性判定手段８は、図１５の記憶装置１０のデータベース３に格納されているＥＭＩ許容条件を読み出し、導出された全てのケーブル接続位置でのコモンモード放射特性との比較検討を行い、コモンモード放射特性がＥＭＩ許容条件を満たしているかどうか判定する。
そして、ＥＭＩ特性判定手段８は、全てのケーブル接続位置において導出されたコモンモード放射特性であるＥＭＩ特性と、ＥＭＩ許容条件を満たしているかどうかの判定結果を図１５の出力手段７に出力する結果出力処理を実行する（ステップ５１）。
ここで第５の実施形態に係る一連の動作は終了する。ただし、ステップ５１と並行して基板設計情報書き換え処理が同時に実行されるとしてもよい（ステップ５２）。
ステップ５２の基板設計情報書き換え処理においては、記憶装置１０の基板設計情報（ＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３）が、ＥＭＩ特性及びＥＭＩ許容条件を反映して書き換えられる。例えば、記憶装置１０に設定された基板設計情報に対して、全てのケーブル接続位置候補３０において、設定されたＥＭＩ許容条件を満たしているかどうかの判定結果を反映させればよい。その例として、ＥＭＩ許容条件を満たしていないケーブル接続位置候補３０には、ＣＡＤデータ上にエラーが記録される、などとしてもよい。さらには、全てのケーブル接続位置候補３０に、図１７に示したようなＥＭＩ許容条件との比較結果が出力される、といった処理を実行してもよい。例えば、ＣＡＤ上のケーブル接続位置候補３０の内、エラーが出ている箇所だけ色を変える、といった処理などが行われてもよい。
このように、第５の実施形態を用いれば、設定されたＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３といった基板設計情報が連動して入力されて、それらの情報に基づき全てのケーブル接続位置においてＥＭＩ特性の導出及びＥＭＩ許容条件を満たしているかどうかの判定結果が出力される。そのため、基板設計情報を記憶装置１０に設定することができれば、システムで一連の処理を行わせるだけなので、ケーブルから発生するコモンモード放射が低レベルとなるようなケーブル接続位置を容易に発見することが可能になり、それを元にＰＣＢの構造及び仕様を設計することが可能になる。また、一つの入力情報に対するＥＭＩ特性の導出を短時間で行うことが可能なため、複数のパターンを解析することになっても現実的な時間で全パターンのＥＭＩ特性の導出が可能になる。このような操作は、電気回路や電磁波に関する深い知識を有していない人であっても簡単に対応することができる。
（第６の実施形態）
次に、本発明の第６の実施形態について図面を参照して詳細に説明する。
（構成）
図１９に、本発明の第６の実施形態に係るシステム構成を示す。本実施形態は、図１０に示した第２の実施形態に係るシステム構成に、基板構成変更手段１４が追加された構成になっている。第６の実施形態においては、ＥＭＩ特性導出手段２によって導出されたＥＭＩ特性が、ＥＭＩ特性判定手段８によってＥＭＩ許容条件を満たさないと判定されたとき、基板構成変更手段１４によってＰＣＢの基板設計情報の変更を行う。なお、変更された基板設計情報は再度ＥＭＩ特性導出手段２に入力される。ＰＣＢの構成の変更指針は、予めデータベース３に設定されているとしてもよい。例えば、ＥＭＩ特性判定手段８によってデータベース３からＥＭＩ許容条件を呼び出すときに、同時に変更指針も呼び出せるようにしてもよい。
（動作）
図２０は、本発明の第６の実施形態に係る処理を示すフローチャートである。このフローは、図１１に示した第２の実施形態の処理を示したフローチャートに、変更判定処理及び基板構成変更処理を追加したものとなっている。
まず、入力手段１は、ＰＣＢの基板設計情報を図１９のＥＭＩ特性導出手段２に入力する基板設計情報入力処理を実行する（ステップ６１）。
次に、図１９のＥＭＩ特性導出手段２の解析モデル作成手段４は、入力された基板設計情報を用いて簡易基板モデルを作成する簡易基板モデル作成処理を実行する（ステップ６２）。
次に、図１９のＥＭＩ特性導出手段２の基板解析手段５は、簡易基板モデル（図７）に基づいて仮想ケーブルモデル５６を流れる仮想ケーブル電流５８を導出する仮想ケーブル電流導出処理を実行する（ステップ６３）。
次に、図１９のＥＭＩ特性導出手段２のＥＭＩ計算手段６は、仮想ケーブル電流５８を用いたケーブル長補正ＥＭＩ特性計算処理を実行する（ステップ６４）。
ステップ６４のケーブル長補正ＥＭＩ特性計算処理において、ＥＭＩ計算手段６は、図１９のデータベース３に格納されているケーブル長補正特性を読み出し、仮想ケーブル電流５８とケーブル長補正特性から、実ケーブル電流５９を導出する。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式より、実ケーブル電流５９を用いてケーブルから発生するコモンモード放射特性を計算する。
そして、図１９のＥＭＩ特性判定手段８は、ＥＭＩ特性判定処理を実行する（ステップ６５）。
ステップ６５のＥＭＩ特性判定処理において、ＥＭＩ特性判定手段８は、図１９のデータベース３に格納されているＥＭＩ許容条件を読み出し、導出されたコモンモード放射特性との比較検討を行い、コモンモード放射特性がＥＭＩ許容条件を満たしているかどうかを判定する。
次に、図１９のＥＭＩ特性判定手段８は、変更判定処理を実行する（ステップ６６）。
ステップ６６の変更判定処理において、ＥＭＩ特性判定手段８は、導出された判定結果によって、ＰＣＢの基板構成変更処理を行うかどうかを選択する。
ここで、導出されたコモンモード放射特性がＥＭＩ許容条件を満たさなかった場合（ステップ６６でＮｏ）、図１９の基板構成変更手段１４は、基板構成変更処理を実行する（ステップ６８）。
ステップ６８の基板構成変更処理について説明する。
まず、ステップ６５のＥＭＩ特性判定処理において、基板構成変更手段１４は、データベース３よりＥＭＩ許容条件を呼び出すとき、同時にＥＭＩ許容条件を満たさないときのＰＣＢ構成の変更指針を呼び出しておく。そして、基板構成変更手段１４は、その変更指針に従って、ＰＣＢの基板設計情報として用意されているＰＣＢ設計情報１１やＬＳＩ設計情報１２、ケーブル構造設計情報１３といった情報を変更する処理を行う。さらに、基板構成変更手段１４は、構成が変更されたＰＣＢの基板設計情報に対し、改めて図２０のステップ６１の基板設計情報から始まる一連の処理を実行する。
また、ステップ６６の変更判定処理において、導出されたコモンモード放射特性がＥＭＩ許容条件を満たした場合（ステップ６６でＹｅｓ）、ＥＭＩ特性判定手段８は、出力手段７に判定結果を出力する結果出力処理を実行する（ステップ６７）。なお、判定結果とは、導出されたコモンモード放射特性であるＥＭＩ特性と、ＥＭＩ許容条件を満たしているかどうかのことである。
ここで第６の実施形態に係る一連の処理は終了する。なお、第６の実施形態では、図２０のステップ６９、７０、７１は実行されないものとする。
このとき、ステップ６７と並行して、基板設計情報が変更されていた場合には、同時に変更された基板設計情報が出力されるとしてもよい。同時に基板設計情報変更前と基板設計情報変更後のＥＭＩ特性とＥＭＩ許容条件との比較波形も出力するとしてもよい。例えば、図１７左図のように基板設計情報変更前のＥＭＩ許容条件を満たしていない場合、図１７右図のように基板設計情報変更後のＥＭＩ許容条件を満たした場合の比較波形を出力するとしてもよい。このように、基板設計情報変更前と変更後の波形を示せば、基板設計情報に変更を行うことによってどのように放射特性が変更されたかという知見を得ることができる。
また、基板構成の変更指針は複数設定しておいてもよい。一度基板設計情報を変更してもＥＭＩ許容条件を満たさなかった場合に次の変更指針を設定しておけば、基板構成の変更を繰り返すことによって、ＥＭＩ許容条件を満たすＰＣＢの構成を得ることが可能になる。例えば、ＰＣＢ設計情報１１に変更を加えてもＥＭＩ許容条件を満たさなかった場合にはＬＳＩ設計情報１２にも変更を加え、ＬＳＩ設計情報１２に変更を加えてもＥＭＩ許容条件を満たさなかった場合にはケーブル構造設計情報１３にも変更を加える、といった変更指針を設定しておけばよい。また、用意された基板設計情報の変更順番を任意に組み合わせてもよい。
このように、本実施形態を用いれば、基板設計情報及びＥＭＩ許容条件と基板構成の変更指針を設定しておけば、システムで一連の処理を行わせるだけなので、ケーブルから発生するコモンモード放射が低レベルとなるＰＣＢの構造及び仕様を容易に設計することが可能になる。
（第７の実施形態）
次に、本発明の第７の実施形態について図面を参照して詳細に説明する。
（構成）
図２１に、本発明の第７の実施形態に係るシステム構成を示す。第７の実施形態は、図１９に示した第６の実施形態に係るシステム構成において、記憶装置１０が追加された構成になっている。
記憶装置１０は、第４の実施形態と同様、データベース３及びＰＣＢの構造や部品の情報であるＰＣＢ設計情報１１、ＬＳＩの構造や特性の情報であるＬＳＩ設計情報１２、ケーブルの物理構造であるケーブル構造設計情報１３といった基板設計情報が格納されている。
第７の実施形態において、入力手段１は、記憶装置１０より基板設計情報をＥＭＩ特性導出手段２に自動的に入力する。ＥＭＩ特性判定手段８は、入力された基板設計情報及びデータベース３からのケーブル長補正特性やＥＭＩ許容条件から、自動的にＥＭＩ特性の導出及び導出されたＥＭＩ特性がＥＭＩ許容条件を満たすかどうかの判定を行う。ここで、ＥＭＩ特性判定手段８によって入力されたＰＣＢの構成がＥＭＩ許容条件を満たさないと判定されたとき、予め設定されたＰＣＢの構成の変更指針に従って、基板構成変更手段１４が基板構成を変更する構成になっている。さらに、この構成変更に合わせて、基板構成変更手段１４は、ＰＣＢの基板設計情報を変更し、変更した基板設計情報をＥＭＩ特性導出手段２に再度入力する。ＰＣＢの構成の変更指針は、予めデータベース３に設定されているとしてもよく、ＥＭＩ特性判定手段８によってデータベース３からＥＭＩ許容条件を呼び出すときに、同時に変更指針も呼び出せるようにしてもよい。また、ＥＭＩ特性及びＥＭＩ許容条件を満たした場合のＰＣＢの構成情報を出力手段７に出力するだけではなく、出力結果が基板設計情報（ＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３）に反映される構成になっている。
（動作）
第７の実施形態では、第６の実施形態と同様に図２０のフローチャートに従って処理を実行する。
まず、入力手段１は、図２１の記憶装置１０のＰＣＢ設計情報１１を図２１のＥＭＩ特性導出手段２に入力する基板設計情報入力処理を実行する（ステップ６１）。
ステップ６１の基板設計情報入力処理においては、基板のＣＡＤデータなどのＰＣＢ設計情報１１が入力されると、その基板に実装されている部品の情報も連動して入力されるとしてもよい。さらに、実装されるＬＳＩの情報であるＬＳＩ設計情報１２及び接続されるケーブルの情報であるケーブル構造設計情報１３が連動して入力される、としてもよい。
次に、図２１の基板解析手段５は、ステップ６１で入力された基板設計情報を用いて簡易基板モデル（図７）が作成される簡易基板モデル作成処理を実行する（ステップ６２）。
次に、図２１のＥＭＩ特性導出手段２の基板解析手段５は、ステップ６２で作成された簡易基板モデル（図７）を用いて仮想ケーブルモデル５６を流れる仮想ケーブル電流５８を導出する仮想ケーブル電流導出処理を実行する（ステップ６３）。
次に、図２１のＥＭＩ特性導出手段２のＥＭＩ計算手段６は、仮想ケーブル電流５８を用いてケーブル長補正ＥＭＩ特性計算処理を実行する（ステップ６４）。
ステップ６４のケーブル長補正ＥＭＩ特性計算処理において、ＥＭＩ計算手段６は、まず、図２１のデータベース３に格納されているケーブル長補正特性を読み出す。そして、ＥＭＩ計算手段６は、仮想ケーブル電流５８とケーブル長補正特性から、実際のケーブルを流れる実ケーブル電流５９（図８）を導出する。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式より、実ケーブル電流５９を用いてケーブルから発生するコモンモード放射特性を計算する。
そして、図２１のＥＭＩ特性判定手段８は、ＥＭＩ特性判定処理を実行する（ステップ６５）。
ステップ６５のＥＭＩ特性判定処理において、ＥＭＩ特性判定手段８は、図２１のデータベース３に格納されているＥＭＩ許容条件を読み出し、導出されたコモンモード放射特性との比較検討を行い、コモンモード放射特性がＥＭＩ許容条件を満たしているかどうかを判定する。
次に、図１９のＥＭＩ特性判定手段８は、変更判定処理を実行する（ステップ６６）。
ステップ６６の変更判定処理において、ＥＭＩ特性判定手段８は、導出された判定結果により、ＰＣＢの基板構成変更処理を行うかどうかを選択する。
ここで、導出されたコモンモード放射特性がＥＭＩ許容条件を満たさなかった場合（ステップ６６でＮｏ）、図２１の基板構成変更手段１４は、基板構成変更処理を実行する（ステップ６８）。
ステップ６８の基板構成変更処理について説明する。
まず、ステップ６５のＥＭＩ特性判定処理において、基板構成変更手段１４は、データベース３よりＥＭＩ許容条件を呼び出すとき、同時にＥＭＩ許容条件を満たさないときのＰＣＢ構成の変更指針を呼び出しておく。
そして、基板構成変更手段１４は、その変更指針に従い、図２２〜図２７に示したようなＰＣＢの基板設計情報としてＰＣＢ設計情報１１（図２２及び図２３）、ＬＳＩ設計情報１２（図２４及び図２５）、ケーブル構造設計情報１３（図２６及び図２７）を変更する処理を行う。さらに、基板構成変更手段１４は、構成が変更されたＰＣＢの基板設計情報に対し、改めて図２０のステップ６１の基板設計情報から始まる一連の処理を実行する。
一方、ステップ６６の変更判定処理において、導出されたコモンモード放射特性がＥＭＩ許容条件を満たした場合（ステップ６６でＹｅｓ）、結果出力処理を実行する。結果出力処理において、ＥＭＩ特性判定手段８は、導出されたコモンモード放射特性であるＥＭＩ特性と、ＥＭＩ許容条件を満たしているかどうかの判定結果と、を図２１の出力手段７に出力する結果出力処理を実行する（ステップ６７）。
ここで第７の実施形態に係る一連の処理は終了する。
このとき、ステップ６７と並行して、基板設計情報が変更されていた場合には、同時に変更された基板設計情報や、基板設計情報変更前と基板設計情報変更後のＥＭＩ特性とＥＭＩ許容条件との比較波形も出力されるとしてもよい。また、同時に記憶装置１０の基板設計情報が、基板構成の変更に対応して書き換えられるとしてもよい。
具体的には、ＰＣＢ設計情報１１が変更された場合には、図２１の記憶装置１０のＰＣＢ設計情報１１が変更結果を反映して書き換えられるＰＣＢ設計情報書き換え処理が実行される（ステップ６９）。また、ＬＳＩ設計情報１２が変更された場合には、図２１の記憶装置１０のＬＳＩ設計情報１２が変更結果を反映して書き換えられるＬＳＩ設計情報書き換え処理が実行される（ステップ７０）。また、ケーブル構造設計情報１３が変更された場合には、図２１の記憶装置１０のケーブル構造設計情報１３が変更結果を反映して書き換えられるケーブル構造設計情報書き換え処理が実行される（ステップ７１）。
以上が、第７の実施形態に係る一連の処理についての説明である。
（変更例）
ここで、図２２〜図２７を用いた第７の実施形態に係るステップ６９〜７１において、基板設計情報を変更する例について説明する。
図２２及び図２３には、これまで説明に用いてきた図３、４に示すＰＣＢの例をもとに、ＰＣＢ設計情報１１の変更前の例（左図）と、ＰＣＢ設計情報１１の変更例として信号配線を一部内層化した例（右図）を示す。
図２２は基板の断面図である。図２２の左図は信号配線８１が表面層にある例であり、図２２の右図は内層配線８５がある変更例である。基板の内層には誘電体８２の中に電源層８３やグランド層８４が設けられている。図２２の右図の変更例において、内層配線８５は、２つのグランド層８４の間に設けている。
図２３は基板の上面図である。図２３の左図の例においては、信号配線８１とケーブル２７との間の電磁界的な結合８６が発生しており、そのため信号配線２３に配線電流２４が流れると、ケーブル２７にケーブル電流２８が流れ、ケーブル２７からコモンモード放射２９が発生する。
それに対し、図２３の右図に示した例のような内層配線８５を有する信号配線８７においては、内層配線８５の部分はグランド層８４に挟まれ、信号配線８５とケーブル２７との結合８８は、内層配線８５の割合に応じて小さくなる。そのため、ケーブル電流２８が小さくなってコモンモード放射２９を抑制することが可能になる。
この場合、ＰＣＢ設計情報１１の変更情報としては、信号配線の層の変更（一部内層化の場合はその部分のみ）及び層を変更したことによる３次元構造の変更、配線内層化に相当するヴィアの追加や位置変更があげられる。それらの変更情報は、図２０のステップ６９のＰＣＢ設計情報書き換え処理により書き換えられる。
図２４及び図２５は、ＬＳＩ設計情報１２の変更例として、信号電圧Ｖの立ち上がり時間を変更した例を示す。
構成変更前の例（図２４の左図）において、信号電圧Ｖは、周期Ｔ、立ち上がり時間ｔr1、立下り時間ｔf1、ＯＮ時間Ｔon1で定義されるようなパルス信号になっている。ここで、変更例（図２４の右図）のように、立ち上がり時間ｔr1をより大きなｔr2に変更する例を示す。
図２５に示す信号電圧の周波数特性においては、左図が構成変更前、右図が構成変更後を示したものだが、右図に示すように立ち上がり時間に起因する周波数（図２５におけるｆtr2）における電圧成分が小さくなり、電圧の高周波成分が小さくなっている。その結果、コモンモード放射における高周波成分が小さくなっている。実際には、ｔr1に相当する周波数ｆtr1における電圧成分は元々小さかったが、立ち上がり時間をより大きなｔr2に変更したことによって、電圧を小さくする周波数（ここではｆtr2）をより低い周波数にずらして、コモンモード放射の抑制効果を大きくしている。この場合、ＬＳＩ設計情報１２の変更情報としては、立ち上がり時間ｔr1をｔr2に、立ち下がり時間ｔf1をｔf2に、ＯＮ時間Ｔon1をＴon2にそれぞれ変更した点があげられる。それらの変更情報は、ステップ７０の図２０のＬＳＩ設計情報書き換え処理により書き換えられる。
図２６及び図２７は、ケーブル構造設計情報１３の変更例として、ケーブルの材質を変更した例を示す。
この変更例では、図２６の左図に示した変更前のケーブル２７を、図２６の右図のようにフェライトコーティングされたケーブル９０にするように変更している。この変更によって、図２７に示すように、図２７の左図に示した変更前のコモンモード放射は高周波ｆc1で最大値ＥMax1を出力している。それに対し、図２７の右図の変更例では、フェライトコーティングの効果により高周波でのコモンモード放射が抑制されて最大値がＥMax2に低下するようになる。
この場合、ケーブル構造設計情報１３の変更としては、フェライトコーティングによるケーブル９０の材質と径の変更点があげられる。それらの変更情報は、図２０のステップ７１のケーブル構造設計情報書き換え処理により書き換えられる。
以上が変更例を用いた図２０のステップ６９〜７１の説明である。
このように、第７の実施形態を用いれば、設定されたＰＣＢ設計情報１１、ＬＳＩ設計情報１２、ケーブル構造設計情報１３といった基板設計情報が連動して入力される。そして、それらの基板設計情報が変更指針に基づきＥＭＩ特性がＥＭＩ許容条件を満たすように基板設計情報が変更されて出力される。そのため、基板設計情報やＥＭＩ許容条件を満たさない場合の変更指針を記憶装置１０に設定することさえできれば、システムにより一連の処理を実行され、ＥＭＩ許容条件を満たすようなＰＣＢの構成が出力される。よって、電気回路や電磁波に関する深い知識を有していない人であっても、ケーブルから発生するコモンモード放射が低レベルとなるようなＰＣＢの構造及び仕様を容易に設計することが可能になる。
第７の実施形態に係る回路基板設計システムによれば、複数パターンのＰＣＢの設計情報を設定しておき、それぞれのパターンにおける入力情報を基にシステムが一連の処理を行うだけである。そのため、ケーブルから発生するコモンモード放射が低レベルとなるようなＰＣＢの構造及び仕様を設計することが可能になる。このような操作は、電気回路や電磁波に関する深い知識を有していない人であっても簡単に対応することができる。
また、第７の実施形態によれば、異なる複数のパターンを有するＰＣＢの設計情報が設定されていた場合、パターン毎に繰り返し前記一連の処理を行うことによって、どの設計パターンがＥＭＩ許容条件を満たしているかどうかを自動的に判定し、最適な設計パターンを抽出することが可能になる。この場合にも、パターン毎に判定を短時間で行うことが可能になっているため、現実的な設計時間で最適なパターンを抽出することが可能となる。
（実施例）
ここでは、本発明の実施形態（第５の実施形態）に係る実施例として、ＰＣＢの構成の設計を行った例を説明する。
（構成）
図２８及び図２９に、実施例に係るＰＣＢの構造を示す。なお、回路基板設計システムとしては、図１５に示した第５の実施形態に係るシステムを使用する。
図２８は、実施例に係るＰＣＢ上面図である。なお、図２８においては、解析モデル作成に不要な部分の情報は省略している。図２８においては、１００ｍｍ×５０ｍｍのサイズを有する基板６５の表面上に、長さ６０ｍｍ、幅０．１８ｍｍの銅配線からなる信号配線６３が設置されている。信号配線６３は、基板６５の対角線の交点となる中心部と信号配線６３の中心部が重なるように設置されている。信号配線６３の両端部には、それぞれ送信端６１及び受信端６２が設置され、送信端６１及び受信端６２にはそれぞれ図示しないＬＳＩが接続されている。また、基板６５の辺に沿うように、３つのケーブル接続位置候補６４（ケーブル接続位置候補Ａ、ケーブル接続位置候補Ｂ、ケーブル接続位置候補Ｃ）が設けられている。
図２９は、実施例に係るＰＣＢの断面構造である。
基板６５は、６層構造からなる導体層６６を有している。基板６５が有する導体層６６は、表面層（１層目）から順に、Ｓ−Ｇ−Ｓ−Ｖ−Ｇ−Ｓという層の並びになっている。なお、Ｓは信号層（Ｓｉｇｎａｌ Ｌａｙｅｒ）、Ｇはグランド層（Ｇｒｏｕｎｄ Ｌａｙｅｒ、ＧＮＤとも記載）、Ｖは電源層（Ｖｏｌｔａｇｅ Ｌａｙｅｒ、ＶＣＣとも記載）を示している。導体層６６の各層は、表面層から順に、それぞれ第１信号層６６−１、第１ＧＮＤ層６６−２、第２信号層６６−３、ＶＣＣ層６６−４、第２ＧＮＤ層６６−５、第３信号層６６−６とよぶことにする。また、それぞれの層の間には比誘電率εｒ＝４．２の誘電体が存在している。なお、図２９の各層の右側や上部に示した数字は、各層の厚さの一例を示している（単位はｍｍ）。
図示しない送信側ＬＳＩ、受信側ＬＳＩ、信号配線は全て１層目である第１Ｓ層６６−１に設置されている。また、送信側ＬＳＩ及び受信側ＬＳＩは、図示しないヴィアを介してＧＮＤ層及びＶＣＣ層に接続されている。
また、ケーブルコネクタ（サイズは５ｍｍ×５ｍｍ）も１層目にあり、図示しないヴィアを介してＧＮＤ層に接続されている。選択可能なケーブルコネクタとして、ケーブル接続位置候補Ａ、Ｂ、Ｃが設定されている。ケーブル接続位置候補Ａは、基板の左端に接し、下端からの距離が２０ｍｍの位置にある（図２８の６４Ａ）。ケーブル接続位置候補Ｂは、基板の右端に接し、下端からの距離が３８ｍｍの位置にある（図２８の６４Ｂ）。ケーブル接続位置候補Ｃは、基板の右端に接し、下端からの距離が２０ｍｍの位置にある（図２８の６４Ｃ）。
ＧＮＤ層（２層とも）及びＶＣＣ層は、ベタプレーン構造となっており、水平面サイズは基板サイズと同じである。３層目、６層目には信号層が設定されているが、６層基板を作成するために存在する層なので、このパターンでは使用されていない状態になっている。これらの情報は、２次元ＣＡＤデータや層構造、部品の構造や特性として、図１５のＰＣＢ接続情報１１に含まれている。
またＬＳＩの特性として、送信端６１の電圧特性は振幅１Ｖの交流電圧であり、受信端６２の容量は１０ｐＦであるという情報が、図１５のＬＳＩ設計情報１２に含まれている。
また、ケーブル接続位置は決定していないものの、ケーブルの材質は銅であり、径は１ｍｍ、長さは１ｍという構造情報が、図１５のケーブル構造接続情報１３に含まれている。
ここで、「５００ＭＨｚまでの周波数範囲において、発生するＥＭＩ特性が６５ｄＢμＶ／ｍ以下である」というＥＭＩ許容条件が設定されたとき、このＰＣＢにおいて、ケーブル接続位置候補であるケーブル接続位置候補Ａ、Ｂ、Ｃの中で、どの接続位置にすればＥＭＩ許容条件を満たすようにＰＣＢの構造を設計できるか、という判定を第５の実施形態に係るシステムを用いて行う。ただし、ケーブル長補正特性は初期段階では設定されていないものとする。
（動作）
ここで、実施例の処理について説明する。なお、実施例の処理は、図１６のフローチャートに沿って実行される。
初めに、図１５の記憶装置１０に、図２８及び図２９に示したＰＣＢの基板設計情報であるＰＣＢ設計情報１１、ＬＳＩ設計情報１２及びケーブル構造設計情報１３を設定する。また、記憶装置１０のデータベース３には、前述のＥＭＩ許容条件が設定されているものとする。
まず、図１６の基板設計情報入力処理が行われ、図２８及び図２９に示したＰＣＢの基板設計情報であるＰＣＢ設計情報１１、ＬＳＩ設計情報１２及びケーブル構造設計情報１３が、図１５のＥＭＩ特性導出手段２Ｂに入力される（ステップ４１）。
次に、図１６の初期ケーブル接続位置決定処理が行われ、最初にケーブルが接続される位置が決定する（ステップ４２）。ここでは、ＰＣＢ設計情報１１に、初期ケーブル接続位置はケーブル接続位置候補Ａであるという情報が含まれていたものとし、初期ケーブル接続位置はケーブル接続位置候補Ａであるというように決定される。
次に、図１６のケーブル長補正特性導出処理が行われる（ステップ４３）。
ステップ４３のケーブル長補正特性導出処理については、図１４を用いて説明する。
まず、図１５の解析モデル作成手段４は、図１４のステップ３０１の詳細基板モデル作成処理を行い、図２８に示したＰＣＢの基板設計情報に従い、ケーブル接続位置がケーブル接続位置候補Ａとなる基板詳細モデルを作成する。
ここで、図３０に、ケーブル接続位置がケーブル接続位置候補Ａのときの電磁界解析モデルとなる詳細基板モデルを示す。
図３０の詳細基板モデルにおいて、解析モデル作成手段４は、図２８及び図２９に示したＰＣＢの構成を再現するように、設定された基板設計情報から基板モデル６７を作成する。基板モデル６７は、配線やグランド層などの各層構造と電気特性、ヴィアによる接続情報、さらには送信端６１での給電モデル（振幅１Ｖの交流電源）及び受信端６２での終端モデル（１０ｐＦを持つ容量モデル）によって構成される。また、図３０の詳細基板モデルにおいて、ケーブルモデル６８は、基板モデルのケーブル接続位置候補Ａを表わす位置に接続され、ケーブル長（１ｍ）、ケーブル径及びケーブルの材質を反映したモデルとなっている。そして、詳細基板モデルに対応した解析空間６９が形成される。
次に、図１５の基板解析手段５は、図１４のステップ３０２の実ケーブル電流導出処理を行う。実ケーブル電流導出処理において、基板解析手段５は、図３０に示す詳細基板モデルを解析して、実ケーブル電流７０を導出する。なお、図３０を用いた説明においては、詳細基板モデルから算出した実ケーブル電流と、簡易基板モデルから求めた仮想ケーブル電流とケーブル長補正特性から求めた実ケーブル電流とを区別せずに説明する。また、解析する周波数のステップは５０ＭＨｚとしている。
ここで、実ケーブル電流７０は、図３２に示した破線の特性を示し、ケーブル長に起因する様々な共振成分が含まれていることが判る。
次に、図１５の解析モデル作成手段４は、図１４のステップ３０３の簡易基板モデル作成処理を行い、図３１に示すようなケーブル接続位置がケーブル接続位置候補Ａの時の電磁界解析モデルである簡易基板モデルを作成する。
ここで、基板モデルは変化しないため、図１４のステップ３０１の詳細基板モデル作成処理で使用した基板モデルがそのまま使用されるとしてよい。また仮想ケーブルモデル７１においては、接続位置、径及び材質は変更されず、長さだけが変更される。仮想ケーブルモデル７１の長さの最大値Ｌclは、ＥＭＩ許容条件より、最大周波数は５００ＭＨｚであるとされているので、以下の式３より求められる。式３は、第１の実施形態で示した式１のＦcに５００×１０6を代入した式である。
Ｌcl＝３００×１０6／（４×５００×１０6）＝１５０×１０-3・・・（３）
なお、ここでは精度を考慮し、仮想ケーブル長Ｌclを最大の１５０ｍｍとした。この条件は、予めケーブル構造接続情報１３の中に設定されているとしてもよいし、ケーブル構造接続情報を読み込めば自動的に仮想ケーブル長Ｌclが決定され、その仮想ケーブル長Ｌclで仮想ケーブルモデル７１が作成されるシステムになっていてもよい。
ここで、図３１に示したように仮想ケーブルモデル７１に対応して解析空間７２が形成されるが、図３０に示した詳細基板モデルの解析空間６９と比較して非常に小さいサイズになっている。
次に、図１５の基板解析手段５は、図１４のステップ３０４の仮想ケーブル電流導出処理を実行する。仮想ケーブル電流導出処理において、基板解析手段５は、図３１に示す簡易基板モデルを解析して、仮想ケーブル電流７３を導出する。また、解析する周波数のステップは詳細基板モデルのときと同様５０ＭＨｚとしている。この解析は、解析空間７２が小さくなっているため、図３０の詳細基板モデルを解析して実ケーブル電流７０を導出するのと比べて短時間で実行される。
ここで、仮想ケーブル電流７３の特性は、図３２に示した実線の特性になり、ケーブル長に起因する共振成分が含まれていない特性になっていることが判る。
次に、図１５のケーブル長補正特性導出手段９は、図１４のステップ３０５のケーブル長補正特性計算処理を実行する。ケーブル長補正特性計算処理において、ケーブル長補正特性導出手段９は、図３２に示した実ケーブル電流７０及び仮想ケーブル電流７３の特性から、ケーブル長補正特性を導出する。ここで、ケーブル長補正特性導出手段９は、実ケーブル電流特性を仮想ケーブル電流特性で除算して電流比、さらにその電流比の特性の近似曲線を求めるという手法により、ケーブル長補正特性を導出する。ただし、低周波ではケーブル長１ｍの１／４共振が７５ＭＨｚに存在しているため、その前後の周波数５０ＭＨｚ、１００ＭＨｚの特性は電流比をそのまま使用している。
このケーブル長補正特性の導出方法は、予めケーブル長補正特性導出手段９の中に組み込まれているとしてよいが、ケーブル長の変更など有る場合は、カスタマイズできるようにしてもよい。また、ケーブル長補正特性に関する情報はケーブル構造接続情報１３に含まれており、ケーブル構造接続情報１３が入力されれば自動的に選択されるとしてもよい。
図３３に、電流比（破線）とその電流比から導出したケーブル長補正特性（実線）を示す。電流比（破線）では複数の共振成分が存在しているが、ケーブル長補正特性（実線）では、ケーブル長の１／４の共振成分以外を反映しないような特性となっている。
次に、図１４のステップ３０６のデータベース出力処理が行われると、図１５のデータベース３に導出されたケーブル長補正特性が格納され、ケーブル長補正特性導出処理が終了する。
以上の図１４のステップ３０１〜３０６の処理は、図１６のステップ４３のケーブル長補正特性導出処理において実行される。
次に、図１５のＥＭＩ特性導出手段２Ｂは、図１６のステップ４４のケーブル接続位置選択処理を実行する。この時点では、ケーブルは初期接続位置であるケーブル接続位置候補Ａにあるので、そのままケーブル接続位置候補Ａが選択される。
次に、通常の第５の実施形態に係るフローであれば、図１５の基板解析手段５は、図１６のステップ４５の簡易基板モデル作成処理を実行する。しかし、この段階では、図１６のステップ４３のケーブル長補正特性導出処理においてケーブル接続位置がケーブル接続位置候補Ａである場合の簡易基板モデルが既に作成されているため、この処理はこの段階では飛ばされる。
次に、通常の第５の実施形態に係るフローであれば、図１５の基板解析手段５は、図１６のステップ４６の仮想ケーブル電流導出処理を実行する。しかし、この段階では、図１６のステップ４３のケーブル長補正特性導出処理においてケーブル接続位置がケーブル接続位置候補Ａの仮想ケーブル電流７３は既に導出されているため、この処理は飛ばされる。
次に、図１５のＥＭＩ計算手段６は、図１６のステップ４７のケーブル長補正ＥＭＩ特性計算処理を実行する。
ここで、ＥＭＩ計算手段６は、図１６のステップ４３のケーブル長補正特性導出処理においてケーブル接続位置が候補における実ケーブル電流７０を既に導出している。しかしながら、図１６のステップ４７のケーブル長補正ＥＭＩ特性計算処理において、ＥＭＩ計算手段６は、他のケーブル接続位置候補６４との比較を考慮し、図１５のデータベース３に格納されている図３３に示すケーブル長補正特性を読み出し、仮想ケーブル電流７３及びケーブル長補正特性から、実際のケーブルを流れるケーブル接続位置がケーブル接続位置候補Ａとなる実ケーブル電流７０を導出する処理を行うものとする。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式２によって、実ケーブル電流７０を用いてケーブル接続位置がケーブル接続位置候補Ａとなるケーブルから発生するコモンモード放射特性を計算する。
図３４に、計算されたケーブル接続位置がケーブル接続位置候補Ａである場合のコモンモード放射特性（実線）を示す。比較として、図３０の詳細基板モデルを用いてコモンモード放射を解析した解析結果（破線）を並べて示す。
図３４によれば、図３０の詳細基板モデル（破線）と図３１の簡易基板モデル（実線）によって算出されたコモンモード放射特性とのずれは最大６ｄＢ程度であり、放射特性としては非常に良い一致を示していると言える。
次に、図１５のＥＭＩ特性導出手段２Ｂは、図１６のステップ４８の基板設計情報追加処理を実行する。基板設計情報追加処理において、ＥＭＩ特性導出手段２Ｂは、入力された基板設計情報の中に、既にコモンモード放射特性を計算したケーブル接続位置としてケーブル接続位置候補Ａを登録する。
次に、図１５のＥＭＩ特性導出手段２Ｂは、図１６のステップ４９のケーブル接続位置完了判定処理を実行する。ケーブル接続位置完了判定処理においては、図２８に示したケーブル接続位置候補６４の全てでコモンモード放射特性が導出されたか否かの判定が行われる。
ここでは、まだ初期設計位置であるケーブル接続位置候補Ａでしか行われていないので、図１６のステップ４４のケーブル接続位置選択処理に戻り、ＥＭＩ特性導出手段２Ｂは、次にコモンモード放射を導出するケーブル接続位置を選択する処理を行う。ケーブル接続位置の決定方法は、基板設計情報、特にＰＣＢ設計情報１１として既に設定されているとしてもよく、この実施例においては「候補Ａ→候補Ｂ→候補Ｃの順に選択する」という基板設計情報が設定されていたものとする。
ここで、前述のケーブル接続位置の決定方法に従い、ケーブル接続位置候補ＡにおけるＥＭＩ特性の導出が終ったので、次にケーブル接続位置候補Ｂが選択される。
次に、図１５の基板解析手段５は、図１６のステップ４５の簡易基板モデル作成処理を実行する。簡易基板モデル作成処理において、基板解析手段５は、選択されたケーブル接続位置候補Ｂにおける簡易基板モデルを作成するが、図３１に示す簡易基板モデルにおける基板モデル６７の方には変更はない。そのため、ケーブル接続位置がケーブル接続位置候補Ａである場合に作成した簡易基板モデルの基板モデル６７に、ケーブル接続位置をケーブル接続位置候補Ｂの位置に変更して仮想ケーブルモデル７１を接続する、という処理を行う。そのようにして、基板解析手段５は、ケーブル接続位置がケーブル接続位置候補Ｂのときの簡易基板モデルを作成する。
次に、図１５の基板解析手段５は、図１６のステップ４６の仮想ケーブル電流導出処理を実行する。仮想ケーブル電流導出処理において、基板解析手段５は、作成された簡易基板モデルの電磁界解析を行って、ケーブル接続位置がケーブル接続位置候補Ｂのときの仮想ケーブル電流７３を導出する。
次に、図１５のＥＭＩ計算手段６は、図１６のステップ４７のケーブル長補正ＥＭＩ特性計算処理を実行する。ケーブル長補正ＥＭＩ特性計算処理において、ＥＭＩ計算手段６は、図１５のデータベース３に格納されている図３３に示すケーブル長補正特性（実線）を読み出し、仮想ケーブル電流７３とケーブル長補正特性から、ケーブル接続位置がケーブル接続位置候補Ｂのときの実ケーブル電流７０を導出する処理を行う。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式２より、実ケーブル電流７０を用いてケーブルから発生するコモンモード放射特性を計算する。
ここで得られた特性は図３５の実線に示したようになる。この場合においても比較として、ケーブル接続位置がケーブル接続位置候補Ｂのときの詳細基板モデルを用いて解析したＥＭＩ特性の解析結果（破線）と並べて示してみると、差は最大３ｄＢ程度であるため、よい一致を示している。
次に、図１５のＥＭＩ特性導出手段２Ｂは、図１６のステップ４８の基板設計情報追加処理を実行する。基板設計情報追加処理において、ＥＭＩ特性導出手段２Ｂは、入力された基板設計情報の中に、既にコモンモード放射特性を計算したケーブル接続位置としてケーブル接続位置候補Ｂを追加して登録する。
次に、図１５のＥＭＩ特性導出手段２Ｂは、図１６のステップ４９のケーブル接続位置完了判定処理を実行する。ケーブル接続位置完了判定処理において、ＥＭＩ特性導出手段２Ｂは、図２８に示したケーブル接続位置候補６４の全てでコモンモード放射特性を導出したか否かの判定を行う。しかしながら、この時点でも全てのケーブル接続位置候補６４でのコモンモード放射特性が導出されていない。そのため、図１６のステップ４４のケーブル接続位置選択処理に戻り、ＥＭＩ特性導出手段２Ｂは、次にコモンモード放射を導出するケーブル接続位置を選択する処理を行う。設定されたケーブル接続位置の決定方法に従えば、ケーブル接続位置候補ＢにおけるＥＭＩ特性の導出が終ったので、次にケーブル接続位置候補Ｃが選択される。
次に、図１５の基板解析手段５は、簡易基板モデル作成処理を実行する。簡易基板モデル作成処理において、基板解析手段５は、選択されたケーブル接続位置候補Ｃにおける簡易基板モデルを作成するが、図３１に示す簡易基板モデルにおける基板モデル６７の方は変更がない。そのため、基板解析手段５は、ケーブル接続位置がケーブル接続位置候補Ａで作成した簡易基板モデルの基板モデル６７に、ケーブル接続位置をケーブル接続位置候補Ｃの位置に変更して仮想ケーブルモデル７１を接続する、という処理を行う。そのようにして、基板解析手段５は、ケーブル接続位置がケーブル接続位置候補Ｃのときの簡易基板モデルを作成する。
次に、図１５の基板解析手段５は、図１６のステップ４６の仮想ケーブル電流導出処理を実行する。仮想ケーブル電流導出処理において、基板解析手段５は、作成された簡易基板モデルの電磁界解析を行って、ケーブル接続位置がケーブル接続位置候補Ｃのときの仮想ケーブル電流７３を導出する。
次に、図１５のＥＭＩ計算手段６は、図１６のステップ４７のケーブル長補正ＥＭＩ特性計算処理を実行する。ケーブル長補正ＥＭＩ特性計算処理において、ＥＭＩ計算手段６は、図１５のデータベース３に格納されている図３３に示すケーブル長補正特性（実線）を読み出し、仮想ケーブル電流７３とケーブル長補正特性から、ケーブル接続位置がケーブル接続位置候補Ｃのときの実ケーブル電流７０を導出する処理を行う。さらに、ＥＭＩ計算手段６は、ケーブルを流れる電流と放射の関係式２より、実ケーブル電流７０を用いてケーブルから発生するコモンモード放射特性を計算する。
ここで得られた特性は図３６の実線に示したようになる。この場合においても比較として、ケーブル接続位置がケーブル接続位置候補Ｃのときの詳細基板モデルを用いて解析したＥＭＩ特性の解析結果（破線）と並べて示してみると、やはり差は最大６ｄＢ程度であり、よい一致を示している。
次に、図１５のＥＭＩ特性導出手段２Ｂは、図１６のステップ４８の基板設計情報追加処理を実行する。基板設計情報追加処理において、ＥＭＩ特性導出手段２Ｂは、入力された基板設計情報の中に、既にコモンモード放射特性を計算したケーブル接続位置として、ケーブル接続位置候補Ｃを追加して登録する。
次に、図１５のＥＭＩ特性導出手段２Ｂは、図１６のステップ４９のケーブル接続位置完了判定処理を実行する。ケーブル接続位置完了判定処理において、ＥＭＩ特性導出手段２Ｂは、図２８に示したケーブル接続位置候補６４の全てでコモンモード放射特性を導出したか否かの判定を行う。この時点では、ケーブル接続位置候補Ａ、Ｂ、Ｃのケーブル接続位置候補６４におけるコモンモード放射特性が導出されている。そのため、ケーブル接続位置候補６４の全てでコモンモード放射特性が導出されていると判定され、図１５のＥＭＩ特性判定手段８は図１６のステップ５０のＥＭＩ特性判定処理を行う。ここで、ＥＭＩ特性判定手段８は、図１５の記憶装置１０のデータベース３に格納されているＥＭＩ許容条件を読み出し、導出された全てのケーブル接続位置におけるコモンモード放射特性との比較検討を行い、コモンモード放射特性がＥＭＩ許容条件を満たしているかどうか判定する。
比較した波形結果を図３７〜図３９に示す。図３７、図３８、図３９がそれぞれケーブル接続位置候補Ａ、Ｂ、Ｃにおけるコモンモード放射特性とＥＭＩ許容条件との比較結果である。ＥＭＩ許容条件である「５００ＭＨｚまでの周波数範囲において、発生するＥＭＩ特性が６５ｄＢμＶ／ｍ以下である」という条件を満たしているのは、図３８に示したケーブル接続位置候補Ｂにおいてのみであり、ケーブル接続位置候補Ａ及びＣにおいてはＥＭＩ許容条件を満たしていない。従って、「ケーブル接続位置候補ＢではＥＭＩ許容条件が満たされ、ケーブル接続位置候補Ａ及びＣではＥＭＩ許容条件が満たされない」という判定結果が得られる。
そして、図１６のステップ５１の結果出力処理において、上述の判定結果が図１５の出力手段７に出力される。
このとき、図１６のステップ５１と同時に、ステップ５２の基板設計情報書き換え処理が行われ、図１５の記憶装置１０の基板設計情報（主にＰＣＢ設計情報１１）が、ＥＭＩ特性及びＥＭＩ許容条件を反映して書き換えられる。
以上が、図１６に示した第５の実施形態の実施例に係る一連の処理の説明である。
ステップ５１の結果出力処理においては、例えば、図２８に示した２次元ＣＡＤデータを表示し、ケーブル接続位置候補Ａ及びＣの位置の色を変えて表示するなどしてエラーを示すとしてもよい。また、ケーブル接続位置候補Ａ、Ｂ及びＣを参照し、図３７〜図３９に示した各位置におけるＥＭＩ特性とＥＭＩ許容条件との比較波形が出力されるとしてもよい。
このように、本実施例のように基板設計情報を設定し、ＥＭＩ許容条件をデータベースとして設定すれば、電気回路や電磁波に関する深い知識を有していない人でも、自動的にＥＭＩ許容条件を満たすケーブル接続位置であるケーブル接続位置候補Ｂをケーブルコネクタとして設計することが可能である。そのため、ケーブルから発生するコモンモード放射が低レベルとなるようなＰＣＢの構造及び仕様を設計することが可能になる。さらに、ケーブル接続位置６４の候補は３点あるものの、詳細基板モデルを用いて解析を行うのは１パターンでよく、簡易基板モデルでの解析は、詳細基板モデルと比較して解析空間が非常に小さくなるので、より短い時間で最適なケーブル接続位置を見つけることが可能である。また、この発明で用いている導出方法を用いて導出したＥＭＩ特性も、図３４〜３６で示した例のように、詳細基板モデルを用いた解析結果と良い一致を示しており、精度良く定量的にＥＭＩ特性を見積もることが可能であり、ＥＭＩ許容条件との定量的比較も精度良く行なうことも可能である。
以上、実施形態及び実施例を参照して本願発明を説明してきたが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
本発明によれば、ケーブルが接続されており、ＬＳＩが実装されたＰＣＢにおいて、設計段階毎に、大幅な計算コストをかけずにＥＭＩ特性を導出する用途に適用可能である。
また、発生するＥＭＩ特性が予め設定された許容条件を満たすように、最適なケーブル接続位置を自動的に発見する用途や、ＰＣＢの構造の変更を行う等のＰＣＢの設計変更を行う用途に適用可能である。
本発明のシステムの主な使用法としては、プリント基板メーカーが、実装するＬＳＩの必要動作に対し、ＥＭＩ特性が低レベルになるように設計されたＰＣＢの基板構造を提案することにも利用可能である。実装されるＬＳＩを含んだＰＣＢ構造に対して、一般的なＥＭＩの規格をＥＭＩ許容条件として設定しておき、本提案するシステムを使用してＥＭＩ許容条件を満たすよう基板構造やケーブル接続位置等を設計しておけば、実装するＬＳＩを必要な動作をさせても発生するＥＭＩ特性が低レベルになる基板構造を提供することが可能になる。
また、低ＥＭＩ特性のＬＳＩ構成を提供するために、ＬＳＩベンダーが、本発明のシステムを利用することも可能である。ベンダー側としては、ユーザーが使用すると考えられるようなＰＣＢ、もしくは標準的なＰＣＢの構成を入力情報として用いる。一般的なＥＭＩの規格をＥＭＩ許容条件として設定しておき、本発明のシステムを使用してＥＭＩ許容条件を満たすような動作や終端条件等を設計しておくことにより、ユーザーにＰＣＢに実装した際に低ＥＭＩ特性を実現可能なＬＳＩとして提供することが可能となる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計システムであって、
前記回路基板の基板構成に関する基板設計情報を入力する入力手段と、
前記基板設計情報を基に前記回路基板のケーブルから発生するＥＭＩ特性を導出するＥＭＩ特性導出手段と、
前記ＥＭＩ特性を導出するためのケーブル長補正特性を格納する記憶手段と、を備え、
前記ＥＭＩ特性導出手段は、
前記基板設計情報を基に前記回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成する解析モデル作成手段と、
前記簡易解析モデルの電磁界解析を行うことによって前記仮想ケーブルを流れる仮想ケーブル電流を算出する基板解析手段と、
前記仮想ケーブル電流と前記ケーブル長補正特性とを用いて前記ケーブルを流れる実ケーブル電流を算出し、前記実ケーブル電流を用いて前記ケーブルから発生する前記ＥＭＩ特性を算出するＥＭＩ計算手段と、を有することを特徴とする回路基板設計システム。
（付記２）
前記記憶手段は、前記ＥＭＩ特性の許容条件となるＥＭＩ許容条件を格納し、
前記ＥＭＩ特性導出手段によって導出された前記ＥＭＩ特性と前記ＥＭＩ許容条件とを比較するＥＭＩ特性判定手段を備えることを特徴とする付記１に記載の回路基板設計システム。
（付記３）
前記ＥＭＩ特性導出手段は、
前記仮想ケーブル電流を基に前記ケーブル長補正特性を導出するケーブル長補正特性導出手段を有し、
前記解析モデル作成手段は、
前記回路基板の解析モデルとして実ケーブルを再現した詳細基板モデルを作成し、
前記基板解析手段は、
前記詳細基板モデルの電磁界解析を行うことによって前記詳細基板モデルの実ケーブルを流れる実ケーブル電流を算出し、
前記ケーブル長補正特性導出手段は、
前記詳細基板モデルによって算出された実ケーブル電流と前記仮想ケーブル電流とを用いてケーブル長補正特性を算出し、前記詳細基板モデルを基に算出されたケーブル長補正特性を前記記憶手段に格納することを特徴とする付記２に記載の回路基板設計システム。
（付記４）
前記基板設計情報は、前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含み、
前記入力手段は、
前記基板設計情報から抽出した各情報を前記ＥＭＩ導出手段に入力し、
前記ＥＭＩ特性導出手段は、
前記ケーブル長補正特性導出手段によって前記基板設計情報に含まれる情報を基に導出された前記ケーブル長補正特性を前記記憶手段に格納するとともに、前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換えることを特徴とする付記３に記載の回路基板設計システム。
（付記５）
前記ＥＭＩ導出手段は、
前記回路基板上に設定された前記ケーブルを接続するための複数のケーブル接続位置候補に対応する前記ＥＭＩ特性をそれぞれ導出し、
前記ＥＭＩ特性判定手段は、
前記複数のケーブル接続位置候補における前記ＥＭＩ特性が前記ＥＭＩ許容条件を満たすか否かを判定することを特徴とする付記４に記載の回路基板設計システム。
（付記６）
前記複数のケーブル接続位置候補における前記ＥＭＩ特性及び前記ＥＭＩ許容条件を比較する波形グラフが出力されることを特徴とする付記５に記載の回路基板設計システム。
（付記７）
前記ＥＭＩ特性判定手段によって前記ＥＭＩ許容条件が満たされないと判定された場合に前記基板構成を変更する基板構成変更手段を備え、
前記記憶手段は、
前記基板構成の変更指針を格納し、
前記基板構成変更手段は、
前記変更指針に基づいて前記基板設計情報を変更し、
前記ＥＭＩ特性導出手段は、
前記変更された基板設計情報を用いて前記ＥＭＩ特性を導出することを特徴とする付記２に記載の回路基板設計システム。
（付記８）
変更前の前記基板設計情報と前記変更後の基板設計情報との前記ＥＭＩ特性及び前記ＥＭＩ許容条件を比較する波形グラフが出力されることを特徴とする付記７に記載の回路基板設計システム。
（付記９）
前記基板設計情報は、前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含み、
前記ＥＭＩ特性導出手段は、
前記ケーブル長補正特性導出手段によって前記基板設計情報から抽出された情報を用いて導出された前記ケーブル長補正特性を前記記憶手段に格納するとともに、前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換えることを特徴とする付記７に記載の回路基板設計システム。
（付記１０）
前記ＥＭＩ特性が前記許容条件を満たさなかった場合、
前記基板構成変更手段は、
前記ＥＭＩ特性が前記許容条件を満たすまで前記基板設計情報に含まれる前記回路基板設計情報・前記半導体集積回路設計情報・前記ケーブル構造設計情報のいずれかを順々に変更する、という前記変更指針に基づいて前記基板構成を変更し、
前記ＥＭＩ導出手段は、
変更された前記基板構成に基づいて前記ＥＭＩ特性を導出し、
前記ＥＭＩ特性が前記許容条件を満たした場合、
前記許容条件を満たす前記ＥＭＩ特性が得られる前記基板設計情報が出力されることを特徴とする付記９に記載の回路基板設計システム。
（付記１１）
前記仮想ケーブルの長さは、導出する前記ＥＭＩ特性の周波数範囲における最大周波数に対応する波長の１／４以下の値に設定することを特徴とする付記１乃至１０のいずれか一項に記載の回路基板設計システム。
（付記１２）
半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計方法であって、
前記回路基板の基板設計情報を入力とし、
前記基板設計情報を基に前記回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成し、
前記簡易解析モデルの電磁界解析を行うことによって前記仮想ケーブルを流れる仮想ケーブル電流を算出し、
ＥＭＩ特性を導出得るためのケーブル長補正特性と前記仮想ケーブル電流とを用いて前記ケーブルを流れる実ケーブル電流を算出し、
前記実ケーブル電流を用いて前記ケーブルから放射される前記ＥＭＩ特性を算出する、
ことを特徴とする回路基板設計方法。
（付記１３）
前記ＥＭＩ特性の許容条件となるＥＭＩ許容条件を設定し、
さらに、前記ＥＭＩ特性と前記ＥＭＩ許容条件とを比較することを特徴とする付記１２に記載の回路基板設計方法。
（付記１４）
前記回路基板の解析モデルとして実ケーブルを再現した詳細基板モデルを作成し、前記詳細基板モデルを電磁界解析することによって前記詳細基板モデルの実ケーブルを流れる実ケーブル電流を算出し、
前記詳細基板モデルによって算出された実ケーブル電流と前記仮想ケーブル電流とを用いてケーブル長補正特性を算出し、
前記詳細基板モデルを基に算出されたケーブル長補正特性を前記ＥＭＩ特性の算出に用いることを特徴とする付記１３に記載の回路基板設計方法。
（付記１５）
前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含む前記基板設計情報を用いて導出された前記ケーブル長補正特性を記録し、
前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換えることを特徴とする付記１４に記載の回路基板設計方法。
（付記１６）
前記ケーブルを接続するための複数のケーブル接続位置候補を前記回路基板上に設定し、
前記複数のケーブル接続位置候補に対応した前記ＥＭＩ特性をそれぞれ導出し、
前記複数のケーブル接続位置候補における前記ＥＭＩ特性が前記ＥＭＩ許容条件を満たすか否かを判定することを特徴とする付記１５に記載の回路基板設計方法。
（付記１７）
前記ＥＭＩ許容条件が満たされないと判定された際に、
前記基板構成の変更指針に基づいて前記基板設計情報を変更し、
前記変更された基板設計情報を用いて前記ＥＭＩ特性を導出することを特徴とする付記１６に記載の回路基板設計方法。
（付記１８）
前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含む前記基板設計情報を用いて導出された前記ケーブル長補正特性を記録し、
前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換えることを特徴とする付記１７に記載の回路基板設計方法。
（付記１９）
半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計システムにおいて、
前記回路基板の基板設計情報を入力する処理と、
前記基板設計情報を基に前記回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成する処理と、
前記簡易解析モデルの電磁界解析を行うことによって前記仮想ケーブルを流れる仮想ケーブル電流を算出する処理と、
ＥＭＩ特性を導出するためのケーブル長補正特性と前記仮想ケーブル電流とを用いて前記ケーブルを流れる実ケーブル電流を算出する処理と、
前記実ケーブル電流を用いて前記ケーブルから放射される前記ＥＭＩ特性を算出する処理と、をコンピュータに実行させることを特徴とする回路基板設計プログラム。
（付記２０）
前記ＥＭＩ特性の許容条件となるＥＭＩ許容条件を設定する処理と、
さらに、前記ＥＭＩ特性と前記ＥＭＩ許容条件とを比較する処理と、をコンピュータに実行させることを特徴とする付記１９に記載の回路基板設計プログラム。
（付記２１）
前記回路基板の解析モデルとして実ケーブルを再現した詳細基板モデルを作成し、前記詳細基板モデルの実ケーブルを流れる実ケーブル電流を算出する処理と、
前記詳細基板モデルによって算出された実ケーブル電流と前記仮想ケーブル電流とを用いてケーブル長補正特性を算出する処理と、
前記詳細基板モデルを基に算出されたケーブル長補正特性を用いて前記ＥＭＩ特性を算出する処理と、をコンピュータに実行させることを特徴とする付記２０に記載の回路基板設計プログラム。
（付記２２）
前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含む前記基板設計情報を用いて導出された前記ケーブル長補正特性を記録する処理と、
前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換える処理と、をコンピュータに実行させることを特徴とする付記２１に記載の回路基板設計プログラム。
（付記２３）
前記ケーブルを接続するための複数のケーブル接続位置候補を前記回路基板上に設定する処理と、
前記複数のケーブル接続位置候補に対応した前記ＥＭＩ特性をそれぞれ導出する処理と、
前記複数のケーブル接続位置候補における前記ＥＭＩ特性が前記ＥＭＩ許容条件を満たすか否かを判定する処理と、をコンピュータに実行させることを特徴とする付記２２に記載の回路基板設計プログラム。
（付記２４）
前記ＥＭＩ許容条件が満たされないと判定された際に、
前記基板構成の変更指針に基づいて前記基板設計情報を変更する処理と、
前記変更された基板設計情報を用いて前記ＥＭＩ特性を導出する処理と、をコンピュータに実行させることを特徴とする付記２３に記載の回路基板設計プログラム。
（付記２５）
前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含む前記基板設計情報を用いて導出された前記ケーブル長補正特性を記録する処理と、
前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換える処理と、をコンピュータに実行させることを特徴とする付記２４に記載の回路基板設計プログラム。
以上、実施形態及び実施例を参照して本願発明を説明してきたが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１２年１１月２１日に出願された日本出願特願２０１２−２５５５５７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１ 入力手段
２ ＥＭＩ特性導出手段
３ データベース
４ 解析モデル作成手段
５ 基板解析手段
６ ＥＭＩ計算手段
７ 出力手段
８ ＥＭＩ特性判定手段
９ ケーブル長補正特性導出手段
１０ 記憶装置
１１ ＰＣＢ設計情報
１２ ＬＳＩ設計情報
１３ ケーブル構造設計情報
１４ 基板構成変更手段
２０ ＰＣＢ
２１ 送信側ＬＳＩ
２２ 受信側ＬＳＩ
２３ 信号配線
２４ 配線電流
２５ 実装部品
２６ コネクタ
２７ ケーブル
２８ ケーブル電流
２９ ＥＭＩ
３０ ケーブル接続位置候補
３１ 表面導体層
３２ 誘電体層
３３ 内部導体層
３４ ヴィア
３５ 層構成
４１ 送信側パラメータ
４２ 受信側パラメータ
４３ 配線パラメータ
４４ 基板部分パラメータ
４５ 部品パラメータ
４６ コネクタパラメータ
４７ ケーブルパラメータ
４８ ヴィアパラメータ
５１ 基板モデル
５２ ケーブルモデル
５３ 解析空間
５４ 実ケーブル電流
５５ ＥＭＩ特性
５６ 仮想ケーブルモデル
５７ 解析空間
５８ 仮想ケーブル電流
５９ 実ケーブル電流
６０ ＥＭＩ特性
６１ 送信端
６２ 受信端
６３ 信号配線
６４ ケーブル接続位置候補
６５ 基板
６６ 導体層
６７ 基板モデル
６８ ケーブルモデル
６９ 解析空間
７０ 実ケーブル電流
７１ 仮想ケーブルモデル
７２ 解析空間
７３ 仮想ケーブル電流
８１ 信号配線
８２ 誘電体
８３ 電源層
８４ グランド層
８５ 内層配線
８６ 結合
８７ 信号配線
８８ 結合
９０ ケーブル
１０１ 電磁界強度算出装置
１０２ ナビゲーションファイル
１０３ ナビゲーションファイル読み込み部
１０４ ナビゲーションによるデータ作成部
１０５ メモリ部
１０６ 解析入力データファイル書き込み部
１０７ 解析入力データ
１０８ 電磁界強度算出部
１０９ 解析結果データ
１１０ ディスプレイ部
１１１ キーボード入力部
２０１ 電磁界強度算出装置
２０２ 入力手段
２０４ 出力手段
２１０ 分割手段
２１１ 電磁界強度算出手段
２１２ 算出手段
２１３ 計算手段

Claims (10)

  1. 半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計システムであって、
    前記回路基板の基板構成に関する基板設計情報を入力する入力手段と、
    前記基板設計情報を基に前記回路基板のケーブルから発生するＥＭＩ特性を導出するＥＭＩ特性導出手段と、
    前記ＥＭＩ特性を導出するためのケーブル長補正特性を格納する記憶手段と、を備え、
    前記ＥＭＩ特性導出手段は、
    前記基板設計情報を基に前記回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成する解析モデル作成手段と、
    前記簡易解析モデルの電磁界解析を行うことによって前記仮想ケーブルを流れる仮想ケーブル電流を算出する基板解析手段と、
    前記仮想ケーブル電流と前記ケーブル長補正特性とを用いて前記ケーブルを流れる実ケーブル電流を算出し、前記実ケーブル電流を用いて前記ケーブルから放射される前記ＥＭＩ特性を算出するＥＭＩ計算手段と、を有することを特徴とする回路基板設計システム。
  2. 前記記憶手段は、前記ＥＭＩ特性の許容条件となるＥＭＩ許容条件を格納し、
    さらに、前記ＥＭＩ特性導出手段によって導出された前記ＥＭＩ特性と前記ＥＭＩ許容条件とを比較するＥＭＩ特性判定手段を備えることを特徴とする請求項１に記載の回路基板設計システム。
  3. 前記ＥＭＩ特性導出手段は、
    前記仮想ケーブル電流を基に前記ケーブル長補正特性を導出するケーブル長補正特性導出手段を有し、
    前記解析モデル作成手段は、
    前記回路基板の解析モデルとして実ケーブルを再現した詳細基板モデルを作成し、
    前記基板解析手段は、
    前記詳細基板モデルの電磁界解析を行うことによって前記詳細基板モデルの実ケーブルを流れる実ケーブル電流を算出し、
    前記ケーブル長補正特性導出手段は、
    前記詳細基板モデルによって算出された実ケーブル電流と前記仮想ケーブル電流とを用いてケーブル長補正特性を算出し、
    前記詳細基板モデルを基に算出されたケーブル長補正特性を前記記憶手段に格納することを特徴とする請求項２に記載の回路基板設計システム。
  4. 前記基板設計情報は、前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含み、
    前記入力手段は、
    前記基板設計情報から抽出した各情報を前記ＥＭＩ導出手段に入力し、
    前記ＥＭＩ特性導出手段は、
    前記ケーブル長補正特性導出手段によって前記基板設計情報に含まれる情報を基に導出された前記ケーブル長補正特性を前記記憶手段に格納するとともに、前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換えることを特徴とする請求項３に記載の回路基板設計システム。
  5. 前記ＥＭＩ導出手段は、
    前記回路基板上に設定された前記ケーブルを接続するための複数のケーブル接続位置候補に対応する前記ＥＭＩ特性をそれぞれ導出し、
    前記ＥＭＩ特性判定手段は、
    前記複数のケーブル接続位置候補における前記ＥＭＩ特性が前記ＥＭＩ許容条件を満たすか否かを判定することを特徴とする請求項４に記載の回路基板設計システム。
  6. 前記ＥＭＩ特性判定手段によって前記ＥＭＩ許容条件が満たされないと判定された場合に前記基板構成を変更する基板構成変更手段を備え、
    前記記憶手段は、
    前記基板構成の変更指針を格納し、
    前記基板構成変更手段は、
    前記変更指針に基づいて前記基板設計情報を変更し、
    前記ＥＭＩ特性導出手段は、
    前記変更された基板設計情報を用いて前記ＥＭＩ特性を導出することを特徴とする請求項２に記載の回路基板設計システム。
  7. 前記基板設計情報は、前記回路基板の構成情報である回路基板設計情報と、前記回路基板に設けられた半導体集積回路の内部設計情報である半導体集積回路設計情報と、前記ケーブルの情報であるケーブル構造設計情報と、を含み、
    前記ＥＭＩ特性導出手段は、
    前記ケーブル長補正特性導出手段によって前記基板設計情報から抽出された情報を用いて導出された前記ケーブル長補正特性を前記記憶手段に格納するとともに、前記ＥＭＩ特性及び前記ＥＭＩ許容条件に応じて前記基板設計情報を書き換えることを特徴とする請求項６に記載の回路基板設計システム。
  8. 前記仮想ケーブルの長さは、導出する前記ＥＭＩ特性の周波数範囲における最大周波数に対応する波長の１／４以下の値に設定することを特徴とする請求項１乃至７のいずれか一項に記載の回路基板設計システム。
  9. 半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計方法であって、
    前記回路基板の基板設計情報を入力とし、
    前記基板設計情報を基に前記回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成し、
    前記簡易解析モデルの電磁界解析を行うことによって前記仮想ケーブルを流れる仮想ケーブル電流を算出し、
    ＥＭＩ特性を導出するためのケーブル長補正特性と前記仮想ケーブル電流とを用いて前記ケーブルを流れる実ケーブル電流を算出し、
    前記実ケーブル電流を用いて前記ケーブルから放射される前記ＥＭＩ特性を算出する、ことを特徴とする回路基板設計方法。
  10. 半導体部品が実装され、かつケーブルが接続された回路基板を設計する回路基板設計システムにおいて、
    前記回路基板の基板設計情報を入力する処理と、
    前記基板設計情報を基に前記回路基板の解析モデルとして簡略化された仮想ケーブルが設けられた簡易解析モデルを作成する処理と、
    前記簡易解析モデルの電磁界解析を行うことによって前記仮想ケーブルを流れる仮想ケーブル電流を算出する処理と、
    ＥＭＩ特性を導出するためのケーブル長補正特性と前記仮想ケーブル電流とを用いて前記ケーブルを流れる実ケーブル電流を算出する処理と、
    前記実ケーブル電流を用いて前記ケーブルから放射される前記ＥＭＩ特性を算出する処理と、をコンピュータに実行させる回路基板設計プログラムを含むプログラム記録媒体。
JP2014548453A 2012-11-21 2013-11-18 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム Active JP6287853B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012255557 2012-11-21
JP2012255557 2012-11-21
PCT/JP2013/006761 WO2014080610A1 (ja) 2012-11-21 2013-11-18 回路基板設計システム、回路基板設計方法及びプログラム記録媒体

Publications (2)

Publication Number Publication Date
JPWO2014080610A1 true JPWO2014080610A1 (ja) 2017-01-05
JP6287853B2 JP6287853B2 (ja) 2018-03-07

Family

ID=50775805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014548453A Active JP6287853B2 (ja) 2012-11-21 2013-11-18 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム

Country Status (3)

Country Link
US (1) US20160253448A1 (ja)
JP (1) JP6287853B2 (ja)
WO (1) WO2014080610A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110232207B (zh) * 2019-04-30 2020-08-25 浙江大学 一种基于人工神经网络的电磁干扰滤波器设计方法
CN112861462B (zh) * 2021-02-08 2024-05-28 环旭电子股份有限公司 电性模拟的激发源规划方法及其系统
CN114137318A (zh) * 2021-11-16 2022-03-04 中国石油大学(华东) 海洋感应电磁场算法、系统、计算机设备和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140839A (ja) * 2005-11-17 2007-06-07 Nec Corp プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム
JP2008158565A (ja) * 2006-12-20 2008-07-10 Sharp Corp シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法
JP2009116410A (ja) * 2007-11-01 2009-05-28 Fujitsu Microelectronics Ltd 電気特性見積プログラム、電気特性見積装置および電気特性見積方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1577803A3 (en) * 2004-03-08 2009-01-28 Panasonic Corporation Interference analysis method, interference analysis device, interference analysis program and recording medium with interference analysis program recorded thereon
JP2006012049A (ja) * 2004-06-29 2006-01-12 Sharp Corp 配線板設計・検証装置
JP4980684B2 (ja) * 2006-09-29 2012-07-18 富士通株式会社 基板情報取得変換方法とそのプログラムおよび装置
JP2010282516A (ja) * 2009-06-05 2010-12-16 Fujitsu Ltd 電磁界シミュレーション装置、電磁界シミュレーションプログラムおよび近傍界測定装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007140839A (ja) * 2005-11-17 2007-06-07 Nec Corp プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム
JP2008158565A (ja) * 2006-12-20 2008-07-10 Sharp Corp シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法
JP2009116410A (ja) * 2007-11-01 2009-05-28 Fujitsu Microelectronics Ltd 電気特性見積プログラム、電気特性見積装置および電気特性見積方法

Also Published As

Publication number Publication date
US20160253448A1 (en) 2016-09-01
WO2014080610A1 (ja) 2014-05-30
JP6287853B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
US20080155483A1 (en) Database-aided circuit design system and method therefor
JP2009238130A (ja) プリント基板設計装置およびプリント基板設計方法
JP6323333B2 (ja) 基板設計方法及び設計装置
US20160157355A1 (en) Design Support System, Design Support Method and Design Support Program
JP6287853B2 (ja) 回路基板設計システム、回路基板設計方法及び回路基板設計プログラム
JP6044538B2 (ja) プリント基板設計システム、及びプリント基板設計方法
JP4671173B2 (ja) プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム
US20100280778A1 (en) Electromagnetic distribution processing device and method
JP2006293726A (ja) 電子部品の設計方法
KR100999016B1 (ko) 반도체 장치에 대한 동시 동작 신호 노이즈에 기초하여 지터를 견적하는 방법, 그 견적에 사용하는 동시 동작 신호노이즈량 대 지터량 상관 관계를 산출하는 방법, 이들을 실현하는 프로그램을 기록한 기록매체, 및 반도체 장치 및 그것이 탑재된 프린트 회로 기판의 설계 방법
JP2008293066A (ja) 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法
JP5071081B2 (ja) 半導体装置に対する同時動作信号ノイズ見積り方法における同時動作信号ノイズ基礎特性取得方法、及びプログラム
US20100042962A1 (en) Structure for Couple Noise Characterization Using a Single Oscillator
JP4575326B2 (ja) 基板レイアウトチェックシステムおよび方法
JP6252494B2 (ja) 設計支援装置、設計支援方法及びプログラム
JP2018132877A (ja) プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム
JP6528761B2 (ja) 情報処理装置、情報処理方法および情報処理プログラムが記憶された記憶媒体
JP2005100171A (ja) 対策済回路図作成装置、電子回路基板設計装置、対策済回路図作成方法、対策済回路図作成プログラム、および該プログラムを記録した記録媒体
JP2007304952A (ja) 解析モデル作成プログラム、解析プログラム、解析結果抽出プログラム、解析モデル作成装置、解析装置、解析結果抽出装置
JP4862695B2 (ja) 回路基板の設計システム、回路基板の設計方法および回路基板設計用のコンピュータプログラム
CN118228651A (zh) 电子器件的制造方法
US8204722B2 (en) Simulation apparatus, simulation method, and simulation program
Guo et al. Combined FDTD/FETD algorithm for ground bounce characterization of differential traces through the planes
Pytel Solutions for PCB Electromagnetic Interference
JP2008158566A (ja) シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150