JP5423104B2 - 設計支援装置、設計支援方法及び設計支援プログラム - Google Patents

設計支援装置、設計支援方法及び設計支援プログラム Download PDF

Info

Publication number
JP5423104B2
JP5423104B2 JP2009084179A JP2009084179A JP5423104B2 JP 5423104 B2 JP5423104 B2 JP 5423104B2 JP 2009084179 A JP2009084179 A JP 2009084179A JP 2009084179 A JP2009084179 A JP 2009084179A JP 5423104 B2 JP5423104 B2 JP 5423104B2
Authority
JP
Japan
Prior art keywords
wiring
design
design support
display
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009084179A
Other languages
English (en)
Other versions
JP2010237906A (ja
Inventor
研一 鍋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009084179A priority Critical patent/JP5423104B2/ja
Priority to US12/727,701 priority patent/US8612906B2/en
Publication of JP2010237906A publication Critical patent/JP2010237906A/ja
Application granted granted Critical
Publication of JP5423104B2 publication Critical patent/JP5423104B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06Power analysis or power optimisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、設計支援装置、設計支援方法及び設計支援プログラムに係り、特にコンピュータ支援設計(CAD:Computer Aided Design)により回路設計を行う設計支援装置、設計支援方法及び設計支援プログラムに関する。
図1は、大規模集積回路(LSI:Large Scale Integrated Circuit)の多層構造を説明する斜視図である。LSIは、図1に示す如き多層構造を有し、配線は複数の配線層1−1,1−2,1−3で形成される。設計支援プログラムとしての、LSI(又は、半導体装置)の配置や配線等の物理設計を行うレイアウト設計用CADツールは、このような配線をコンピュータの表示装置としてのディスプレイ上に表示し、設計者は表示された配線を見ながら編集等の作業を行う。
図2は、配線と対応する表示の一例を説明する図である。図2(a)は、LSIの配線層1−1,1−2,1−3で形成された配線1−1A,1−2A,1−3Aのみを取り出して示す斜視図であり、図2(b)は、LSIレイアウト設計用CADツールによりディスプレイの表示画面上に表示される配線1−1A,1−2A,1−3Aの二次元表示を示す図である。複数の配線1−1A,1−2A,1−3Aを区別可能とするために、LSIの平面図又は底面図において各配線1−1A,1−2A,1−3Aを透かして見た状態で各配線1−1A,1−2A,1−3Aを異なる色、又は異なるハッチング等の互いに異なる表示形式で表示するのが一般的である。図2(b)は、配線1−1A,1−2A,1−3Aを異なるハッチングで表示した場合を示す。このような表示を用いることにより、各配線1−1A,1−2A,1−3AがLSIの積層構造中のどの層のどの箇所を通っているのか等が分かるようにすることができる。
一方、LSIの消費電力の削減が様々な分野で用いられるLSIで要求されている。LSIの消費電力の1つの要素として、配線の寄生容量による消費電力がある。配線の寄生容量による消費電力Wは、例えば、
W=1/2×a×f×C×V×V
なる式で求められる。ここで、aは信号の動作率、fは動作周波数、Cは配線の寄生容量(Parasitic Capacitance)、Vは電圧を示す。
信号の動作率aは、信号のトグル率、或いは、信号値の反転率とも呼ばれる。配線の寄生容量を減らすようにLSIの配線設計を改善すれば消費電力を下げることができるが、従来のLSIレイアウト設計用CADツールでは配線毎の消費電力の大小が表示されない。このため、どの配線に注目して配線の寄生容量を減らすようにLSIの配線設計を改善すれば良いのかが分からず、配線設計の改善は設計者の熟練度に依存してしまう。
又、LSIの消費電力には、上記の如く寄生容量と動作率との積の項が含まれる。寄生容量は配線面積と相関があるため、従来のLSIレイアウト設計用CADツールでも類推可能である。しかし、動作率は従来のLSIレイアウト設計用CADツールでは類推不可能である。
特開平7−106424号公報 特開2005−182632号公報
従来のLSIレイアウト設計用CADツールでは、設計者はLSIの配線の解析及び設計変更を容易に行うことはできないという問題があった。
そこで、本発明は、LSIの配線の解析及び設計変更を容易に行うことが可能な設計支援装置、設計支援方法及び設計支援プログラムを提供することを目的とする。
本発明の一観点によれば、半導体装置の物理設計を行う設計支援装置であって、表示装置と、配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示前記表示装置に同時に表示させる演算処理装置を備え、各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む設計支援装置が提供される。
本発明の一観点によれば、情報処理装置が半導体装置の物理設計を行う設計支援方法であって、前記情報処理装置が、配線を表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示前記表示装置に同時に表示させる強調表示ステップを実行し、各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む設計支援方法が提供される。
本発明の一観点によれば、情報処理装置に、半導体装置の物理設計を行う際に前記半導体装置の配線情報を表示装置に表示させる設計支援プログラムであって、配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示前記表示装置に同時に表示させる強調表示手順を前記情報処理装置に実行させ、各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む設計支援プログラムが提供される。
開示の設計支援装置、設計支援方法及び設計支援プログラムによれば、LSIの配線の解析及び設計変更を容易に行うことが可能となる。
LSIの多層構造を説明する斜視図である。 配線と対応する表示の一例を説明する図である。 本発明の一実施例が適用されるコンピュータシステムを示す斜視図である。 コンピュータシステムの本体部内の構成を説明するブロック図である。 設計支援方法の手順を説明するフローチャートである。 設計支援プログラムがコンピュータに図5に示す処理に対応する機能を実現させる場合の各機能を説明するブロック図である。 設計支援方法の手順を説明するフローチャートである。 表示画面の一例を説明する図である。
開示の設計支援装置、設計支援方法及び設計支援プログラムでは、半導体装置の物理設計を行う際に半導体装置の配線情報を表示装置に表示する。配線を表示装置に表示する際に、各配線の消費電力に関する要素を勘案した強調表示と、各配線の設計変更の難易度に関する要素を勘案した強調表示の少なくとも一方を行う。例えば、コンピュータ支援設計(CAD)によりLSIのレイアウト設計等を行う際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を表示装置に表示する。
これにより、設計者は強調表示を確認することで半導体装置(LSI)の配線の解析及び設計変更を容易に行うことが可能となる。
以下に、本発明の設計支援装置、設計支援方法及び設計支援プログラムの各実施例を図3以降と共に説明する。
本発明の一実施例において、設計支援装置は設計支援方法を用いる。本実施例では、本発明がコンピュータシステムに適用されており、設計支援プログラムは設計支援方法の手順を演算処理装置としてのCPU(Central Processing Unit)を有する情報処理装置としてのコンピュータに実行させる。図3は、本実施例が適用されるコンピュータシステムを示す斜視図である。
図3に示すコンピュータシステム100は、CPUやディスクドライブ等を内蔵した本体部101、本体部101からの指示により表示画面102a上に画像を表示する表示装置としてのディスプレイ102、コンピュータシステム100に種々の情報を入力するためのキーボード103、ディスプレイ102の表示画面102a上の任意の位置を指定するマウス104及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム105を有する。
ディスク110等の可搬型記録媒体に格納されるか、モデム105等の通信装置を使って他のコンピュータシステムの記録媒体106からダウンロードされる、コンピュータシステム100にCAD機能或いはCAD機能の少なくとも設計支援機能を持たせる設計支援プログラム(LSIレイアウト設計用CADツール、或いは、レイアウト情報表示ツール)は、コンピュータシステム100に入力されてコンパイルされる。設計支援プログラムは、コンピュータシステム100(即ち、後述するCPU201)を、CAD機能を有する設計支援装置として動作させる。設計支援プログラムは、例えばディスク110等のコンピュータ読み取り可能な記憶媒体に格納可能である。コンピュータ読み取り可能な記憶媒体は、ディスク110、ICカードメモリ、フロッピー(登録商標)ディスク等の磁気ディスク、光磁気ディスク、CD−ROM等の可搬型記録媒体に限定されるものではなく、モデム105やLAN等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
図4は、コンピュータシステム100の本体部101内の構成を説明するブロック図である。図4中、本体部101は、バス200により接続されたCPU201、RAM(Random Access Memory)やROM(Read Only Memory)等からなるメモリ部202、ディスク110用のディスクドライブ203及びハードディスクドライブ(HDD:Hard Disk Drive)204からなる。本実施例では、ディスプレイ102、キーボード103及びマウス104も、バス200を介してCPU201に接続されているが、これらは直接CPU201に接続されていても良い。又、ディスプレイ102は、入出力画像データの処理を行う周知のグラフィックインタフェース(図示せず)を介してCPU201に接続されていても良い。
尚、コンピュータシステム100の構成は図3及び図4に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
図5は、設計支援方法の手順を説明するフローチャートである図5に示す処理は、設計支援プログラム(又は、レイアウト情報表示ツール)の手順に対応し、例えば設計対象又は解析対象となるLSI等の半導体装置についてCPU201により、即ち、全体としてはコンピュータシステム100により実行される。つまり、設計支援プログラムは、CPU又はコンピュータに図5に示す処理に対応する機能を実現させるものであり、CPU又はコンピュータを図5に示す処理を実行する手段として機能させる。
図5において、ステップS1は、配線遅延(ディレイ)を求める周知のディレイシミュレーション(遅延解析)を行い、ディレイシミュレーションの結果である配線のディレイデータをディレイデータベース11に格納する。配線ディレイとは、LSI内の対象となる配線を信号が伝播するのに要する時間のことである。ディレイデータベース11は、メモリ部202、ディスクドライブ203、HDD204等のコンピュータシステム101内の内部記憶部、又は、コンピュータシステム101外部の外部記憶部により形成される。ディレイデータベース11に格納されたディレイデータは、例えば次のようなものである。以下の説明で、SignalA, SignalB, SignalCは信号配線を示し、これらに続く数値がディレイデータ等のデータである。尚、以下の説明では便宜上、ディレイデータ等のデータは任意単位で示す。
SignalA 2.8
SignalB 2.7
SignalC 2.6
ステップS2は、ディレイデータベース11を参照して配線のディレイ余裕度を周知の方法で算出し、算出されたディレイ余裕度をディレイ余裕度データベース12に格納する。配線のディレイ余裕度は、配線ディレイの最小値に対する余裕度を示す。ディレイ余裕度データベース12は、コンピュータシステム101の内部記憶部又は外部記憶部により形成される。ディレイ余裕度データベース12に格納されたディレイ余裕度データは、例えば次のようなものである。
SignalA 0.4
SignalB 0.3
SignalC 0.1
ステップS3は、周知の論理シミュレーションを行い、論理シミュレーションの結果である配線毎の動作率を動作率データベース13に格納する。動作率データベース13は、コンピュータシステム101の内部記憶部又は外部記憶部により形成される。動作率データベース13に格納された動作率データは、例えば次のようなものである。
SignalA 0.4
SignalB 0.6
SignalC 0.0
ステップS4は、配線毎の座標及び配線層のデータが格納された配線層及び座標データベース14を参照して配線毎の配線容量を周知の方法で算出する。配線層及び座標データベース14に格納された配線層毎の座標及び配線層のデータは、例えば次のようなものである。Layerは、配線層を示す。
SignalA (0, 0)-(10, 1) Layer1
SignalB (10, 8)-(11, 3) Layer2
SignalC (20, 20)-(50, 21) Layer3
ステップS14により算出される配線容量は、例えば次のようなものである。
SignalA 5.4
SignalB 1.4
SignalC 3.0
ステップS5は、ディレイ余裕度データベース12、動作率データベース13、及び判定条件データベース15を参照してレイアウト情報の強調方法を決定する。判定条件データベース15には、色パターン、ハッチングパターン、点滅パターン等の判定条件に関する判定条件データが格納されている。判定条件データベース15に格納された色パターン、ハッチングパターン、点滅パターン等の判定条件に関する判定条件データは、例えば次のようなものである。Powerは消費電力を示し、Hatchingはハッチングパターンを示し、Shadeは色の濃度を示し、Slackは配線ディレイの余裕度を示す。
ハッチングパターン毎の消費電力条件:
Power>0.5 Hatching1
0.5 >= Power > 0.1 Hatching2
0.1 >= Power Hatching 3
色の濃度毎のディレイ余裕度条件:
Slack > 0.4 Shade1
0.4 >= Slack > 0.2 Shade2
0.2 >= Slack Shade3
ステップS5において、消費電力及びディレイ余裕度から決定されたハッチングパターン及び色の濃度は、例えば次のようなものである。
SignalA Hatching3 Shade2
SignalB Hatching1 Shade2
SignalC Hatching2 Shade1
ステップS6は、配線層及び座標データベース14を参照してステップS5で決定された強調方法でレイアウト情報を強調してディスプレイ102の表示画面102aに表示する。強調して表示する各配線SignalA〜SignalCの色Color1〜Color3は、配線層Layer1〜Layer3に用いている色に応じて決定される。ステップS6において表示されるレイアウト情報は、例えば次のようなものである。Colorは色を示す。
SignalA Color1
SignalB Color2
SignalC Color3
これにより、決定されたディレイ余裕度の色の濃淡、配線毎の消費電力のハッチングパターン、及び配線毎の色及び座標に基づいて、ディスプレイ102の表示画面102a上で各配線を決定された色で決定された描画位置(即ち、座標)に表示すると共に、各配線のディレイ余裕度を決定された色の濃淡で表示し、且つ、各配線の消費電力を決定されたハッチングパターンで表示する。
図6は、設計支援プログラムがコンピュータに図5に示す処理に対応する機能を実現させる場合の各機能を説明するブロック図である。図6において、ディレイ余裕度算出部(又は、ディレイ余裕度算出手段)22は、ディレイデータベース11に格納された配線のディレイデータに基づいて配線のディレイ余裕度を周知の方法で算出する。濃淡決定部(又は、濃淡決定手段)28は、濃淡定義データベース15Cに定義されているディレイ余裕度に応じた色の濃淡に基づいて、ディレイ余裕度算出部22で算出されたディレイ余裕度の色の濃淡を決定する。
配線容量算出部(又は、配線容量算出手段)24は、配線毎の座標及び配線層を格納した配線層及び座標データベース14を参照して配線毎の配線容量を周知の方法で算出する。動作率算出部(又は、動作率算出手段)23は、配線毎の動作率を周知の論理シミュレーションにより算出する。消費電力算出部(又は、消費電力算出手段)25は、配線毎の配線容量及び配線毎の動作率に基づいて、配線毎の消費電力を周知の方法で算出する。又、ハッチングパターン決定部(又は、ハッチングパターン決定手段)26は、ハッチングパターンデータベース15Aに格納されている消費電力に応じたハッチングパターンに基づいて、消費電力算出部25で算出された配線毎の消費電力のハッチングパターンを決定する。
色及び描画位置決定部(又は、色及び描画位置決定手段)27は、配線層及び座標データベース14に格納された配線毎の座標及び配線層と、色定義データベース15Bに定義された配線層毎の色に基づいて、配線毎の色及び描画位置を決定する。ハッチングパターンデータベース15A、色定義データベース15B及び濃淡定義データベース15Cは、図5に示す判定条件データベース15に相当する。
描画部(又は、描画手段)29は、濃淡決定部28により決定されたディレイ余裕度の色の濃淡、ハッチングパターン決定部26により決定された配線毎の消費電力のハッチングパターン、及び色及び描画位置決定部27により決定された配線毎の色及び描画位置に基づいて、ディスプレイ102の表示画面102a上で各配線を決定された色で決定された位置に表示すると共に、各配線のディレイ余裕度を決定された色の濃淡で表示し、且つ、各配線の消費電力を決定されたハッチングパターンで表示する。
本実施例によれば、各配線層を異なる色で表示することで、配線層を区別可能とすることができる。又、各配線の消費電力を異なるハッチングパターン等で表示することで、同じ配線層の配線であっても異なる消費電力を有する配線を区別可能とすることができる。更に、各配線層のディレイ余裕度を異なる色の濃淡で表示することで、同じ配線層の配線であっても異なるディレイ余裕度を有する配線を区別可能とすることができる。このため、設計者はLSI及び配線の解析を容易に行うことができる。
本実施例では、例えば消費電力の大きな配線を強調して表示することができる。これにより、配線が存在しているか否か、配線が存在している場合どの配線層を使用しているかといった表示だけでなく、消費電力に従って色、色の濃淡、色パターン、ハッチングパターン、点滅パターン等の表示形式を変更して消費電力の大きな配線を強調表示することができる。従って、設計者は熟練度に依存した難しい判断をすることなく強調表示された配線に着目して配線設計の改善に着手することが可能となる。又、各配線の消費電力の代わりに、各配線の配線容量や動作率を強調表示しても良い。つまり、LSIレイアウト設計用CADツールを用いて配線を表示する際に、各配線の消費電力に関する要素を勘案した強調表示を設計者に対して行うことができる。
又、本実施例では、配線設計の改善が容易な配線を強調表示することもできる。例えば、消費電力が同じで大きい配線が複数存在する場合、設計変更の容易な箇所から改善に着手する方が望ましい。設計変更の容易さの指標としては、スラック(Slack)値で表される配線ディレイの余裕度(即ち、配線ディレイの最小値に対する余裕度)等がある。LSIが設計者の期待通りに動作するためには、多くの場合、配線ディレイが所定の最大値よりも小さいだけでなく、配線ディレイが所定の最小値より大きい必要がある。配線ディレイが所定の最小値以下である場合には、レーシング(Racing)が発生し、回路が正常に動作しないためである。この所定の最小値を、レーシングディレイ(Racing Delay)とも言う。配線ディレイは配線の寄生容量と正の相関性を有するため、消費電力を下げるために寄生容量を下げるような設計変更を行うと、配線ディレイが小さくなり、その結果、上記最小値を下回ってしまう可能性がある。このような配線は消費電力の削減が困難であるということができる。このような問題を避けるために、配線ディレイが大きく、上記最小値に対して余裕があり、改善が容易な配線から配線設計の改善に着手する方が望ましい。本実施例では、このような改善が容易な配線を強調表示することができるので、設計者は熟練度に依存した難しい判断をすることなく強調表示された配線に着目して配線設計の改善に着手することが可能となる。つまり、LSIレイアウト設計用CADツールを用いて配線を表示する際に、各配線の設計変更の難易度に関する要素を勘案した強調表示を設計者に対して行うことができる。
上記の如き強調表示を行うことで、消費電力削減のための配線設計の改善を、改善効果が大きいところから着手し易くすることができる。又、消費電力削減のための配線設計の改善を、改善のための設計変更の作業が容易なところから着手し易くすることもできる。更に、消費電力、ディレイ余裕等の情報を配線毎に区別可能に表示することで、設計者による配線設計の改善が容易になる。
尚、上記実施例では、各配線を決定された色で表示し、各配線のディレイ余裕度を決定された色の濃淡で表示し、各配線の消費電力を決定されたハッチングパターンで表示しているが、表示形式はこれらの表示形式に限定されるものではなく、又、表示形式の組み合わせもこれらの表示形式の組み合わせに限定されるものではない。各配線、各配線のディレイ余裕度、各配線の消費電力等は、互いが区別可能となるような表示形式で表示されれば良い。強調表示したい情報は、設計者が認識し易い表示形式で表示されることが望ましい。更に、強調表示される情報は、各配線の配線容量、動作率、ディレイ余裕度、及び消費電力のうち少なくとも1つの情報であっても良い。
次に、本発明の他の実施例における設計支援方法を、図7と共に説明する。図7は、設計支援方法の手順を説明するフローチャートである。図7に示す処理は、設計支援プログラム(又は、レイアウト情報表示ツール)の手順に対応し、例えば設計対象又は解析対象となるLSI等の半導体装置について図2に示すCPU201により、即ち、図1に示すコンピュータシステム100により実行される。つまり、設計支援プログラムは、コンピュータに図7に示す処理に対応する機能を実現させるものであり、コンピュータを図7に示す処理を実行する手段として機能させる。
図7において、ステップS21は、まだ描画していない配線を1本選択し、処理は後述するステップS13,S22,S33へ進む。一方、ステップSステップS11は、論理シミュレーションを行い、配線毎の信号変化回数を求め、ステップS12は、配線毎の信号変化回数を信号変化率データベース113に格納する。ステップS13は、信号変化率データベース113からステップS21で選択された配線の信号変化率を取り出し、ステップS14は、信号変化率をシミュレーション時間で除算することで動作率aを求める。
ステップS22は、配線層及び座標データベース14からステップS21で選択された配線の配線層及び座標を取り出す。ステップS23は、ステップS22で取り出した配線の配線層及び座標に基づいて配線容量Cを求める。又、ステップS24は、ステップS21で選択された配線の配線層及び座標に基づいて色定義データベース15Bから配線層の色を求める。ステップS24では、次のような配線層Layer1, Layer2, Layer3の色Color1, Color2, Color3が求められ、色Color1, Color2, Color3は夫々例えば青色、赤色、黄色である。
Layer1: Color1
Layer2: Color2
Layer3: Color3
ステップS15は、ステップS14,S23で求めた動作率a及び配線容量Cに一定の係数kを乗算することで消費電力(=a×C×k)を求める。ステップS15では、例えば次のような消費電力Powerが求められる。
0.4 <= Power Hatching1
0.2 <= Power < 0.4 Hatching2
Power < 0.2 Hatching3
又、ステップS16は、ステップS15で求めた消費電力に基づいてハッチングパターンデータベース15Aから配線毎の消費電力のハッチングパターンを求める。
一方、ステップS31は、ディレイシミュレーションを行い、配線毎の配線ディレイを求める。ステップS32は、配線毎の配線ディレイをディレイデータベース11に格納する。ステップS33は、ディレイデータベース11からステップS21で選択された配線の配線ディレイを取り出す。ステップS34は、配線ディレイから配線ディレイの最小値を減算してディレイ余裕度を求める。ステップS35は、ディレイ余裕度に基づいて濃淡定義データベース15CからステップS21で選択された配線の配線ディレイの色の濃淡を取り出す。ステップS35では、例えば次のような配線ディレイの色の濃淡が取り出される。
0.4 <= Slack Shade1
0.2 <= Slack < 0.4 Shade2
Slack < 0.2 Shade3
ステップS41は、配線毎にステップS16で求めた消費電力のハッチングパターン、ステップS24で求めた配線層の色、及びステップS35で求めたディレイ余裕度の色の濃淡を確定する。ステップS42は、確定したハッチングパターン、色、及び色の濃淡で配線の座標領域を描画する。ステップS43は、解析又は設計変更の対象となる全ての配線を描画したか否かを判定し、判定結果がNOであると処理はステップS21へ戻り、判定結果がYESであると処理は終了する。
図8は、表示画面の一例を説明する図である。図8において、ディスプレイ102の表示画面102a上には、配線編集領域51、配線層色カストマイズ領域52、消費電力ハッチングカストマイズ領域53、及びディレイ余裕度濃淡カストマイズ領域54が表示される。
配線編集領域51には、解析又は設計変更の対象となる配線1−1A,1−2A,1−3Aが表示される。配線編集領域51では、従来のレイアウト設計の場合と同様に、配線の追加、削除、配線層の変更、配線形状の変更等の編集処理を行うことができる。編集処理は、キーボード103やマウス104から入力された設計者の指示に基づいてCPU201が実行する。本実施例では、上記編集処理に加え、配線層の色を配線層色カストマイズ領域52から指示し、各配線の消費電力を示すハッチングパターンを消費電力ハッチングカストマイズ領域53から指示し、各配線のディレイ余裕度を示す色の濃淡をディレイ余裕度濃淡カストマイズ領域54から指示することができる。
配線層色カストマイズ領域52は、配線層毎の色の割り付けを表示すると共に、色の割り付けの設定及び変更を行うための領域である。図8は、配線層Layer1, Layer2, Layer3に夫々色Color1, Color2, Color3が割り付けられた場合を示す。例えば、色Color1, Color2, Color3は夫々青色、赤色、黄色である。配線層毎の色の割り付けは、デフォルトにより互いに異なる色に自動的に設定されても、配線層毎に設計者がキーボード103やマウス104から手動でフィールド521,522,523に色を設定するようにしても良い。更に、自動又は手動で設定した配線毎の色の割り付けは、設計者がキーボード103やマウス104からフィールド521,522,523の入力内容を変更することで変更可能である。
消費電力ハッチングカストマイズ領域53は、配線毎の消費電力を示すハッチングパターンの割り付けを表示すると共に、ハッチングパターンの割り付けの設定及び変更を行うための領域である。図8は、配線に夫々消費電力を示すハッチングパターンが割り付けられた場合を示す。例えば、左下がりのハッチングパターンは大きな消費電力、右下がりのハッチングパターンは中程度の消費電力、クロスハッチングパターンは小さな消費電力を示す。又、消費電力の大小の判断基準は、判断基準フィールド534,535にデフォルトにより自動的に、或いは、設計者がキーボード103やマウス104から手動で入力される。この例では、判断基準フィールド534に入力された値が0.4(任意単位)であり、0.4を超える消費電力の配線は左下がりのハッチングパターンで示される。又、判断基準フィールド535に入力された値が0.2(任意単位)であり、0.2より大きく0.4以下の消費電力の配線は右下がりのハッチングパターンで示され、0.2以下の消費電力の配線はクロスハッチングパターンで示される。配線毎の消費電力を示すハッチングパターンの割り付けは、デフォルトにより互いに異なるハッチングパターンに自動的に設定されても、配線毎に設計者がキーボード103やマウス104から手動でフィールド531,532,533にハッチングパターン(或いは、ハッチングパターンを表すコード)を設定するようにしても良い。更に、自動又は手動で設定した配線毎のハッチングパターンの割り付けは、設計者がキーボード103やマウス104からフィールド531,532,533の入力内容を変更することで変更可能である。
ディレイ余裕度濃淡カストマイズ領域54は、配線毎のディレイ余裕度を示す色の濃淡の割り付けを表示すると共に、色の濃淡の割り付けの設定及び変更を行うための領域である。図8は、配線に夫々ディレイ余裕度を示す色の濃淡が割り付けられた場合を示す。例えば、薄い色の濃淡は大きなディレイ余裕度、中程度の色の濃淡は中程度のディレイ余裕度、濃い色の濃淡は小さなディレイ余裕度を示す。又、ディレイ余裕度の大小の判断基準は、判断基準フィールド544,545にデフォルトにより自動的に、或いは、設計者がキーボード103やマウス104から手動で入力される。この例では、判断基準フィールド544に入力された値が0.4(任意単位)であり、0.4を超えるディレイ余裕度の配線は薄い色の濃淡で示される。又、判断基準フィールド545に入力された値が0.2(任意単位)であり、0.2より大きく0.4以下のディレイ余裕度の配線は中程度の色の濃淡で示され、0.2以下のディレイ余裕度の配線は濃い色の濃淡で示される。配線毎のディレイ余裕度を示す色の濃淡の割り付けは、デフォルトにより互いに異なる色の濃淡に自動的に設定されても、配線毎に設計者がキーボード103やマウス104から手動でフィールド541,542,543に色の濃淡(或いは、色の濃淡を表すコード)を設定するようにしても良い。更に、自動又は手動で設定した配線毎の色の濃淡の割り付けは、設計者がキーボード103やマウス104からフィールド541,542,543の入力内容を変更することで変更可能である。
図8からもわかるように、配線編集領域51には、各配線1−1A,1−2A,1−3Aが、配線層が区別可能な色で表示されると共に、消費電力が区別可能なハッチングパターンで表示され、且つ、ディレイ余裕度が区別可能な色の濃淡で表示されるので、設計者は配線編集領域51内の表示を見ながら各配線1−1A,1−2A,1−3Aの解析及び設計変更を容易に行うことが可能となる。又、区別可能とする消費電力の範囲及び/又はディレイ余裕度の範囲は、消費電力ハッチングカストマイズ領域53及び/又はディレイ余裕度濃淡カストマイズ領域54内のフィールドに設定する値により設計者により任意に変更可能であるため、レイアウト設計において要求される解析及び設計変更の精度等に応じた適切で分かり易い表示を提供することができる。
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
(付記1)
半導体装置の物理設計を行う設計支援装置であって、
表示装置と、
配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を前記表示装置に表示させる演算処理装置を備えた、設計支援装置。
(付記2)
各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、付記1記載の設計支援装置。
(付記3)
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度である、付記1又は2記載の設計支援装置。
(付記4)
前記演算処理装置は、複数の配線層を互いに異なる色で前記表示装置に表示させると共に、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、付記1乃至3のいずれか1項記載の設計支援装置。
(付記5)
前記表示形式は、色の濃淡、色パターン、ハッチングパターン、及び点滅パターンを含む、付記4記載の設計支援装置。
(付記6)
半導体装置の物理設計を行う情報処理装置による設計支援方法であって、
配線を表示装置に表示する際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を前記表示装置に表示させる強調表示ステップを含む、設計支援方法。
(付記7)
各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、付記6記載の設計支援方法。
(付記8)
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度である、付記6又は7記載の設計支援方法。
(付記9)
複数の配線層を互いに異なる色で前記表示装置に表示させるステップを更に含み、
前記強調表示ステップは、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、付記6乃至8のいずれか1項記載の設計支援方法。
(付記10)
前記表示形式は、色の濃淡、色パターン、ハッチングパターン、及び点滅パターンを含む、付記9記載の設計支援方法。
(付記11)
情報処理装置に、半導体装置の物理設計を行う際に前記半導体装置の配線情報を表示装置に表示させる設計支援プログラムであって、
配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を前記表示装置に表示させる強調表示手順を前記情報処理装置に実行させるための設計支援プログラム。
(付記12)
各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、付記11記載の設計支援プログラム。
(付記13)
前記配線容量を、配線層及び座標データベースに格納された配線層毎の座標及び配線層のデータから算出する手順を前記情報処理装置に更に実行させる、付記12記載の設計支援プログラム。
(付記14)
前記動作率を、論理シミュレーションの結果である配線毎の動作率を格納した動作率データベースから求める手順を前記情報処理装置に更に実行させる、付記12又は13記載の設計支援プログラム。
(付記15)
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度である、付記11乃至14のいずれか1項記載の設計支援プログラム。
(付記16)
複数の配線層を互いに異なる色で前記表示装置に表示させる色表示手順を前記情報処理装置に更に実行させ、
前記強調表示手順は、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、付記11乃至15のいずれか1項記載の設計支援プログラム。
(付記17)
前記表示形式は、色の濃淡、色パターン、ハッチングパターン、及び点滅パターンを含む、付記16記載の設計支援プログラム。
(付記18)
前記色表示手順は、任意の1つの配線層中の各配線を定義データベースにより予め定義された単一の色で前記表示装置に表示させる、付記16又は17記載の設計支援プログラム。
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
11,14,15A,15B,15C データベース
22 ディレイ余裕度算出部
23 動作率算出部
24 配線容量算出部
25 消費電力算出部
26 ハッチングパターン決定部
27 色及び描画位置決定部
28 濃淡決定部
29 描画部
100 コンピュータシステム
101 本体部
102 ディスプレイ
102a 表示画面
103 キーボード
104 マウス
105 モデム
110 ディスク
200 バス
201 CPU
202 メモリ部
203 ディスクドライブ
204 HDD

Claims (5)

  1. 半導体装置の物理設計を行う設計支援装置であって、
    表示装置と、
    配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示を前記表示装置に同時に表示させる演算処理装置を備え、
    各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む、設計支援装置。
  2. 情報処理装置が半導体装置の物理設計を行う設計支援方法であって、
    前記情報処理装置が、配線を表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示を前記表示装置に同時に表示させる強調表示ステップを実行し、
    各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む、設計支援方法。
  3. 情報処理装置に、半導体装置の物理設計を行う際に前記半導体装置の配線情報を表示装置に表示させる設計支援プログラムであって、
    配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示を前記表示装置に同時に表示させる強調表示手順を前記情報処理装置に実行させ、
    各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む、設計支援プログラム。
  4. 各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、請求項3記載の設計支援プログラム。
  5. 前記第1の強調表示及び前記第2の強調表示と同時に、複数の配線層を互いに異なる色で前記表示装置に表示させる色表示手順を前記情報処理装置に更に実行させ、
    前記強調表示手順は、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、請求項3又は4記載の設計支援プログラム。
JP2009084179A 2009-03-31 2009-03-31 設計支援装置、設計支援方法及び設計支援プログラム Expired - Fee Related JP5423104B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009084179A JP5423104B2 (ja) 2009-03-31 2009-03-31 設計支援装置、設計支援方法及び設計支援プログラム
US12/727,701 US8612906B2 (en) 2009-03-31 2010-03-19 Apparatus for aiding design of semiconductor device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009084179A JP5423104B2 (ja) 2009-03-31 2009-03-31 設計支援装置、設計支援方法及び設計支援プログラム

Publications (2)

Publication Number Publication Date
JP2010237906A JP2010237906A (ja) 2010-10-21
JP5423104B2 true JP5423104B2 (ja) 2014-02-19

Family

ID=42785894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009084179A Expired - Fee Related JP5423104B2 (ja) 2009-03-31 2009-03-31 設計支援装置、設計支援方法及び設計支援プログラム

Country Status (2)

Country Link
US (1) US8612906B2 (ja)
JP (1) JP5423104B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2761762B2 (ja) * 1989-07-14 1998-06-04 株式会社ゼクセル 燃料噴射装置
JPH0447463A (ja) * 1990-06-13 1992-02-17 Hitachi Ltd 数値データの編集方法及び情報処理装置
JPH0589194A (ja) * 1991-09-30 1993-04-09 Nec Home Electron Ltd 回路画像表示システム
JPH07106424A (ja) 1993-10-01 1995-04-21 Mitsubishi Electric Corp レイアウトエディタ装置
US5872952A (en) * 1995-04-17 1999-02-16 Synopsys, Inc. Integrated circuit power net analysis through simulation
JPH11119854A (ja) * 1997-10-20 1999-04-30 Fujitsu Ltd クロックパス生成方法および装置
JP2002197138A (ja) * 2000-12-25 2002-07-12 Sony Corp 設計回路の検証方法
JP2005149273A (ja) * 2003-11-18 2005-06-09 Matsushita Electric Ind Co Ltd 半導体集積回路のフロアプラン装置及びフロアプラン方法
JP2005182632A (ja) 2003-12-22 2005-07-07 Matsushita Electric Ind Co Ltd 半導体集積回路の寄生情報表示装置および寄生情報表示方法
US20050278664A1 (en) * 2004-05-27 2005-12-15 International Business Machines Corporation Predicting power consumption for a chip
US7346869B2 (en) * 2004-10-29 2008-03-18 Synopsys, Inc. Power network analyzer for an integrated circuit design
JP2006323643A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法
JP4644614B2 (ja) * 2006-02-27 2011-03-02 富士通セミコンダクター株式会社 レイアウトエディタ装置、配線表示方法、及び配線表示プログラム
JP4908281B2 (ja) * 2007-03-27 2012-04-04 富士通株式会社 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置

Also Published As

Publication number Publication date
JP2010237906A (ja) 2010-10-21
US8612906B2 (en) 2013-12-17
US20100251194A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
US8631379B2 (en) Decomposing integrated circuit layout
JP3571526B2 (ja) システム設計/評価cadシステムおよびそのプログラム記憶媒体
US6446246B1 (en) Method and apparatus for detail routing using obstacle carving around terminals
US10248751B2 (en) Alternative hierarchical views of a circuit design
JP4983296B2 (ja) 解析支援システム並びにその方法,プログラム及び装置
US8661371B1 (en) Method and apparatus for fixing double patterning color-seeding violations
KR101380881B1 (ko) 셀 라이브러리의 셀 분석 방법
JP2004502259A (ja) 階層型金属末端、包囲、および曝露をチェックする方法およびシステム
US10078723B1 (en) Method and apparatus for design rules driven interactive violation display
US9372954B2 (en) Semiconductor device design system and method
CN109308386B (zh) 工程图墙体识别方法、装置及电子设备
US7886238B1 (en) Visual yield analysis of intergrated circuit layouts
US7698671B2 (en) Method for designing semiconductor integrated circuits having air gaps.
JP5423104B2 (ja) 設計支援装置、設計支援方法及び設計支援プログラム
JP4444140B2 (ja) 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体
JP2003167935A (ja) 配線経路決定装置、グループ決定装置、配線経路決定プログラム、およびグループ決定プログラム
JP2008009787A (ja) 階層設計レイアウト装置、および階層設計レイアウト方法、階層設計レイアウトプログラム、および該プログラムを記録した記録媒体
KR20100105407A (ko) 반도체 장치의 설계 검증 장치
JP5194461B2 (ja) 電流密度制限チェック方法及び電流密度制限チェック装置
JP3476688B2 (ja) ネットリスト生成方法及びネットリスト生成装置
JP5402430B2 (ja) 設計方法
US10482211B1 (en) System and method for electronic circuit design editing having adaptive visual indicia for relative current loading of circuit layout portions
JP7009039B2 (ja) 半導体集積回路のレイアウト設計装置及びレイアウト設計用プログラム
JP2006331006A (ja) Lsiレイアウトの配線混雑抑制方法
JP2002151594A (ja) 半導体集積回路の設計方法及び半導体集積回路の設計支援装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees