JP5423104B2 - 設計支援装置、設計支援方法及び設計支援プログラム - Google Patents
設計支援装置、設計支援方法及び設計支援プログラム Download PDFInfo
- Publication number
- JP5423104B2 JP5423104B2 JP2009084179A JP2009084179A JP5423104B2 JP 5423104 B2 JP5423104 B2 JP 5423104B2 JP 2009084179 A JP2009084179 A JP 2009084179A JP 2009084179 A JP2009084179 A JP 2009084179A JP 5423104 B2 JP5423104 B2 JP 5423104B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- design
- design support
- display
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
W=1/2×a×f×C×V×V
なる式で求められる。ここで、aは信号の動作率、fは動作周波数、Cは配線の寄生容量(Parasitic Capacitance)、Vは電圧を示す。
SignalA 2.8
SignalB 2.7
SignalC 2.6
SignalA 0.4
SignalB 0.3
SignalC 0.1
SignalA 0.4
SignalB 0.6
SignalC 0.0
SignalA (0, 0)-(10, 1) Layer1
SignalB (10, 8)-(11, 3) Layer2
SignalC (20, 20)-(50, 21) Layer3
ステップS14により算出される配線容量は、例えば次のようなものである。
SignalA 5.4
SignalB 1.4
SignalC 3.0
ハッチングパターン毎の消費電力条件:
Power>0.5 Hatching1
0.5 >= Power > 0.1 Hatching2
0.1 >= Power Hatching 3
色の濃度毎のディレイ余裕度条件:
Slack > 0.4 Shade1
0.4 >= Slack > 0.2 Shade2
0.2 >= Slack Shade3
SignalA Hatching3 Shade2
SignalB Hatching1 Shade2
SignalC Hatching2 Shade1
SignalA Color1
SignalB Color2
SignalC Color3
Layer1: Color1
Layer2: Color2
Layer3: Color3
0.4 <= Power Hatching1
0.2 <= Power < 0.4 Hatching2
Power < 0.2 Hatching3
又、ステップS16は、ステップS15で求めた消費電力に基づいてハッチングパターンデータベース15Aから配線毎の消費電力のハッチングパターンを求める。
0.4 <= Slack Shade1
0.2 <= Slack < 0.4 Shade2
Slack < 0.2 Shade3
(付記1)
半導体装置の物理設計を行う設計支援装置であって、
表示装置と、
配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を前記表示装置に表示させる演算処理装置を備えた、設計支援装置。
(付記2)
各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、付記1記載の設計支援装置。
(付記3)
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度である、付記1又は2記載の設計支援装置。
(付記4)
前記演算処理装置は、複数の配線層を互いに異なる色で前記表示装置に表示させると共に、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、付記1乃至3のいずれか1項記載の設計支援装置。
(付記5)
前記表示形式は、色の濃淡、色パターン、ハッチングパターン、及び点滅パターンを含む、付記4記載の設計支援装置。
(付記6)
半導体装置の物理設計を行う情報処理装置による設計支援方法であって、
配線を表示装置に表示する際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を前記表示装置に表示させる強調表示ステップを含む、設計支援方法。
(付記7)
各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、付記6記載の設計支援方法。
(付記8)
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度である、付記6又は7記載の設計支援方法。
(付記9)
複数の配線層を互いに異なる色で前記表示装置に表示させるステップを更に含み、
前記強調表示ステップは、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、付記6乃至8のいずれか1項記載の設計支援方法。
(付記10)
前記表示形式は、色の濃淡、色パターン、ハッチングパターン、及び点滅パターンを含む、付記9記載の設計支援方法。
(付記11)
情報処理装置に、半導体装置の物理設計を行う際に前記半導体装置の配線情報を表示装置に表示させる設計支援プログラムであって、
配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく強調表示と、各配線の設計変更の難易度に関する要素に基づく強調表示の少なくとも一方を前記表示装置に表示させる強調表示手順を前記情報処理装置に実行させるための設計支援プログラム。
(付記12)
各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、付記11記載の設計支援プログラム。
(付記13)
前記配線容量を、配線層及び座標データベースに格納された配線層毎の座標及び配線層のデータから算出する手順を前記情報処理装置に更に実行させる、付記12記載の設計支援プログラム。
(付記14)
前記動作率を、論理シミュレーションの結果である配線毎の動作率を格納した動作率データベースから求める手順を前記情報処理装置に更に実行させる、付記12又は13記載の設計支援プログラム。
(付記15)
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度である、付記11乃至14のいずれか1項記載の設計支援プログラム。
(付記16)
複数の配線層を互いに異なる色で前記表示装置に表示させる色表示手順を前記情報処理装置に更に実行させ、
前記強調表示手順は、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、付記11乃至15のいずれか1項記載の設計支援プログラム。
(付記17)
前記表示形式は、色の濃淡、色パターン、ハッチングパターン、及び点滅パターンを含む、付記16記載の設計支援プログラム。
(付記18)
前記色表示手順は、任意の1つの配線層中の各配線を定義データベースにより予め定義された単一の色で前記表示装置に表示させる、付記16又は17記載の設計支援プログラム。
22 ディレイ余裕度算出部
23 動作率算出部
24 配線容量算出部
25 消費電力算出部
26 ハッチングパターン決定部
27 色及び描画位置決定部
28 濃淡決定部
29 描画部
100 コンピュータシステム
101 本体部
102 ディスプレイ
102a 表示画面
103 キーボード
104 マウス
105 モデム
110 ディスク
200 バス
201 CPU
202 メモリ部
203 ディスクドライブ
204 HDD
Claims (5)
- 半導体装置の物理設計を行う設計支援装置であって、
表示装置と、
配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示を前記表示装置に同時に表示させる演算処理装置を備え、
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む、設計支援装置。 - 情報処理装置が半導体装置の物理設計を行う設計支援方法であって、
前記情報処理装置が、配線を表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示を前記表示装置に同時に表示させる強調表示ステップを実行し、
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む、設計支援方法。 - 情報処理装置に、半導体装置の物理設計を行う際に前記半導体装置の配線情報を表示装置に表示させる設計支援プログラムであって、
配線を前記表示装置に表示する際に、各配線の消費電力に関する要素に基づく第1の強調表示と、各配線の設計変更の難易度に関する要素に基づく第2の強調表示を前記表示装置に同時に表示させる強調表示手順を前記情報処理装置に実行させ、
各配線の設計変更の難易度に関する要素は、各配線を信号が伝播するのに要する時間を示す配線ディレイの最小値に対する余裕度を含む、設計支援プログラム。 - 各配線の消費電力に関する要素は、各配線の配線容量、及び各配線の動作率の少なくとも1つである、請求項3記載の設計支援プログラム。
- 前記第1の強調表示及び前記第2の強調表示と同時に、複数の配線層を互いに異なる色で前記表示装置に表示させる色表示手順を前記情報処理装置に更に実行させ、
前記強調表示手順は、複数の配線の異なる要素を互いに異なる表示形式で前記表示装置に表示させる、請求項3又は4記載の設計支援プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084179A JP5423104B2 (ja) | 2009-03-31 | 2009-03-31 | 設計支援装置、設計支援方法及び設計支援プログラム |
US12/727,701 US8612906B2 (en) | 2009-03-31 | 2010-03-19 | Apparatus for aiding design of semiconductor device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009084179A JP5423104B2 (ja) | 2009-03-31 | 2009-03-31 | 設計支援装置、設計支援方法及び設計支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010237906A JP2010237906A (ja) | 2010-10-21 |
JP5423104B2 true JP5423104B2 (ja) | 2014-02-19 |
Family
ID=42785894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009084179A Expired - Fee Related JP5423104B2 (ja) | 2009-03-31 | 2009-03-31 | 設計支援装置、設計支援方法及び設計支援プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8612906B2 (ja) |
JP (1) | JP5423104B2 (ja) |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2761762B2 (ja) * | 1989-07-14 | 1998-06-04 | 株式会社ゼクセル | 燃料噴射装置 |
JPH0447463A (ja) * | 1990-06-13 | 1992-02-17 | Hitachi Ltd | 数値データの編集方法及び情報処理装置 |
JPH0589194A (ja) * | 1991-09-30 | 1993-04-09 | Nec Home Electron Ltd | 回路画像表示システム |
JPH07106424A (ja) | 1993-10-01 | 1995-04-21 | Mitsubishi Electric Corp | レイアウトエディタ装置 |
US5872952A (en) * | 1995-04-17 | 1999-02-16 | Synopsys, Inc. | Integrated circuit power net analysis through simulation |
JPH11119854A (ja) * | 1997-10-20 | 1999-04-30 | Fujitsu Ltd | クロックパス生成方法および装置 |
JP2002197138A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | 設計回路の検証方法 |
JP2005149273A (ja) * | 2003-11-18 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路のフロアプラン装置及びフロアプラン方法 |
JP2005182632A (ja) | 2003-12-22 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の寄生情報表示装置および寄生情報表示方法 |
US20050278664A1 (en) * | 2004-05-27 | 2005-12-15 | International Business Machines Corporation | Predicting power consumption for a chip |
US7346869B2 (en) * | 2004-10-29 | 2008-03-18 | Synopsys, Inc. | Power network analyzer for an integrated circuit design |
JP2006323643A (ja) * | 2005-05-19 | 2006-11-30 | Nec Electronics Corp | 半導体集積回路のフロアプラン設計プログラム、フロアプラン設計装置、および設計方法 |
JP4644614B2 (ja) * | 2006-02-27 | 2011-03-02 | 富士通セミコンダクター株式会社 | レイアウトエディタ装置、配線表示方法、及び配線表示プログラム |
JP4908281B2 (ja) * | 2007-03-27 | 2012-04-04 | 富士通株式会社 | 消費電力解析プログラム、消費電力解析方法及び消費電力解析装置 |
-
2009
- 2009-03-31 JP JP2009084179A patent/JP5423104B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-19 US US12/727,701 patent/US8612906B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010237906A (ja) | 2010-10-21 |
US8612906B2 (en) | 2013-12-17 |
US20100251194A1 (en) | 2010-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8631379B2 (en) | Decomposing integrated circuit layout | |
JP3571526B2 (ja) | システム設計/評価cadシステムおよびそのプログラム記憶媒体 | |
US6446246B1 (en) | Method and apparatus for detail routing using obstacle carving around terminals | |
US10248751B2 (en) | Alternative hierarchical views of a circuit design | |
JP4983296B2 (ja) | 解析支援システム並びにその方法,プログラム及び装置 | |
US8661371B1 (en) | Method and apparatus for fixing double patterning color-seeding violations | |
KR101380881B1 (ko) | 셀 라이브러리의 셀 분석 방법 | |
JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
US10078723B1 (en) | Method and apparatus for design rules driven interactive violation display | |
US9372954B2 (en) | Semiconductor device design system and method | |
CN109308386B (zh) | 工程图墙体识别方法、装置及电子设备 | |
US7886238B1 (en) | Visual yield analysis of intergrated circuit layouts | |
US7698671B2 (en) | Method for designing semiconductor integrated circuits having air gaps. | |
JP5423104B2 (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
JP4444140B2 (ja) | 干渉解析方法及び干渉解析装置及び干渉解析プログラム及び干渉解析プログラムを記録した記録媒体 | |
JP2003167935A (ja) | 配線経路決定装置、グループ決定装置、配線経路決定プログラム、およびグループ決定プログラム | |
JP2008009787A (ja) | 階層設計レイアウト装置、および階層設計レイアウト方法、階層設計レイアウトプログラム、および該プログラムを記録した記録媒体 | |
KR20100105407A (ko) | 반도체 장치의 설계 검증 장치 | |
JP5194461B2 (ja) | 電流密度制限チェック方法及び電流密度制限チェック装置 | |
JP3476688B2 (ja) | ネットリスト生成方法及びネットリスト生成装置 | |
JP5402430B2 (ja) | 設計方法 | |
US10482211B1 (en) | System and method for electronic circuit design editing having adaptive visual indicia for relative current loading of circuit layout portions | |
JP7009039B2 (ja) | 半導体集積回路のレイアウト設計装置及びレイアウト設計用プログラム | |
JP2006331006A (ja) | Lsiレイアウトの配線混雑抑制方法 | |
JP2002151594A (ja) | 半導体集積回路の設計方法及び半導体集積回路の設計支援装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |