JP3201328B2 - 回路装置の試験方法 - Google Patents
回路装置の試験方法Info
- Publication number
- JP3201328B2 JP3201328B2 JP01462598A JP1462598A JP3201328B2 JP 3201328 B2 JP3201328 B2 JP 3201328B2 JP 01462598 A JP01462598 A JP 01462598A JP 1462598 A JP1462598 A JP 1462598A JP 3201328 B2 JP3201328 B2 JP 3201328B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- circuit
- layer
- test
- observation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、回路装置の試験方
法に関し、特に、多層配線構造を有する回路装置におい
て回路の故障解析を容易に行うことができる回路装置の
試験方法に関する。
法に関し、特に、多層配線構造を有する回路装置におい
て回路の故障解析を容易に行うことができる回路装置の
試験方法に関する。
【０００２】
【従来の技術】回路の開発期間を短縮するために、故障
解析技術は極めて重要な技術の一つである。ところが、
故障解析は回路の大規模化に伴ってますます困難なもの
となっている。その理由の一つとして、回路を構成する
プリント配線板および基板に搭載した半導体集積回路の
配線層数の増大が挙げられる。現在、代表的な中多層プ
リント配線板の配線層数は５〜９層であり、また、半導
体集積回路においても５〜６層の配線が実用化してい
る。このように、配線層の数が増大したことにより、プ
リント配線板および半導体集計回路の電気的試験におい
て、下層配線の電気的情報を得ることが困難となり、故
障解析を行う上で大きな障害となっている。
解析技術は極めて重要な技術の一つである。ところが、
故障解析は回路の大規模化に伴ってますます困難なもの
となっている。その理由の一つとして、回路を構成する
プリント配線板および基板に搭載した半導体集積回路の
配線層数の増大が挙げられる。現在、代表的な中多層プ
リント配線板の配線層数は５〜９層であり、また、半導
体集積回路においても５〜６層の配線が実用化してい
る。このように、配線層の数が増大したことにより、プ
リント配線板および半導体集計回路の電気的試験におい
て、下層配線の電気的情報を得ることが困難となり、故
障解析を行う上で大きな障害となっている。
【０００３】この問題を解決するために、半導体集積回
路の例でみると、例えば、特開昭６０−１８７０３７号
公報に開示されているように、所定の回路上観測部に最
上層の配線層で形成したプローブ用パッドを接続し、半
導体集積回路の製造後に電位測定を行う試験方法が提案
されている。
路の例でみると、例えば、特開昭６０−１８７０３７号
公報に開示されているように、所定の回路上観測部に最
上層の配線層で形成したプローブ用パッドを接続し、半
導体集積回路の製造後に電位測定を行う試験方法が提案
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、特開昭
６０−１８７０３７号公報に開示される回路の試験方法
によれば、所定の回路上観測部に、単に、プロービング
用のパッドを接続した構成であるため、回路動作上の不
良が観測された観測部に対し、電位測定やＩ−Ｖ特性等
の電気的特性試験を行っても、この観測部に接続した前
段素子と後段素子の両者および両素子からこの観測部ま
での配線の影響が混在した状態での電気的情報しか得ら
れず、不良の原因が観測部に対して前段素子側にある
か、後段素子側にあるか、あるいは両者にあるか判別す
ることができないという問題がある。
６０−１８７０３７号公報に開示される回路の試験方法
によれば、所定の回路上観測部に、単に、プロービング
用のパッドを接続した構成であるため、回路動作上の不
良が観測された観測部に対し、電位測定やＩ−Ｖ特性等
の電気的特性試験を行っても、この観測部に接続した前
段素子と後段素子の両者および両素子からこの観測部ま
での配線の影響が混在した状態での電気的情報しか得ら
れず、不良の原因が観測部に対して前段素子側にある
か、後段素子側にあるか、あるいは両者にあるか判別す
ることができないという問題がある。
【０００５】従って、本発明の目的は、回路動作上の不
良の箇所を判別することによって、故障解析を容易に行
うことができる回路装置の試験方法を提供することにあ
る。
良の箇所を判別することによって、故障解析を容易に行
うことができる回路装置の試験方法を提供することにあ
る。
【０００６】
【０００７】以上の構成において、回路上観測部の配線
にはバイアおよび／あるいはプローブ用のパッドが電気
的に接続されていることが望ましく、回路上観測部の配
線は２つの部分に切断可能な長さに形成されていること
が望ましい。
にはバイアおよび／あるいはプローブ用のパッドが電気
的に接続されていることが望ましく、回路上観測部の配
線は２つの部分に切断可能な長さに形成されていること
が望ましい。
【０００８】
【課題を解決するための手段】 本 発明は、上記目的を達
成するため、回路を構成する素子を多層配線により電気
的に接続した回路装置を試験する方法であって、所定の
回路上観測部の前段素子と後段素子とを電気的に接続す
る配線を回路上観測部の配線として最上層に形成してお
き、試験に先立って、回路上観測部の配線を切断するこ
とにより、前段素子側と後段素子側との電気的接続を切
り離し、電気的接続を切り離した前段素子側と後段素子
側とでそれぞれ独立に試験を行うことを特徴とする回路
装置の試験方法を提供するものである。
成するため、回路を構成する素子を多層配線により電気
的に接続した回路装置を試験する方法であって、所定の
回路上観測部の前段素子と後段素子とを電気的に接続す
る配線を回路上観測部の配線として最上層に形成してお
き、試験に先立って、回路上観測部の配線を切断するこ
とにより、前段素子側と後段素子側との電気的接続を切
り離し、電気的接続を切り離した前段素子側と後段素子
側とでそれぞれ独立に試験を行うことを特徴とする回路
装置の試験方法を提供するものである。
【０００９】以上の構成において、後段素子側の試験と
して、後段素子に電気的に接続されている側の回路上観
測部の配線を介して所定の電気信号を入力することによ
り動作の試験を行うことが望ましく、回路上観測部の配
線にはバイアおよび／あるいはプローブ用のパッドが電
気的に接続されていることが望ましい。
して、後段素子に電気的に接続されている側の回路上観
測部の配線を介して所定の電気信号を入力することによ
り動作の試験を行うことが望ましく、回路上観測部の配
線にはバイアおよび／あるいはプローブ用のパッドが電
気的に接続されていることが望ましい。
【００１０】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の実施の形態を詳細に説明する。図１は、本発明
の第１の実施の形態に係るプリント配線板の回路装置を
示す図であり、（ａ）はその平面模式図、（ｂ）は
（ａ）のＡ−Ａ線の断面模式図である。
本発明の実施の形態を詳細に説明する。図１は、本発明
の第１の実施の形態に係るプリント配線板の回路装置を
示す図であり、（ａ）はその平面模式図、（ｂ）は
（ａ）のＡ−Ａ線の断面模式図である。
【００１１】図において、（ｎ−２）層配線３ａは、
（ｎ−２）層配線３ｂ，（ｎ−１）層配線２ｂおよびｎ
層（最上層）配線１ａとの接触を避けるため、ベリード
バイア４ａを介して（ｎ−１）層配線２ａに接続され、
（ｎ−１）層配線２ａは、ブラインドバイア５ａに接続
されている。このブラインドバイア５ａは、ｎ層（最上
層）配線１ｂによってブラインドバイア５ｂに接続さ
れ、ブラインドバイア５ｂは、（ｎ−１）層配線２ｃに
接続され、（ｎ−１）層配線２ｃは、ベリードバイア４
ｂを介して（ｎ−２）層配線３ｃに接続されている。な
お、各配線層間は、層間絶縁物６でそれぞれ絶縁されて
いる。
（ｎ−２）層配線３ｂ，（ｎ−１）層配線２ｂおよびｎ
層（最上層）配線１ａとの接触を避けるため、ベリード
バイア４ａを介して（ｎ−１）層配線２ａに接続され、
（ｎ−１）層配線２ａは、ブラインドバイア５ａに接続
されている。このブラインドバイア５ａは、ｎ層（最上
層）配線１ｂによってブラインドバイア５ｂに接続さ
れ、ブラインドバイア５ｂは、（ｎ−１）層配線２ｃに
接続され、（ｎ−１）層配線２ｃは、ベリードバイア４
ｂを介して（ｎ−２）層配線３ｃに接続されている。な
お、各配線層間は、層間絶縁物６でそれぞれ絶縁されて
いる。
【００１２】ここで、仮に、ｎ層（最上層）配線１ｂに
対して、（ｎ−２）層配線３ａを前段素子側とし、（ｎ
−２）層配線３ｃを後段素子側とすると、前段素子側の
（ｎ−２）層配線３ａに電気信号が入力されると、入力
された電気信号は、ベリードバイア４ａ，（ｎ−１）層
配線２ａ，ブラインドバイア５ａ，ｎ層（最上層）配線
１ｂ，ブラインドバイア５ｂ，（ｎ−１）層配線２ｃお
よびベリードバイア４ｂを介して（ｎ−２）層配線３ｃ
から出力される構成となっている。この配線構造におい
て、ｎ層（最上層）配線１ｂは、後述する通り回路装置
の試験のために切断する可能性があるため、何らかの手
段で２つに切断できる程度の配線長を有する必要があ
る。
対して、（ｎ−２）層配線３ａを前段素子側とし、（ｎ
−２）層配線３ｃを後段素子側とすると、前段素子側の
（ｎ−２）層配線３ａに電気信号が入力されると、入力
された電気信号は、ベリードバイア４ａ，（ｎ−１）層
配線２ａ，ブラインドバイア５ａ，ｎ層（最上層）配線
１ｂ，ブラインドバイア５ｂ，（ｎ−１）層配線２ｃお
よびベリードバイア４ｂを介して（ｎ−２）層配線３ｃ
から出力される構成となっている。この配線構造におい
て、ｎ層（最上層）配線１ｂは、後述する通り回路装置
の試験のために切断する可能性があるため、何らかの手
段で２つに切断できる程度の配線長を有する必要があ
る。
【００１３】次に、本発明の試験方法に関し、図１
（ａ），（ｂ）を参照して以下に説明する。まず、プリ
ント配線板上に形成された、一つまたは複数の回路上観
測部の電位を所定の回路動作状態において測定し、正常
動作時の電位と比較することにより、各回路上観測部が
正常動作しているか否かを試験する。具体的には、ｎ層
（最上層）配線１ｂ、あるいはブラインドバイア５ａ，
５ｂをプロービングして電位測定を行う。
（ａ），（ｂ）を参照して以下に説明する。まず、プリ
ント配線板上に形成された、一つまたは複数の回路上観
測部の電位を所定の回路動作状態において測定し、正常
動作時の電位と比較することにより、各回路上観測部が
正常動作しているか否かを試験する。具体的には、ｎ層
（最上層）配線１ｂ、あるいはブラインドバイア５ａ，
５ｂをプロービングして電位測定を行う。
【００１４】この結果、正常に動作していない回路上観
測部のうち、その原因が前段素子側にあるのか、または
後段素子側にあるのか、あるいは両方にあるのかという
回路動作不良の原因を特定したい回路上観測部につい
て、ｎ層（最上層）配線１ｂを切断する。これにより、
ブラインドバイア５ａとブラインドバイア５ｂの電気的
接続を切断する。この後、ブラインドバイア５ａとブラ
インドバイア５ｂをそれぞれプロービングして、電位測
定、Ｉ−Ｖ特性等所望の電気的特性試験をそれぞれ独立
に行い、正常動作時の特性とそれぞれ比較し、回路動作
不良の原因が回路上観測部に対して前段素子側にある
か、後段素子側にあるか、あるいは両者にあるかを判別
する。
測部のうち、その原因が前段素子側にあるのか、または
後段素子側にあるのか、あるいは両方にあるのかという
回路動作不良の原因を特定したい回路上観測部につい
て、ｎ層（最上層）配線１ｂを切断する。これにより、
ブラインドバイア５ａとブラインドバイア５ｂの電気的
接続を切断する。この後、ブラインドバイア５ａとブラ
インドバイア５ｂをそれぞれプロービングして、電位測
定、Ｉ−Ｖ特性等所望の電気的特性試験をそれぞれ独立
に行い、正常動作時の特性とそれぞれ比較し、回路動作
不良の原因が回路上観測部に対して前段素子側にある
か、後段素子側にあるか、あるいは両者にあるかを判別
する。
【００１５】なお、プリント配線板上にはこのような回
路上観測部が一つまたは複数存在するようになってお
り、図１（ａ），（ｂ）は、回路解析上重要となる所定
の回路上観測部のうちの一つを代表的な例として示した
ものである。
路上観測部が一つまたは複数存在するようになってお
り、図１（ａ），（ｂ）は、回路解析上重要となる所定
の回路上観測部のうちの一つを代表的な例として示した
ものである。
【００１６】図２は、本発明による回路装置の回路上観
測部とその試験方法を示すブロック図であり、（ａ）は
ｎ層（最上層）配線１ｂを切断する前のブロック図、
（ｂ）はｎ層（最上層）配線１ｂを切断した後のブロッ
ク図である。以下、図２（ａ），（ｂ）を参照し、前述
した本発明の試験方法を再度詳細に説明する。図２
（ａ）に示す通り、前段素子８は、（ｎ−２）層配線３
ａ，ｎ層（最上層）配線１ｂおよび（ｎ−２）層配線３
ｃを介して後段素子９に接続されている。ここで、回路
上観測部７において、回路動作上の不良が観測された場
合、動作不良の原因が生じている箇所は以下のようにし
て判定することができる。即ち、図２（ｂ）に示す通
り、まず、ｎ層（最上層）配線１ｂを切断する。これに
より、前段素子８と後段素子９を電気的に切断する。こ
こで、前段素子８側と後段素子９側における電位測定，
Ｉ−Ｖ特性等の電気的特性を、電圧計，電流計，カーブ
トレーサ，オシロスコープ等の電気的特性試験器１０を
用いてそれぞれ独立に試験する。そして、この電気的特
性試験から得られた電気的特性と正常動作時の特性とを
比較する。この比較により、動作不良の原因が前段素子
８側にあるか、後段素子９側にあるか、あるいは両方に
あるかを判別することができる。
測部とその試験方法を示すブロック図であり、（ａ）は
ｎ層（最上層）配線１ｂを切断する前のブロック図、
（ｂ）はｎ層（最上層）配線１ｂを切断した後のブロッ
ク図である。以下、図２（ａ），（ｂ）を参照し、前述
した本発明の試験方法を再度詳細に説明する。図２
（ａ）に示す通り、前段素子８は、（ｎ−２）層配線３
ａ，ｎ層（最上層）配線１ｂおよび（ｎ−２）層配線３
ｃを介して後段素子９に接続されている。ここで、回路
上観測部７において、回路動作上の不良が観測された場
合、動作不良の原因が生じている箇所は以下のようにし
て判定することができる。即ち、図２（ｂ）に示す通
り、まず、ｎ層（最上層）配線１ｂを切断する。これに
より、前段素子８と後段素子９を電気的に切断する。こ
こで、前段素子８側と後段素子９側における電位測定，
Ｉ−Ｖ特性等の電気的特性を、電圧計，電流計，カーブ
トレーサ，オシロスコープ等の電気的特性試験器１０を
用いてそれぞれ独立に試験する。そして、この電気的特
性試験から得られた電気的特性と正常動作時の特性とを
比較する。この比較により、動作不良の原因が前段素子
８側にあるか、後段素子９側にあるか、あるいは両方に
あるかを判別することができる。
【００１７】以上説明した試験は複数の回路上観測部に
ついても行うことができる。ただし、第１の回路上観測
部に対する最上層配線を切断した後に、第２の回路上観
測部に対応する最上層配線を切断して試験を行う際に
は、第１の回路上観測部に対応する最上層配線を切断し
たことによる回路上の影響を考慮して試験するか、ある
いは第一の回路上観測部を電気的に試験前の状態に戻す
必要（例えば、図１（ａ），（ｂ）におけるブラインド
バイア５ａとブラインドバイア５ｂをジャンパー線等で
再接続する必要）がある。
ついても行うことができる。ただし、第１の回路上観測
部に対する最上層配線を切断した後に、第２の回路上観
測部に対応する最上層配線を切断して試験を行う際に
は、第１の回路上観測部に対応する最上層配線を切断し
たことによる回路上の影響を考慮して試験するか、ある
いは第一の回路上観測部を電気的に試験前の状態に戻す
必要（例えば、図１（ａ），（ｂ）におけるブラインド
バイア５ａとブラインドバイア５ｂをジャンパー線等で
再接続する必要）がある。
【００１８】なお、試験対象となる回路上観測部として
は、上記以外に、例えば、プリント配線板に実装した半
導体集積回路の外部端子、回路の動作を制御する制御端
子、回路のデータ処理対象となるデータ入力端子、ある
いは回路のデータ処理結果であるデータ出力端子等が考
えられる。しかし、もちろんこれらに限られるものでは
なく、試験対象となる回路の機能を考慮して自由に設定
することができる。また、この実施の形態においては、
前段素子８および後段素子９をそれぞれ１つのものとし
て説明したが、複数の場合であっても同様である。
は、上記以外に、例えば、プリント配線板に実装した半
導体集積回路の外部端子、回路の動作を制御する制御端
子、回路のデータ処理対象となるデータ入力端子、ある
いは回路のデータ処理結果であるデータ出力端子等が考
えられる。しかし、もちろんこれらに限られるものでは
なく、試験対象となる回路の機能を考慮して自由に設定
することができる。また、この実施の形態においては、
前段素子８および後段素子９をそれぞれ１つのものとし
て説明したが、複数の場合であっても同様である。
【００１９】次に、本発明の他の試験方法について、図
１（ａ），（ｂ）を参照して説明する。説明の便宜上、
仮に、回路上観測部であるｎ層（最上層）配線１ｂに対
して（ｎ−２）層配線３ａを前段素子側、（ｎ−２）層
配線３ｃを後段素子側とする。まず、試験対象とする所
定の回路上観測部に対応するｎ層（最上層）配線１ｂを
切断する。次に、（ｎ−２）層配線３ｃと電気的に接続
されているブラインドバイア５ｂに任意の電気信号を入
力することにより、（ｎ−２）層配線３ｃに接続した後
段素子を含む回路に関し所望の動作試験を行う。即ち、
前段素子側の配線との電気的接続を切断することによ
り、ブラインドバイア５ｂに任意の電気信号を入力する
ことができ、（ｎ−２）層配線３ｃに接続した後段素子
を含む回路に関し、所望の動作試験を行うことが可能と
なる。
１（ａ），（ｂ）を参照して説明する。説明の便宜上、
仮に、回路上観測部であるｎ層（最上層）配線１ｂに対
して（ｎ−２）層配線３ａを前段素子側、（ｎ−２）層
配線３ｃを後段素子側とする。まず、試験対象とする所
定の回路上観測部に対応するｎ層（最上層）配線１ｂを
切断する。次に、（ｎ−２）層配線３ｃと電気的に接続
されているブラインドバイア５ｂに任意の電気信号を入
力することにより、（ｎ−２）層配線３ｃに接続した後
段素子を含む回路に関し所望の動作試験を行う。即ち、
前段素子側の配線との電気的接続を切断することによ
り、ブラインドバイア５ｂに任意の電気信号を入力する
ことができ、（ｎ−２）層配線３ｃに接続した後段素子
を含む回路に関し、所望の動作試験を行うことが可能と
なる。
【００２０】図３は、上記した他の試験方法を説明する
ブロック図であり、（ａ）はｎ層（最上層）配線１ｂを
切断する前のブロック図、（ｂ）はｎ層（最上層）配線
１ｂを切断した後のブロック図を示す。図３（ａ）に示
す通り、制御信号発生器１３の構成要素である前段素子
１１は（ｎ−２）層配線３ａ，ｎ層（最上層）配線１
ｂ，（ｎ−２）層配線３ｃを介して試験対象の回路１４
の構成要素である後段素子１２に接続されている。ここ
で、制御信号発生器１３の故障あるいは（ｎ−２）層配
線３ａの配線の不具合等により、試験対象の回路１４に
正常な制御信号が入力されなかったとする。この場合、
図３（ｂ）に示す通り、ｎ層（最上層）配線１ｂを切断
し、（ｎ−２）層配線３ｃを介して外部信号発生源１５
から正常な制御信号を試験対象の回路１４に入力するこ
とにより、試験対象の回路１４の動作試験が実施可能と
なる。
ブロック図であり、（ａ）はｎ層（最上層）配線１ｂを
切断する前のブロック図、（ｂ）はｎ層（最上層）配線
１ｂを切断した後のブロック図を示す。図３（ａ）に示
す通り、制御信号発生器１３の構成要素である前段素子
１１は（ｎ−２）層配線３ａ，ｎ層（最上層）配線１
ｂ，（ｎ−２）層配線３ｃを介して試験対象の回路１４
の構成要素である後段素子１２に接続されている。ここ
で、制御信号発生器１３の故障あるいは（ｎ−２）層配
線３ａの配線の不具合等により、試験対象の回路１４に
正常な制御信号が入力されなかったとする。この場合、
図３（ｂ）に示す通り、ｎ層（最上層）配線１ｂを切断
し、（ｎ−２）層配線３ｃを介して外部信号発生源１５
から正常な制御信号を試験対象の回路１４に入力するこ
とにより、試験対象の回路１４の動作試験が実施可能と
なる。
【００２１】図４は、本発明の第２の実施の形態に係る
半導体集積回路の回路装置を示す図であり、（ａ）はそ
の平面模式図、（ｂ）は（ａ）のＡ−Ａ線における断面
模式図を示す。
半導体集積回路の回路装置を示す図であり、（ａ）はそ
の平面模式図、（ｂ）は（ａ）のＡ−Ａ線における断面
模式図を示す。
【００２２】図において、（ｎ−２）層配線１８ａは、
（ｎ−２）層配線１８ｂ，（ｎ−１）層配線１７ｂ，
（ｎ−１）層配線１７ｃおよびｎ層（最上層）配線１６
ａとの接触を避けるため、スルーホール２０ａを介して
（ｎ−１）層配線１７ａに接続され、（ｎ−１）層配線
１７ａはスルーホール２０ｂを介してｎ層（最上層）配
線１６ｂに接続されている。このｎ層（最上層）配線１
６ｂはスルーホール２０ｃを介して（ｎ−１）層配線１
７ｄに接続され、（ｎ−１）層配線１７ｄはスルーホー
ル２０ｄを介して（ｎ−２）層配線１８ｃに接続されて
いる。また、ｎ層（最上層）配線１６ｂの両端には、回
路試験においてプロービングが可能なように、それぞれ
最上層配線層で形成したプローブ用パッド１９ａ，１９
ｂが接続されている。なお、各配線層間は、層間絶縁物
２１でそれぞれ絶縁されている。
（ｎ−２）層配線１８ｂ，（ｎ−１）層配線１７ｂ，
（ｎ−１）層配線１７ｃおよびｎ層（最上層）配線１６
ａとの接触を避けるため、スルーホール２０ａを介して
（ｎ−１）層配線１７ａに接続され、（ｎ−１）層配線
１７ａはスルーホール２０ｂを介してｎ層（最上層）配
線１６ｂに接続されている。このｎ層（最上層）配線１
６ｂはスルーホール２０ｃを介して（ｎ−１）層配線１
７ｄに接続され、（ｎ−１）層配線１７ｄはスルーホー
ル２０ｄを介して（ｎ−２）層配線１８ｃに接続されて
いる。また、ｎ層（最上層）配線１６ｂの両端には、回
路試験においてプロービングが可能なように、それぞれ
最上層配線層で形成したプローブ用パッド１９ａ，１９
ｂが接続されている。なお、各配線層間は、層間絶縁物
２１でそれぞれ絶縁されている。
【００２３】この、第２の実施の形態における試験の手
順も、第１の実施の形態と基本的には同一であるが、第
１の実施の形態では、試験対象としているプリント配線
板の最小加工寸法が、代表的な中多層プリント配線板に
おいて５０μｍ程度であるのに対し、第２の実施の形態
では、半導体集積回路の最小加工寸法は０．５μｍ程度
と微小であるため、試験を実施する上で必要となる事項
が２つある。
順も、第１の実施の形態と基本的には同一であるが、第
１の実施の形態では、試験対象としているプリント配線
板の最小加工寸法が、代表的な中多層プリント配線板に
おいて５０μｍ程度であるのに対し、第２の実施の形態
では、半導体集積回路の最小加工寸法は０．５μｍ程度
と微小であるため、試験を実施する上で必要となる事項
が２つある。
【００２４】まず第１に、所定の回路上観測部に対して
前段素子側と後段素子側にそれぞれプローブ用パッド１
９ａ，１９ｂを設ける必要があることである。その理由
は、半導体集積回路の配線およびスルーホール等は０．
５μｍ程度であり直接物理的にプロービングすることは
不可能だからである。なお、通常、プローブ用パッドの
寸法は５０μｍ角程度を必要とする。
前段素子側と後段素子側にそれぞれプローブ用パッド１
９ａ，１９ｂを設ける必要があることである。その理由
は、半導体集積回路の配線およびスルーホール等は０．
５μｍ程度であり直接物理的にプロービングすることは
不可能だからである。なお、通常、プローブ用パッドの
寸法は５０μｍ角程度を必要とする。
【００２５】第２に、第１の実施の形態において説明し
た通り、試験を実施するにはｎ層（最上層）配線１６ｂ
を切断しなければならず、このためには金属膜をエッチ
ングする必要が生じる。また、複数の回路上観測部につ
いて試験を実施するには、切断したｎ層（最上層）配線
１６ｂを再度電気的に接続する必要が生じる場合があ
る。このためには金属膜をデポジションする必要があ
る。この２点については、ＦＩＢ（Ｆｏｃｕｅｓｄ Ｉ
ｏｎ Ｂｅａｍ）の金属膜のエッチング機能およびデポ
ジション機能等を用いることで試験を実施することがで
きる。
た通り、試験を実施するにはｎ層（最上層）配線１６ｂ
を切断しなければならず、このためには金属膜をエッチ
ングする必要が生じる。また、複数の回路上観測部につ
いて試験を実施するには、切断したｎ層（最上層）配線
１６ｂを再度電気的に接続する必要が生じる場合があ
る。このためには金属膜をデポジションする必要があ
る。この２点については、ＦＩＢ（Ｆｏｃｕｅｓｄ Ｉ
ｏｎ Ｂｅａｍ）の金属膜のエッチング機能およびデポ
ジション機能等を用いることで試験を実施することがで
きる。
【００２６】なお、半導体集積回路における具体的な回
路上観測部としては、プリント配線板と同じく、回路の
動作を制御する制御端子、回路のデータ処理対象となる
データ入力端子、あるいは回路のデータ処理結果である
データ出力端子の他に、Ｉ／Ｏバッファと内部回路を接
続する配線やマクロの入出力端子等が考えられる。
路上観測部としては、プリント配線板と同じく、回路の
動作を制御する制御端子、回路のデータ処理対象となる
データ入力端子、あるいは回路のデータ処理結果である
データ出力端子の他に、Ｉ／Ｏバッファと内部回路を接
続する配線やマクロの入出力端子等が考えられる。
【００２７】なお、本発明は上記の実施の形態に限定さ
れるものでなく、本発明の技術思想の範囲内において、
適宜変更され得ることは明らかである。
れるものでなく、本発明の技術思想の範囲内において、
適宜変更され得ることは明らかである。
【００２８】
【発明の効果】以上説明したとおり、本発明の回路装置
の試験方法によれば、所定の回路上観測部の前段素子と
後段素子とを電気的に接続する配線を回路上観測部の配
線として最上層に形成しておき、試験に際しては、回路
上観測部の配線を切断することにより、前段素子側と後
段素子側との電気的接続を切り離し、電気的接続を切り
離した前段素子側と後段素子側とでそれぞれ独立に試験
を行うようにしたので、回路動作不良が観測された回路
上観測部についての不良の原因が、回路上観測部に接続
した前段素子側にあるか、後段素子側にあるかあるいは
両者にあるか判別することが可能であり、これにより不
良箇所の特定に関して重要な情報を得ることができ、故
障解析を容易に実現できる。
の試験方法によれば、所定の回路上観測部の前段素子と
後段素子とを電気的に接続する配線を回路上観測部の配
線として最上層に形成しておき、試験に際しては、回路
上観測部の配線を切断することにより、前段素子側と後
段素子側との電気的接続を切り離し、電気的接続を切り
離した前段素子側と後段素子側とでそれぞれ独立に試験
を行うようにしたので、回路動作不良が観測された回路
上観測部についての不良の原因が、回路上観測部に接続
した前段素子側にあるか、後段素子側にあるかあるいは
両者にあるか判別することが可能であり、これにより不
良箇所の特定に関して重要な情報を得ることができ、故
障解析を容易に実現できる。
【図１】本発明の第１の実施の形態に係るプリント配線
板の回路装置を示す図である。
板の回路装置を示す図である。
【図２】本発明による回路装置の回路上観測部とその試
験方法を説明するブロック図である。
験方法を説明するブロック図である。
【図３】本発明の実施の形態に係る回路装置の他の試験
方法を説明するブロック図である。
方法を説明するブロック図である。
【図４】本発明の第２の実施の形態に係る半導体集積回
路を示す図である。
路を示す図である。
１ａ，１ｂ ｎ層（最上層）配線 ２ａ，２ｂ，２ｃ （ｎ−１）層配線 ３ａ，３ｂ，３ｃ （ｎ−２）層配線 ４ａ，４ｂ ベリードバイア ５ａ，５ｂ ブラインドバイア ６ 層間絶縁物 ７ 回路上観測部 ８，１１ 前段素子 ９，１２ 後段素子 １０ 電気的特性試験器 １３ 制御信号発生器 １４ 試験対象の回路 １５ 外部信号発生源 １６ａ，１６ｂ ｎ層（最上層）配線 １７ａ，１７ｂ，１７ｃ，１７ｄ （ｎ−１）層配線 １８ａ，１８ｂ，１８ｃ （ｎ−２）層配線 １９ａ，１９ｂ プローブ用パッド ２０ａ，２０ｂ，２０ｃ，２０ｄ スルーホール ２１ 層間絶縁物
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 G01R 31/28 H05K 1/02 H05K 3/46
Claims (4)
- 【請求項１】 回路を構成する素子を多層配線により電
気的に接続した回路装置を試験する方法であって、 所定の回路上観測部の前段素子と後段素子とを電気的に
接続する配線を前記回路上観測部の配線として最上層に
形成しておき、 前記試験に先立って、前記回路上観測部の配線を切断す
ることにより、前記前段素子側と前記後段素子側との電
気的接続を切り離し、 電気的接続を切り離した前記前段素子側と前記後段素子
側とでそれぞれ独立に前記試験を行うことを特徴とする
回路装置の試験方法。 - 【請求項２】 前記後段素子側の試験として、前記後段
素子に電気的に接続されている側の前記回路上観測部の
配線を介して所定の電気信号を入力することにより動作
の試験を行う請求項１に記載の回路装置の試験方法。 - 【請求項３】 前記回路上観測部の配線にバイアが電気
的に接続されている請求項１または２に記載の回路装置
の試験方法。 - 【請求項４】 前記回路上観測部の配線にプローブ用の
パッドが電気的に接続されている請求項１、２または３
に記載の回路装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01462598A JP3201328B2 (ja) | 1998-01-27 | 1998-01-27 | 回路装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01462598A JP3201328B2 (ja) | 1998-01-27 | 1998-01-27 | 回路装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214458A JPH11214458A (ja) | 1999-08-06 |
| JP3201328B2 true JP3201328B2 (ja) | 2001-08-20 |
Family
ID=11866394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01462598A Expired - Fee Related JP3201328B2 (ja) | 1998-01-27 | 1998-01-27 | 回路装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201328B2 (ja) |
-
1998
- 1998-01-27 JP JP01462598A patent/JP3201328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11214458A (ja) | 1999-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4565966A (en) | Method and apparatus for testing of electrical interconnection networks | |
| US6791344B2 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
| JP3151203B2 (ja) | 集積回路の自己検査装置 | |
| JPH01112179A (ja) | 回路板検査装置および方法 | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| JP3201328B2 (ja) | 回路装置の試験方法 | |
| JP2004022570A (ja) | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 | |
| JPH0367358B2 (ja) | ||
| JP2021179364A (ja) | 検査データ作成装置および検査データ作成方法 | |
| JPH07225258A (ja) | 半導体装置 | |
| CN113097092B (zh) | 应力迁移测试结构和应力迁移测试方法 | |
| JPH07159483A (ja) | 集積回路装置およびそのテスト方法 | |
| JPS62274760A (ja) | 電子アセンブリの製造方法 | |
| JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
| JP3978269B2 (ja) | プリント回路板の試験方法 | |
| JP6520127B2 (ja) | 基板検査装置、基板検査方法及び基板検査用治具 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JP4083195B2 (ja) | プリント回路板の試験方法及びプリント回路板の製造方法 | |
| JPH06177221A (ja) | 信頼性評価用半導体装置及び信頼性評価用の評価パターンを内蔵した製品ｌｓｉ、ウエハー | |
| JP3076424B2 (ja) | 回路基板検査方法と検査基板並びに回路基板検査装置 | |
| JP2007012709A (ja) | 半導体検査装置および半導体装置の検査方法 | |
| JPH07130815A (ja) | 半導体装置およびその評価方法 | |
| JP3441907B2 (ja) | アナログ・バウンダリ・スキャン対応半導体集積回路装置 | |
| JP3436183B2 (ja) | 半導体検査装置およびそれを用いた検査方法 | |
| KR100723471B1 (ko) | 반도체 테스트 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001212 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010522 |
|
| LAPS | Cancellation because of no payment of annual fees |