JPH0367358B2 - - Google Patents
Info
- Publication number
- JPH0367358B2 JPH0367358B2 JP59137397A JP13739784A JPH0367358B2 JP H0367358 B2 JPH0367358 B2 JP H0367358B2 JP 59137397 A JP59137397 A JP 59137397A JP 13739784 A JP13739784 A JP 13739784A JP H0367358 B2 JPH0367358 B2 JP H0367358B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- printed circuit
- electrically
- conductive region
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004020 conductor Substances 0.000 claims description 34
- 238000012360 testing method Methods 0.000 claims description 30
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 238000003908 quality control method Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 5
- 238000000429 assembly Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000013142 basic testing Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、混成印刷回路の品質管理用装置、特
にいわゆる「ハイブリツド」技術で製作される印
刷回路の品質管理もしくは検査用の装置に関す
る。一般に非常にコンパクトであるこのような回
路は、程度の差こそあれ高い密度の分岐導体要素
を含む複数の重ね配置された絶縁材料層によつて
構成されている。
にいわゆる「ハイブリツド」技術で製作される印
刷回路の品質管理もしくは検査用の装置に関す
る。一般に非常にコンパクトであるこのような回
路は、程度の差こそあれ高い密度の分岐導体要素
を含む複数の重ね配置された絶縁材料層によつて
構成されている。
従来技術
本出願人のフランス国特許第2521305号明細書
には、上記のような型の多層印刷回路板のいろい
ろな導体要素もしくは「ツリー」間に通常存在し
なければならない電気的絶縁性に関する品質管理
もしくは検査を行うための方法および装置が開示
されている。
には、上記のような型の多層印刷回路板のいろい
ろな導体要素もしくは「ツリー」間に通常存在し
なければならない電気的絶縁性に関する品質管理
もしくは検査を行うための方法および装置が開示
されている。
製造費用が製造段階もしくは工程が進むにつれ
て非常に高率で増加する製造プロセスもしくは過
程において、欠陥要素を早い段階で検出するとい
う経済上の要請から、絶縁に関する品質管理と同
様に連続性に関する品質管理もしくは検査は本質
的に重要である。
て非常に高率で増加する製造プロセスもしくは過
程において、欠陥要素を早い段階で検出するとい
う経済上の要請から、絶縁に関する品質管理と同
様に連続性に関する品質管理もしくは検査は本質
的に重要である。
発明の目的
したがつて本発明の目的は、先に提案した上記
フランス国特許明細書に開示されている方法を補
完する方法であつて、、特殊な仕方で配設された
類似の手段を用い、多層印刷回路の導体回路網全
体を構成する「ツリー」の各々の多数の同電位分
岐に通常存在しなければならない電気的連続性に
関する品質管理もしくは検査を行うことを可能に
する方法を提供することにある。
フランス国特許明細書に開示されている方法を補
完する方法であつて、、特殊な仕方で配設された
類似の手段を用い、多層印刷回路の導体回路網全
体を構成する「ツリー」の各々の多数の同電位分
岐に通常存在しなければならない電気的連続性に
関する品質管理もしくは検査を行うことを可能に
する方法を提供することにある。
したがつて、決定された技術モデルの印刷回路
の少なくとも一方の面上に接近可能な金属の「チ
ツプ」のアツセンブリEは、通常、管理もしくは
検査されるべき印刷回路の各等電位「ツリー」に
ただ1つだけ属する単一の「チツプ」である第1
のサブアツセンブリEiと、印刷回路の他のすべて
の「チツプ」を含む第2のサブアツセンブリEc
と、から構成され、ここに、E=Ei+Ecである。
の少なくとも一方の面上に接近可能な金属の「チ
ツプ」のアツセンブリEは、通常、管理もしくは
検査されるべき印刷回路の各等電位「ツリー」に
ただ1つだけ属する単一の「チツプ」である第1
のサブアツセンブリEiと、印刷回路の他のすべて
の「チツプ」を含む第2のサブアツセンブリEc
と、から構成され、ここに、E=Ei+Ecである。
したがつて、印刷回路の導体回路網の全体の連
続性の管理もしくは検査は、与えられた等電位ツ
リーに属するサブアツセンブリEcの各「チツプ」
と、同じ等電位「ツリー」に属するサブアツセン
ブリEiの「チツプ」との間に存在するべき電気接
続の品質を検査することと等価であると結論し得
る。換言すれば、チツプEiのすべてが共通の導体
に接続されるものとすると、品質管理は、サブア
ツセンブリEcの点もしくはドツトの各々と、サブ
アツセンブリEiに共通の導体と、の間の連続性の
検査により達成される。
続性の管理もしくは検査は、与えられた等電位ツ
リーに属するサブアツセンブリEcの各「チツプ」
と、同じ等電位「ツリー」に属するサブアツセン
ブリEiの「チツプ」との間に存在するべき電気接
続の品質を検査することと等価であると結論し得
る。換言すれば、チツプEiのすべてが共通の導体
に接続されるものとすると、品質管理は、サブア
ツセンブリEcの点もしくはドツトの各々と、サブ
アツセンブリEiに共通の導体と、の間の連続性の
検査により達成される。
上述のフランス国特許出願に開示されている発
明と同じ企図から、本発明は、その目的として、
特に異なつた組みのチツプ付きセンサを用いる公
知の装置の欠点を有さず、いわゆる「ハイブリツ
ド」技術から得られる最もコンパクトな多層印刷
回路を含めたいろいろな種類および形態の多層印
刷回路の導体回路網の電気的連続性に関する品質
管理もしくは検査を行うための装置を提供しよう
とするものである。
明と同じ企図から、本発明は、その目的として、
特に異なつた組みのチツプ付きセンサを用いる公
知の装置の欠点を有さず、いわゆる「ハイブリツ
ド」技術から得られる最もコンパクトな多層印刷
回路を含めたいろいろな種類および形態の多層印
刷回路の導体回路網の電気的連続性に関する品質
管理もしくは検査を行うための装置を提供しよう
とするものである。
発明の概要
従つて、本発明によれば、外部面の少なくとも
一方に接近可能な導体素子のアツセンブリEを含
んだ多層印刷回路の導体回路網に形成された多数
の等電位分岐の連続性を検査するための装置にお
いて、 前記外部面に載置することにより、前記アツセ
ンブリEの第1のサブアツセンブリEiの導体素子
を単一の第1の導電領域に接続し、かつ前記アツ
センブリEの第2のサブアツセンブリEcの導体素
子を複数個の第2の導電領域に接続するよう適合
されたインターフエース・コネクタ手段であつ
て、ここに、2つのサブアツセンブリEi及びEcは
別個のものでありかつE=Ei+Ecであるように電
気的にあらかじめ定められたものである、前記イ
ンターフエース・コネクタ手段と、 該インターフエース・コネクタ手段を走査する
ために前記第1及び第2の導電領域の1つと接触
する可動性の導電領域を少なくとも含んだ走査手
段と、 前記第1の導電領域と前記第2の導電領域との
間の電気的連続性の欠陥を検出するために、前記
第1の導電領域と前記可動性の導電領域との間に
電気的に接続される指示手段と、 を備え、前記インターフエース・コネクタ手段は
絶縁材料の柔軟なスクリーンを含み、該スクリー
ンは、前記印刷回路に載置されたときにその自由
面に渡つて、前記第1及び第2の導電領域の同面
配置を有し、該第1及び第2の導電領域は相互に
絶縁されていると共に前記自由面から反対の面に
対してはメタライズされた穴を介して相互接続さ
れるようにしたことを特徴とする印刷回路の連続
性検査装置が提供される。
一方に接近可能な導体素子のアツセンブリEを含
んだ多層印刷回路の導体回路網に形成された多数
の等電位分岐の連続性を検査するための装置にお
いて、 前記外部面に載置することにより、前記アツセ
ンブリEの第1のサブアツセンブリEiの導体素子
を単一の第1の導電領域に接続し、かつ前記アツ
センブリEの第2のサブアツセンブリEcの導体素
子を複数個の第2の導電領域に接続するよう適合
されたインターフエース・コネクタ手段であつ
て、ここに、2つのサブアツセンブリEi及びEcは
別個のものでありかつE=Ei+Ecであるように電
気的にあらかじめ定められたものである、前記イ
ンターフエース・コネクタ手段と、 該インターフエース・コネクタ手段を走査する
ために前記第1及び第2の導電領域の1つと接触
する可動性の導電領域を少なくとも含んだ走査手
段と、 前記第1の導電領域と前記第2の導電領域との
間の電気的連続性の欠陥を検出するために、前記
第1の導電領域と前記可動性の導電領域との間に
電気的に接続される指示手段と、 を備え、前記インターフエース・コネクタ手段は
絶縁材料の柔軟なスクリーンを含み、該スクリー
ンは、前記印刷回路に載置されたときにその自由
面に渡つて、前記第1及び第2の導電領域の同面
配置を有し、該第1及び第2の導電領域は相互に
絶縁されていると共に前記自由面から反対の面に
対してはメタライズされた穴を介して相互接続さ
れるようにしたことを特徴とする印刷回路の連続
性検査装置が提供される。
好ましい実施例の詳細な説明
本発明は、添付図面を参照しての本発明の好ま
しい実施例に関する以下の説明から一層容易に理
解されるであろう。
しい実施例に関する以下の説明から一層容易に理
解されるであろう。
実際上の操作の観点から本発明による連続性の
制御もしくは管理方法は、第1図に示すように、
被検印刷回路標本Wの外部面のチツプに対し、試
験装置Tを用いて実施される。
制御もしくは管理方法は、第1図に示すように、
被検印刷回路標本Wの外部面のチツプに対し、試
験装置Tを用いて実施される。
図面を参照するに、被検印刷回路標本Wには複
数の等電位分岐ツリーが含まれており、第1図で
は説明のため2つの等電位分岐ツリーB1及びB2
だけが示されている。被検印刷回路標本Wの外部
面のチツプは、図に示すように、各等電位分岐ツ
リーごとに内部で接続されており、そのため、各
等電位分岐ツリーに属するチツプは、第1図の点
D1,D2に示すような断線異常が無ければ相互に
等電位状態にある。
数の等電位分岐ツリーが含まれており、第1図で
は説明のため2つの等電位分岐ツリーB1及びB2
だけが示されている。被検印刷回路標本Wの外部
面のチツプは、図に示すように、各等電位分岐ツ
リーごとに内部で接続されており、そのため、各
等電位分岐ツリーに属するチツプは、第1図の点
D1,D2に示すような断線異常が無ければ相互に
等電位状態にある。
被検印刷回路標本Wの外部面のチツプを、全体
としてチツプのアツセンブリEと称することと
し、該チツプのアツセンブリEを、チツプの第1
のサブアツセンブリEiと、チツプの第2のサブア
ツセンブリEcとに分ける(E=Ei+Ec)。ここに
第1のサブアツセンブリEiとは各等電位分岐ツリ
ーごとに1つ設けられるものである。第1図にお
いては2つの等電位分岐ツリーB1及びB2だけが
示されているので、第1のサブアツセンブリEiの
チツプは2つだけである。
としてチツプのアツセンブリEと称することと
し、該チツプのアツセンブリEを、チツプの第1
のサブアツセンブリEiと、チツプの第2のサブア
ツセンブリEcとに分ける(E=Ei+Ec)。ここに
第1のサブアツセンブリEiとは各等電位分岐ツリ
ーごとに1つ設けられるものである。第1図にお
いては2つの等電位分岐ツリーB1及びB2だけが
示されているので、第1のサブアツセンブリEiの
チツプは2つだけである。
このような被検印刷回路標本Wに対し、以後説
明するように試験装置Tを用いて各チツプEcとチ
ツプEi(サブアツセンブリEiに共通接続される導
体)との間の連続性が検査される。
明するように試験装置Tを用いて各チツプEcとチ
ツプEi(サブアツセンブリEiに共通接続される導
体)との間の連続性が検査される。
試験装置Tは、被検印刷回路標本Wと重ね合わ
せることにより組合される電気接点すなわちチツ
プを有する選択装置もしくはセレクタと、指示装
置Uと、を備えている。選択装置もしくはセレク
タは、一対のもしくは2つの関連の選択印刷回路
V1およびV2から構成されるものであつて、指示
装置Uと電気接続された関係で同面相対変位が可
能なように構成されている。
せることにより組合される電気接点すなわちチツ
プを有する選択装置もしくはセレクタと、指示装
置Uと、を備えている。選択装置もしくはセレク
タは、一対のもしくは2つの関連の選択印刷回路
V1およびV2から構成されるものであつて、指示
装置Uと電気接続された関係で同面相対変位が可
能なように構成されている。
「特殊インターフエース回路」と称することが
できる選択印刷回路(インターフエース・コネク
タ手段)V1は、被検印刷回路標本Wの特徴マー
クと厳密な幾何学的整合関係で重ね配置されるよ
うに適応されている。この目的で、選択印刷回路
V1は写真化学的方法または類似の方法によつて
表面金属化処理(メタライゼイシヨン)が可能で
薄肉の柔軟な材料、例えば「KAPTON」の商品
名で市販されているポリミド等から造られた絶縁
スクリーンにより構成されている。このような選
択印刷回路V1は、メタライズされた穴を有する
絶縁スクリーンであり、一面には(すなわち第1
図の回路C1側には)、標本Wの対向面上に存在す
るチツプE=Ei+Ecと正しく合わさるように、こ
れらチツプと同じ数のチツプアツセンブリを有す
る。これら一面上のチツプは、前述のメタライズ
された穴を通して他面上(すなわち回路C2側)
の導体に直接開口もしくは接続される。他面上の
導体としては、選択印刷回路V1の回路C2側をほ
ぼ覆う(第2図も参照)1つの導体アース面(第
1の導電領域)CRsと、導体アース面CRsのメタ
ライゼイシヨンから取り残された囲繞環状スペー
スにより導体アース面CRsから絶縁される複数の
導体面P(第2の導電領域)(第1図ではP0〜P4
の4個が示されている。)とから成り、導体アー
ス面CRsは、先に定義した標本Wの第1のサブア
ツセンブリEiの各チツプと正しく合わさる回路C1
側の各チツプに、メタライズされた穴を介して電
気的に接続され、導体面P(P0〜P3)の各々は、
標本Wの第2のサブアツセンブリEcの各チツプと
正しく合わさる回路C1側の各チツプに、メタラ
イズされた穴を介して接続される。
できる選択印刷回路(インターフエース・コネク
タ手段)V1は、被検印刷回路標本Wの特徴マー
クと厳密な幾何学的整合関係で重ね配置されるよ
うに適応されている。この目的で、選択印刷回路
V1は写真化学的方法または類似の方法によつて
表面金属化処理(メタライゼイシヨン)が可能で
薄肉の柔軟な材料、例えば「KAPTON」の商品
名で市販されているポリミド等から造られた絶縁
スクリーンにより構成されている。このような選
択印刷回路V1は、メタライズされた穴を有する
絶縁スクリーンであり、一面には(すなわち第1
図の回路C1側には)、標本Wの対向面上に存在す
るチツプE=Ei+Ecと正しく合わさるように、こ
れらチツプと同じ数のチツプアツセンブリを有す
る。これら一面上のチツプは、前述のメタライズ
された穴を通して他面上(すなわち回路C2側)
の導体に直接開口もしくは接続される。他面上の
導体としては、選択印刷回路V1の回路C2側をほ
ぼ覆う(第2図も参照)1つの導体アース面(第
1の導電領域)CRsと、導体アース面CRsのメタ
ライゼイシヨンから取り残された囲繞環状スペー
スにより導体アース面CRsから絶縁される複数の
導体面P(第2の導電領域)(第1図ではP0〜P4
の4個が示されている。)とから成り、導体アー
ス面CRsは、先に定義した標本Wの第1のサブア
ツセンブリEiの各チツプと正しく合わさる回路C1
側の各チツプに、メタライズされた穴を介して電
気的に接続され、導体面P(P0〜P3)の各々は、
標本Wの第2のサブアツセンブリEcの各チツプと
正しく合わさる回路C1側の各チツプに、メタラ
イズされた穴を介して接続される。
これにより、標本Wの各等電位分岐ツリーごと
に1つ選択された第1のサブアツセンブリEiの各
チツプは、選択印刷回路V1の回路C2側の導体ア
ース面CRsに接続され、残りの他の第2のサブア
ツセンブリEcの各チツプは、選択印刷回路V1の
回路C2側の対応する導体面Pにそれぞれ接続さ
れる。従つて、選択印刷回路V1の回路C2側で、
導体アース面CRsと、各導体面Pとの間の接続関
係を指示装置U等を用いて調べれば、標本Wの各
等電位分岐ツリーにおける断線異常等(例えば第
1図の等電位分岐ツリーB1における欠陥場所D1
及びD2)を検査することができる。
に1つ選択された第1のサブアツセンブリEiの各
チツプは、選択印刷回路V1の回路C2側の導体ア
ース面CRsに接続され、残りの他の第2のサブア
ツセンブリEcの各チツプは、選択印刷回路V1の
回路C2側の対応する導体面Pにそれぞれ接続さ
れる。従つて、選択印刷回路V1の回路C2側で、
導体アース面CRsと、各導体面Pとの間の接続関
係を指示装置U等を用いて調べれば、標本Wの各
等電位分岐ツリーにおける断線異常等(例えば第
1図の等電位分岐ツリーB1における欠陥場所D1
及びD2)を検査することができる。
第1の選択印刷回路V1の回路C2側の各導体と
指示装置Uとの接続を可能とする第2の選択印刷
回路(走査手段)V2は、第1図及び第2図では
単一の「シユー」すなわち導電性物質から成る円
柱体の場合を示している。なお、後述するよう
に、第3図では、該選択印刷回路(操作手段)
V2としては、シユーの集合である印刷試験回路
を示している。
指示装置Uとの接続を可能とする第2の選択印刷
回路(走査手段)V2は、第1図及び第2図では
単一の「シユー」すなわち導電性物質から成る円
柱体の場合を示している。なお、後述するよう
に、第3図では、該選択印刷回路(操作手段)
V2としては、シユーの集合である印刷試験回路
を示している。
各チツプPは概して円形であつて、標本Wのチ
ツプの直径の写像に等しい直径を有している。し
かしながらそれぞれ特定の被検印刷回路標本Wに
適合するような他の形状も本発明の実施に適して
いることは言うまでもない。
ツプの直径の写像に等しい直径を有している。し
かしながらそれぞれ特定の被検印刷回路標本Wに
適合するような他の形状も本発明の実施に適して
いることは言うまでもない。
第1図には、断面図で、回路C2側が外側にな
るようにして試験位置で載置された特殊インター
フエース回路すなわち選択印刷回路V1で管理も
しくは試験される回路標本Wの構造が示されてい
る。第1図にはまた選択印刷回路V2として1つ
の「シユー」が示されている。
るようにして試験位置で載置された特殊インター
フエース回路すなわち選択印刷回路V1で管理も
しくは試験される回路標本Wの構造が示されてい
る。第1図にはまた選択印刷回路V2として1つ
の「シユー」が示されている。
そこで、第2の選択印刷回路V2すなわち「シ
ユー」を、以下に述べる条件に従つて第1の選択
印刷回路V1の外側表面(回路C2側)と接触関係
で変位させるとする(第2図)。すなわち: シユーV2の面積全体に亙りまたはその一部分
に亙つて該シユーV2が導電性であること; 上記導電部分の面積が必ず、サブアツセンブリ
Ecのチツプに対応する導体面Pの各々を取巻く導
体アース面CRsの不導通領域内に位置すること; シユーV2が、チツプすなわち導体面P及び導
体アース面CRsによつて画定される環状スペース
内に位置しないこと;及び 例えばオームメータのような電気的連続性を指
示する指示装置Uを導体アース面CRsならびに可
動シユーV2の導電部分に接続すること; である。
ユー」を、以下に述べる条件に従つて第1の選択
印刷回路V1の外側表面(回路C2側)と接触関係
で変位させるとする(第2図)。すなわち: シユーV2の面積全体に亙りまたはその一部分
に亙つて該シユーV2が導電性であること; 上記導電部分の面積が必ず、サブアツセンブリ
Ecのチツプに対応する導体面Pの各々を取巻く導
体アース面CRsの不導通領域内に位置すること; シユーV2が、チツプすなわち導体面P及び導
体アース面CRsによつて画定される環状スペース
内に位置しないこと;及び 例えばオームメータのような電気的連続性を指
示する指示装置Uを導体アース面CRsならびに可
動シユーV2の導電部分に接続すること; である。
上の条件が満たされれば、明らかなように、指
示装置Uが導体アース面CRs及び、正常な品質の
電気的連続性を表わすツリーに属するチツプに対
応する導体面Pと接触関係に留どまる限り、指示
装置Uはなんらの欠点をも指示しない(第1図の
チツプP3の場合)。しかしながら、他方、問題の
ツリーが(第1図のD1またはD2に)欠陥を呈す
るとすると、この異常もしくは不連続性は、シユ
ーもしくはパツドV2がチツプP1またはP2と同面
接触関係になつた時にのみ観察される。
示装置Uが導体アース面CRs及び、正常な品質の
電気的連続性を表わすツリーに属するチツプに対
応する導体面Pと接触関係に留どまる限り、指示
装置Uはなんらの欠点をも指示しない(第1図の
チツプP3の場合)。しかしながら、他方、問題の
ツリーが(第1図のD1またはD2に)欠陥を呈す
るとすると、この異常もしくは不連続性は、シユ
ーもしくはパツドV2がチツプP1またはP2と同面
接触関係になつた時にのみ観察される。
しかしながら、上に原理的に述べた動作モード
で、上述のように単一の可動シユーV2により特
殊インターフエース回路V1の全表面を走査する
のは時間のかかる面倒な操作である。この理由か
ら、本発明のもう1つの実施例では、試験を集合
的な仕方で実施するために、回路V1と類似の材
料で造られて、両面間でメタライズされた穴で接
続された複数の表面導電領域を有する第2の回路
すなわち印刷試験回路(第3図)を選択印刷回路
すなわち走査手段V2として使用することを提案
する。第2の回路すなわち印刷試験回路のメタラ
イズされた穴の各々は、特殊インターフエース回
路V1に面する面上では(第3図の左側の図)、複
数の導電領域のうちの1つに開口し、この各開口
は、第1図に関して上述した単一のもしくは基本
的なシユーに対応し、反対側の面上では(第3図
の右側の図)、指示装置Uの外部の集電要素と電
気接続を行う導電トラツクに開口する。
で、上述のように単一の可動シユーV2により特
殊インターフエース回路V1の全表面を走査する
のは時間のかかる面倒な操作である。この理由か
ら、本発明のもう1つの実施例では、試験を集合
的な仕方で実施するために、回路V1と類似の材
料で造られて、両面間でメタライズされた穴で接
続された複数の表面導電領域を有する第2の回路
すなわち印刷試験回路(第3図)を選択印刷回路
すなわち走査手段V2として使用することを提案
する。第2の回路すなわち印刷試験回路のメタラ
イズされた穴の各々は、特殊インターフエース回
路V1に面する面上では(第3図の左側の図)、複
数の導電領域のうちの1つに開口し、この各開口
は、第1図に関して上述した単一のもしくは基本
的なシユーに対応し、反対側の面上では(第3図
の右側の図)、指示装置Uの外部の集電要素と電
気接続を行う導電トラツクに開口する。
第3図に示すように、印刷試験回路すなわち第
2の回路V2は、一方の面において例えば複数の
基本的シユーの2つの整合列もしくはアライメン
トa,bを有し(第3図の左側)、このアライメ
ントa,bは選択印刷回路V1の回路C2側の複数
の導体面Pの配列に対応している。勿論、選択印
刷回路V1の回路C2側の導体面Pの配列が他の形
態を取る場合には、印刷試験回路V2の一方の面
の基本的シユーの配列もそれに合わせて製作され
る。アライメントa,bで配列された印刷試験回
路V2の一方の面の各基本的シユーは、メタライ
ズされた穴により回路V2の他方の面に位置する
導電トラツクc(第3図の右側)に接続される。
2の回路V2は、一方の面において例えば複数の
基本的シユーの2つの整合列もしくはアライメン
トa,bを有し(第3図の左側)、このアライメ
ントa,bは選択印刷回路V1の回路C2側の複数
の導体面Pの配列に対応している。勿論、選択印
刷回路V1の回路C2側の導体面Pの配列が他の形
態を取る場合には、印刷試験回路V2の一方の面
の基本的シユーの配列もそれに合わせて製作され
る。アライメントa,bで配列された印刷試験回
路V2の一方の面の各基本的シユーは、メタライ
ズされた穴により回路V2の他方の面に位置する
導電トラツクc(第3図の右側)に接続される。
上記導電トラツクcは、指示装置Uと電気接続
を形成し、それにより、被検標本Wの導電回路網
の分岐に影響を与えるような連続性欠陥の検出を
可能にする。整列されたシユーの列a,bのうち
の1つは省略しても良く、その場合には、試験
は、導体面Pのアライメントaに対応するものだ
けについて回路V2を平行移動しながら行い、次
に特殊インターフエース回路V1に対して回路V2
をシユー間の1/2ステツプだけ変位させることに
より、今度は導体面Pのアライメントbに対応す
るものだけについて逆方向に回路V2を平行移動
しながら行われる。
を形成し、それにより、被検標本Wの導電回路網
の分岐に影響を与えるような連続性欠陥の検出を
可能にする。整列されたシユーの列a,bのうち
の1つは省略しても良く、その場合には、試験
は、導体面Pのアライメントaに対応するものだ
けについて回路V2を平行移動しながら行い、次
に特殊インターフエース回路V1に対して回路V2
をシユー間の1/2ステツプだけ変位させることに
より、今度は導体面Pのアライメントbに対応す
るものだけについて逆方向に回路V2を平行移動
しながら行われる。
なお、検査を行う際、サブアツセンブリEc自体
を、さらに2つのサブアツセンブリで構成するよ
うにし、該さらに分けられた2つのサブアツセン
ブリの一方を、「ツリー」の端である特性を有す
るすべての「チツプ」により構成されるサブアツ
センブリとし、これにより、特に、該「ツリー」
の端である特性を有するチツプの各々と、Eiに共
通の導体と、の間での連続性の検査を行うように
すれば、単純化された方法で完全な検査が達成さ
れる。
を、さらに2つのサブアツセンブリで構成するよ
うにし、該さらに分けられた2つのサブアツセン
ブリの一方を、「ツリー」の端である特性を有す
るすべての「チツプ」により構成されるサブアツ
センブリとし、これにより、特に、該「ツリー」
の端である特性を有するチツプの各々と、Eiに共
通の導体と、の間での連続性の検査を行うように
すれば、単純化された方法で完全な検査が達成さ
れる。
発明の効果
以上、本発明によれば、被検印刷回路の外部面
に載置することにより、第1のサブアツセンブリ
の導体素子を第1の導電領域に接続し、かつ第2
のサブアツセンブリの導電素子を複数個の第2の
導電領域に接続するインターフエース・コネクタ
手段を選択印刷回路V1として含み、また、該イ
ンターフエース・コネクタ手段を走査するために
前記第1及び第2の導電領域の1つと接触する可
動性の導電領域を少なくとも含んだ走査手段を選
択印刷回路V2として含み、指示手段により、前
記第1の導電領域と前記第2の導電領域との間の
電気的連続性の欠陥を検出するようにしたので、
前記被検印刷回路の導体回路網に形成された、前
記第1及び第2のサブアツセンブリ間に存在する
多数の等電位分岐の連続性の検査が容易となると
いう効果がある。
に載置することにより、第1のサブアツセンブリ
の導体素子を第1の導電領域に接続し、かつ第2
のサブアツセンブリの導電素子を複数個の第2の
導電領域に接続するインターフエース・コネクタ
手段を選択印刷回路V1として含み、また、該イ
ンターフエース・コネクタ手段を走査するために
前記第1及び第2の導電領域の1つと接触する可
動性の導電領域を少なくとも含んだ走査手段を選
択印刷回路V2として含み、指示手段により、前
記第1の導電領域と前記第2の導電領域との間の
電気的連続性の欠陥を検出するようにしたので、
前記被検印刷回路の導体回路網に形成された、前
記第1及び第2のサブアツセンブリ間に存在する
多数の等電位分岐の連続性の検査が容易となると
いう効果がある。
第1図は、連続性に関し2つの内部欠陥を有す
る多層印刷回路を試験するための装置の断面略
図、第2図は、拡大尺で、第1図の1つの基本的
な試験領域の形態および相対寸法を示すために、
選択印刷回路V1の外側面を示す図、そして第3
図は、本発明の別の実施例による、被検印刷回路
の幾つかの導体分岐を同時に集合的に試験するこ
とを可能にするための走査手段の前面および背面
を示す略図である。 図において、W……被検印刷回路、Ei……第1
のサブアツセンブリ、Ec……第2のサブアツセン
ブリ、B1およびB2……等電位分岐ツリー、T…
…試験装置、V1……選択印刷回路(インターフ
エース・コネクタ手段)、V2……選択印刷回路
(走査手段)、CRs……第1の導電領域、P,P0〜
P3……第2の導電領域、U……指示手段。
る多層印刷回路を試験するための装置の断面略
図、第2図は、拡大尺で、第1図の1つの基本的
な試験領域の形態および相対寸法を示すために、
選択印刷回路V1の外側面を示す図、そして第3
図は、本発明の別の実施例による、被検印刷回路
の幾つかの導体分岐を同時に集合的に試験するこ
とを可能にするための走査手段の前面および背面
を示す略図である。 図において、W……被検印刷回路、Ei……第1
のサブアツセンブリ、Ec……第2のサブアツセン
ブリ、B1およびB2……等電位分岐ツリー、T…
…試験装置、V1……選択印刷回路(インターフ
エース・コネクタ手段)、V2……選択印刷回路
(走査手段)、CRs……第1の導電領域、P,P0〜
P3……第2の導電領域、U……指示手段。
Claims (1)
- 【特許請求の範囲】 1 外部面の少なくとも一方に接近可能な導体素
子のアツセンブリEを含んだ多層印刷回路の導体
回路網に形成された多数の等電位分岐の連続性を
検査するための装置において、 前記外部面に載置することにより、前記アツセ
ンブリEの第1のサブアツセンブリEiの導体素子
を単一の第1の導電領域に接続し、かつ前記アツ
センブリEの第2のサブアツセンブリEcの導体素
子を複数個の第2の導電領域に接続するよう適合
されたインターフエース・コネクタ手段であつ
て、ここに、2つのサブアツセンブリEi及びEcは
別個のものでありかつE=Ei+Ecであるように電
気的にあらかじめ定められたものである、前記イ
ンターフエース・コネクタ手段と、 該インターフエース・コネクタ手段を走査する
ために前記第1及び第2の導電領域の1つと接触
する可動性の導電領域を少なくとも含んだ走査手
段と、 前記第1の導電領域と前記第2の導電領域との
間の電気的連続性の欠陥を検出するために、前記
第1の導電領域と前記可動性の導電領域との間に
電気的に接続される指示手段と、 を備え、前記インターフエース・コネクタ手段は
絶縁材料の柔軟なスクリーンを含み、該スクリー
ンは、前記印刷回路に載置されたときにその自由
面に渡つて、前記第1及び第2の導電領域の同面
配置を有し、該第1及び第2の導電領域は相互に
絶縁されていると共に前記自由面から反対の面に
対してはメタライズされた穴を介して相互接続さ
れるようにしたことを特徴とする印刷回路の連続
性検査装置。 2 前記第1のサブアツセンブリEiは、前記多数
の等電位分岐につき一つの導体素子であり、前記
第2のサブアツセンブリEcは前記印刷回路の他の
導体素子のすべてを含む特許請求の範囲第1項記
載の印刷回路の連続性検査装置。 3 前記インターフエース・コネクタ手段の前記
第1及び第2の導電領域は、前記第1の導電領域
が、前記第2の導電領域と同面で該第2の導電領
域の各々を取り囲む導電アース面であり、前記第
2の導電領域が、一定の幅の環状スペースにより
前記導電アース面から電気的に絶縁された導体素
子を形成するように配列され、これにより、前記
走査手段に所属する前記可動性の導電領域は、前
記環状スペースに全く包摂され得ないが、前記環
状スペースの外部端によつて区画される表面には
必然的に包摂され得るようにした特許請求の範囲
第1項記載の印刷回路の連続性検査装置。 4 前記走査手段は、絶縁材料の可動性の柔軟な
スクリーンを有し、該スクリーンは、第1の面
に、相互に絶縁され、かつ前記可動性の柔軟なス
クリーンの第2の面上に設けられた導電トラツク
にメタライズされた穴を介して相互接続される導
電領域の列を少なくとも有し、前記指示手段は、
集電手段を介して前記導電トラツクに接続される
特許請求の範囲第3項記載の印刷回路の連続性検
査装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8321055 | 1983-12-28 | ||
FR8321055A FR2557701B1 (fr) | 1983-12-28 | 1983-12-28 | Dispositif de controle de continuite des circuits imprimes |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60142590A JPS60142590A (ja) | 1985-07-27 |
JPH0367358B2 true JPH0367358B2 (ja) | 1991-10-22 |
Family
ID=9295729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59137397A Granted JPS60142590A (ja) | 1983-12-28 | 1984-07-04 | 印刷回路の連続性検査装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4642560A (ja) |
EP (1) | EP0147245B1 (ja) |
JP (1) | JPS60142590A (ja) |
DE (1) | DE3466807D1 (ja) |
FR (1) | FR2557701B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DK291184D0 (da) * | 1984-06-13 | 1984-06-13 | Boeegh Petersen Allan | Fremgangsmaade og indretning til test af kredsloebsplader |
US4884024A (en) * | 1985-11-19 | 1989-11-28 | Teradyne, Inc. | Test pin assembly for circuit board tester |
US5272434A (en) * | 1987-06-20 | 1993-12-21 | Schlumberger Technologies, Inc. | Method and apparatus for electro-optically testing circuits |
US4940945A (en) * | 1987-11-02 | 1990-07-10 | Biologix Inc. | Interface circuit for use in a portable blood chemistry measuring apparatus |
JPH0746130B2 (ja) * | 1988-05-19 | 1995-05-17 | 富士通株式会社 | Lsiシステム |
US5220280A (en) * | 1989-05-11 | 1993-06-15 | Vlsi Technology, Inc. | Method and an apparatus for testing the assembly of a plurality of electrical components on a substrate |
FR2702568B1 (fr) * | 1993-03-12 | 1995-04-21 | Thomson Csf | Procédé de test électrique de lignes équipotentielles. |
EP0902296A1 (de) * | 1997-09-11 | 1999-03-17 | Photo Print Electronic GmbH | Adapteranordnungen zum Testen von Leiterplatten |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52150559A (en) * | 1976-06-09 | 1977-12-14 | Hitachi Ltd | Printed circuit board mounting integrated circuit trouble shooting system |
JPS5654096A (en) * | 1979-10-05 | 1981-05-13 | Nippon Electric Co | Device for inspecting printed board |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1399006A (en) * | 1972-03-28 | 1975-06-25 | Int Computers Ltd | Circuit boards |
US4012693A (en) * | 1975-07-16 | 1977-03-15 | Sullivan Donald F | Printed circuit board testing |
US4056773A (en) * | 1976-08-25 | 1977-11-01 | Sullivan Donald F | Printed circuit board open circuit tester |
JPS57172260A (en) * | 1981-03-24 | 1982-10-23 | Hitachi Cable Ltd | Continuity detecting method of external semiconductive electric layer of power cable |
JPS57172261A (en) * | 1981-04-16 | 1982-10-23 | Mitsubishi Rayon Co Ltd | Method and device for inspecting through-hole printed circuit board |
FR2521305A1 (fr) * | 1982-02-10 | 1983-08-12 | Crouzet Sa | Dispositif de controle de l'isolement des circuits imprimes |
US4565966A (en) * | 1983-03-07 | 1986-01-21 | Kollmorgen Technologies Corporation | Method and apparatus for testing of electrical interconnection networks |
-
1983
- 1983-12-28 FR FR8321055A patent/FR2557701B1/fr not_active Expired
-
1984
- 1984-05-17 EP EP84401009A patent/EP0147245B1/fr not_active Expired
- 1984-05-17 DE DE8484401009T patent/DE3466807D1/de not_active Expired
- 1984-05-22 US US06/613,024 patent/US4642560A/en not_active Expired - Fee Related
- 1984-07-04 JP JP59137397A patent/JPS60142590A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52150559A (en) * | 1976-06-09 | 1977-12-14 | Hitachi Ltd | Printed circuit board mounting integrated circuit trouble shooting system |
JPS5654096A (en) * | 1979-10-05 | 1981-05-13 | Nippon Electric Co | Device for inspecting printed board |
Also Published As
Publication number | Publication date |
---|---|
JPS60142590A (ja) | 1985-07-27 |
EP0147245A3 (en) | 1985-07-31 |
EP0147245B1 (fr) | 1987-10-14 |
EP0147245A2 (fr) | 1985-07-03 |
FR2557701B1 (fr) | 1986-04-11 |
US4642560A (en) | 1987-02-10 |
DE3466807D1 (en) | 1987-11-19 |
FR2557701A1 (fr) | 1985-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1216630A (en) | Method and apparatus for testing of electrical interconnection networks | |
KR100274558B1 (ko) | 웨이퍼 번인 및 검사 시스템 | |
JP3795071B2 (ja) | プリント回路板テスタ | |
US4994737A (en) | System for facilitating planar probe measurements of high-speed interconnect structures | |
US6462573B1 (en) | System interface assembly and method | |
US5777486A (en) | Electromigration test pattern simulating semiconductor components | |
JPH0367358B2 (ja) | ||
US6307162B1 (en) | Integrated circuit wiring | |
US5263240A (en) | Method of manufacturing printed wiring boards for motors | |
KR100638330B1 (ko) | 도체장치 검사용 어댑터 | |
US20120032700A1 (en) | Multilayer wiring board and method for evaluating multilayer wiring board | |
KR100295916B1 (ko) | 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법 | |
US7571399B2 (en) | Process for checking the quality of the metallization of a printed circuit | |
JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
JP3708438B2 (ja) | プリント回路基板テスタ | |
JP2021179364A (ja) | 検査データ作成装置および検査データ作成方法 | |
US6445173B1 (en) | Printed circuit board tester | |
JPH0360192B2 (ja) | ||
CN113097092B (zh) | 应力迁移测试结构和应力迁移测试方法 | |
JPH0315989B2 (ja) | ||
JPS59119276A (ja) | 絶縁抵抗測定装置 | |
JP3201328B2 (ja) | 回路装置の試験方法 | |
JPH0210168A (ja) | プリント配線板の試験方法 | |
JPH05322955A (ja) | プリント配線板の検査方法 | |
CN109870596A (zh) | 测试和测量探针耦合器 |