JPH0210168A - プリント配線板の試験方法 - Google Patents
プリント配線板の試験方法Info
- Publication number
- JPH0210168A JPH0210168A JP63157987A JP15798788A JPH0210168A JP H0210168 A JPH0210168 A JP H0210168A JP 63157987 A JP63157987 A JP 63157987A JP 15798788 A JP15798788 A JP 15798788A JP H0210168 A JPH0210168 A JP H0210168A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- test
- common electrode
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 43
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 239000013013 elastic material Substances 0.000 claims description 4
- 238000010998 test method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プリント配線板の試験方法に関し、
試験装置の簡素化、小型化、低価格化を図り、測定精度
を向上させることを目的とし、 表面に設けた貫通ビアと、裏面に設けた貫通ビアと、貫
通ビア同士を接続する内方の層内パターンを備えたプリ
ント配線板について、裏面に導電性で弾性体から構成さ
れる同一の共通電極を圧接し、表面の各貫通ビアには試
験ピンを当接して、該プリント配線板の配線パターンに
対して導通試験を行う構成とする。
を向上させることを目的とし、 表面に設けた貫通ビアと、裏面に設けた貫通ビアと、貫
通ビア同士を接続する内方の層内パターンを備えたプリ
ント配線板について、裏面に導電性で弾性体から構成さ
れる同一の共通電極を圧接し、表面の各貫通ビアには試
験ピンを当接して、該プリント配線板の配線パターンに
対して導通試験を行う構成とする。
〔産業上の利用分野］
本発明は、複数の層からなるプリント配線板の試験方法
に関する。
に関する。
近年、集積度の高いＬＳＩを、複数の層からなるプリン
ト配線板に実装し、より高密度の回路ブロックを形成す
ることが行われている。
ト配線板に実装し、より高密度の回路ブロックを形成す
ることが行われている。
複数の層からなるプリント配線板には層間貫通ビアが形
成され、これら層間貫通ビア同士を内層部で接続して配
線の高密度化を図っている。
成され、これら層間貫通ビア同士を内層部で接続して配
線の高密度化を図っている。
このような複雑な配線構造では、断線や短絡に対して試
験を行い、プリント配線板の正常性を確認している。試
験装置は対象が高密度配線のためいきおい複雑となり、
試験方法も時間のかかるものとなりがちであり、より簡
便で、容易かつ７層８精度な試験方法の出現が望まれて
いた。
験を行い、プリント配線板の正常性を確認している。試
験装置は対象が高密度配線のためいきおい複雑となり、
試験方法も時間のかかるものとなりがちであり、より簡
便で、容易かつ７層８精度な試験方法の出現が望まれて
いた。
第７図において、プリント配線板１を表面用の試験板２
と裏面用試験板３とで挟んで、コントローラユニン１〜
４で試験する。プリント配線板ｌには多数の層間貫通ビ
ア５が形成され、表裏の試験板２．３には多数のピン６
．７が突設されζいる。 これらピン６．７は対応する
導線８．９に夫々接続され、これら多数の導線８．９は
コントローラユニット４に接続されている。
と裏面用試験板３とで挟んで、コントローラユニン１〜
４で試験する。プリント配線板ｌには多数の層間貫通ビ
ア５が形成され、表裏の試験板２．３には多数のピン６
．７が突設されζいる。 これらピン６．７は対応する
導線８．９に夫々接続され、これら多数の導線８．９は
コントローラユニット４に接続されている。
第８図はこれらプリント配線板１等の構造を詳しく示す
もので、プリント配線板１は例えば表層１０と裏層１１
の２層より形成されている。
もので、プリント配線板１は例えば表層１０と裏層１１
の２層より形成されている。
表層１０には縦方向に貫通ビア１２が裏層］１には略同
一方向で位置が異なる貫通ビア１３が夫々形成され、こ
れら貫通ビア１２．１３ば層内パターン１５により接続
されている。
一方向で位置が異なる貫通ビア１３が夫々形成され、こ
れら貫通ビア１２．１３ば層内パターン１５により接続
されている。
ピン６は導線８を介してコントローラユニノ１〜４の電
源１５へ、ピン７は導線９を介して測定器１６へ夫々接
続され、電源１５と測定器１６とは互いに接続されてい
る。貫通ビア１２にピン６を貫通ビア１３にピン７を夫
々当接させて、層内パターン１５の接続チエツクを行っ
ている。
源１５へ、ピン７は導線９を介して測定器１６へ夫々接
続され、電源１５と測定器１６とは互いに接続されてい
る。貫通ビア１２にピン６を貫通ビア１３にピン７を夫
々当接させて、層内パターン１５の接続チエツクを行っ
ている。
（発明が解決しようとする課題〕
従来の試験方法では、表・裏画面にある貫通ビアの数の
分だけピンや導線が必要であり、コントローラユニット
も複雑になり、コストが高くなるという欠点があった。
分だけピンや導線が必要であり、コントローラユニット
も複雑になり、コストが高くなるという欠点があった。
又ピンの接触不良による測定の信転性も低く、プリント
配線板に対して両側の試験板により圧力をかけるため、
プリント配線板を傷つけるおそれがあるという問題点が
あった。
配線板に対して両側の試験板により圧力をかけるため、
プリント配線板を傷つけるおそれがあるという問題点が
あった。
本発明を実施例に対応する第１図及び第２図に暴づいて
説明する。
説明する。
プリント配線板１０表面に設けＷ通ビア１２には、試験
板２に突設した対応位置にあるピンＧを夫々挿入して当
接させる。プリント配線板１の裏面には導電性で弾性体
から構成される同一の共通電極２０を圧接する。共通電
極２０は変形して裏面の貫通ビア１３に接触する。ここ
で貫通ビア１２．１３は層内パターン１５で接続されて
いる。
板２に突設した対応位置にあるピンＧを夫々挿入して当
接させる。プリント配線板１の裏面には導電性で弾性体
から構成される同一の共通電極２０を圧接する。共通電
極２０は変形して裏面の貫通ビア１３に接触する。ここ
で貫通ビア１２．１３は層内パターン１５で接続されて
いる。
表面の各ピン６は対応する導線８を介して、又裏面の共
通電極２０は一本の導線２１を介して、コントローラユ
ニット２２に夫々接続されている。
通電極２０は一本の導線２１を介して、コントローラユ
ニット２２に夫々接続されている。
プリント配線板１の表面に試験板２を当接して各ピン６
を対応する貫通ビア１２に挿入する。
を対応する貫通ビア１２に挿入する。
所定のピン６を選択して裏面の共通電極２０との間で接
続試験を行う。
続試験を行う。
共通電極２０はプリント配線板１の裏面に密着するので
、接触不良をなくし、正確に貫通ビア１２、層内パター
ン１５及び貫通ビア１３間の接続試験ができる。片面側
の導線数を激減させるので、誤接続を少なくし、コント
ローラユニット２２（７）回路も簡素化でき、誤動作の
発生が著しく減少する。
、接触不良をなくし、正確に貫通ビア１２、層内パター
ン１５及び貫通ビア１３間の接続試験ができる。片面側
の導線数を激減させるので、誤接続を少なくし、コント
ローラユニット２２（７）回路も簡素化でき、誤動作の
発生が著しく減少する。
〔実施例］
以下、本発明の実施例を図面を参照して説明する。
第１図において、プリント配線板１には多数の層間貫通
ビア５が形成され、表面用の試験板２には多数のピン６
が突設されている。これらピン６は夫々対応する導線８
に接続され、これら多数の導線８はコントローラユニｙ
ｌ−２２に接続されている２０はプリント基板１の裏
面に当接される共通電極であり、共通電極２０は導電性
の弾性体、例えば導電ゴムから構成され、−本の導線２
１を介してコントローラユニット２２に接続されている
。
ビア５が形成され、表面用の試験板２には多数のピン６
が突設されている。これらピン６は夫々対応する導線８
に接続され、これら多数の導線８はコントローラユニｙ
ｌ−２２に接続されている２０はプリント基板１の裏
面に当接される共通電極であり、共通電極２０は導電性
の弾性体、例えば導電ゴムから構成され、−本の導線２
１を介してコントローラユニット２２に接続されている
。
共通電極２０は一枚の可撓性のシート状であって、プリ
ント配線板１と略同−面積がやや広い面積である。
ント配線板１と略同−面積がやや広い面積である。
共通電極２０の表面は柔らかくプリント配線板１に押圧
するとその貫通ビア５内に弾性変形して侵入し導通がと
られる。
するとその貫通ビア５内に弾性変形して侵入し導通がと
られる。
第２図はプリント配線板１及び裏面に圧接した共通電極
２０等の構造を詳示するもので、フ゛１ノント配線板１
は例えば表層１０と裏層１１の２層より形成されており
、ここで裏表と番よ反転１−ると、又裏表となり単に上
下２層という意味である。層間貫通ビア５は表層１０の
貫通ビア１２と裏層１１の貫通ビア１３からなり、これ
ら貫通ビア１２．１３は同一方向になっているが、互い
に異なる位置にあり、層内パターン１５により接続され
てしする。
２０等の構造を詳示するもので、フ゛１ノント配線板１
は例えば表層１０と裏層１１の２層より形成されており
、ここで裏表と番よ反転１−ると、又裏表となり単に上
下２層という意味である。層間貫通ビア５は表層１０の
貫通ビア１２と裏層１１の貫通ビア１３からなり、これ
ら貫通ビア１２．１３は同一方向になっているが、互い
に異なる位置にあり、層内パターン１５により接続され
てしする。
共通電極２０の貫通ビア１３に対応する部分２０ａは押
圧により、変形して盛り上がり、貫通ビア１３内に入り
込んで、そこで導通がなされてし）る。
圧により、変形して盛り上がり、貫通ビア１３内に入り
込んで、そこで導通がなされてし）る。
次に配線パターンの導通・断線・短絡試験について説明
する。
する。
まず、プリント配線板１の配線パターンのタイプは基本
的に第３図に示す３種類に分類される。
的に第３図に示す３種類に分類される。
第３図（イ）は表層１０の貫通ビア１２．１２が第３図
（ロ）は表層１０と裏層１１の貫通ビア１２と１３が、
第３図（ハ）は裏層１１の貫通ビア１３．１３が夫々層
内ビア１５で接続されているのを示している。
（ロ）は表層１０と裏層１１の貫通ビア１２と１３が、
第３図（ハ）は裏層１１の貫通ビア１３．１３が夫々層
内ビア１５で接続されているのを示している。
第３図（イ）（ロ）は反転すると同一のタイプであり、
以後このタイプは、第３図（イ）についてのみ説明する
。
以後このタイプは、第３図（イ）についてのみ説明する
。
第４図は接続チエツクの原理図を示し、第４図では第２
図と略同様の構成であり、表面用の試験板２と裏面用の
共通電極２０を使用する。ピン６を対向する位置の貫通
ビア１２に挿入当接し、共通電極２０を裏面に圧接して
、複数の貫通ビア１３を同時に導通させる。表面のピン
６及び導線８は個々の独立した層内パターン１５等にコ
ントローラユニシト２２内で定義付けられているので、
各配線パターンの接続チエツクが可能である。
図と略同様の構成であり、表面用の試験板２と裏面用の
共通電極２０を使用する。ピン６を対向する位置の貫通
ビア１２に挿入当接し、共通電極２０を裏面に圧接して
、複数の貫通ビア１３を同時に導通させる。表面のピン
６及び導線８は個々の独立した層内パターン１５等にコ
ントローラユニシト２２内で定義付けられているので、
各配線パターンの接続チエツクが可能である。
第５図はショート（短絡）チエツクの原理図を示し、第
５図では第３図（イ）、（ハ）のタイプ同士のショート
チエツクについて夫々示している。
５図では第３図（イ）、（ハ）のタイプ同士のショート
チエツクについて夫々示している。
第５図では、表面用の試験板２と裏面用の共通電極２０
を使用し、ピン６．６を対向する位置の貫通ビア１２に
挿入当接し、共通電極２０を裏面に圧接する。この場合
は共通電極２０といずれかのピン６との間に導通がない
かどうかコントローラユニット２２でチエツクする。
を使用し、ピン６．６を対向する位置の貫通ビア１２に
挿入当接し、共通電極２０を裏面に圧接する。この場合
は共通電極２０といずれかのピン６との間に導通がない
かどうかコントローラユニット２２でチエツクする。
第６図は共通電極２０を使用して第３図（ロ）のタイプ
同士の２配線でショートと断線が複合している場合のチ
エツク方法を示している。ここでＡ、Ｃは断線、Ｂはシ
ョートとし、表面の−のピン６をａ、他方のピン６をＣ
，裏面の−の貫通ビア１３をｂ、他の貫通ビアをｄとす
る。
同士の２配線でショートと断線が複合している場合のチ
エツク方法を示している。ここでＡ、Ｃは断線、Ｂはシ
ョートとし、表面の−のピン６をａ、他方のピン６をＣ
，裏面の−の貫通ビア１３をｂ、他の貫通ビアをｄとす
る。
ａ−ｂ間に導通が現れず、ｃ−ｃｔ間に導通ありのとき
、ａ−ｂは断線していることがわかる。
、ａ−ｂは断線していることがわかる。
次に表裏を反転して再チエツクすると（この場合符号は
そのまま）ｃ−ｄ間に導通が現れず、ａｂ間に導通あり
のとき、ｃ−ｄ間は断線であることがわかる。表裏を反
転したときの導通結果が異なることから、ａ−ｂ間及び
Ｃ−ｄ間にショートのあることがわかる。かくして試験
ピンの数は半減させても試験板２と共通電極２０とを用
いる方法と、試験板２のみを用いたりその他配線板の表
裏を反転するという方法をとることにより、精度よく接
続試験が可能となる。
そのまま）ｃ−ｄ間に導通が現れず、ａｂ間に導通あり
のとき、ｃ−ｄ間は断線であることがわかる。表裏を反
転したときの導通結果が異なることから、ａ−ｂ間及び
Ｃ−ｄ間にショートのあることがわかる。かくして試験
ピンの数は半減させても試験板２と共通電極２０とを用
いる方法と、試験板２のみを用いたりその他配線板の表
裏を反転するという方法をとることにより、精度よく接
続試験が可能となる。
なお、共通電極２０は細いワイヤブラシ状の接触子を導
体板上にじゅうたん状に植設したものでもよい。
体板上にじゅうたん状に植設したものでもよい。
以上の説明から明らかなように、本発明によれば、共通
電極用には一本の導線が必要とされるだけとなり、試験
装置は配線が簡略化し、小型化、低価格となり精度の高
い試験方法が実現できる。
電極用には一本の導線が必要とされるだけとなり、試験
装置は配線が簡略化し、小型化、低価格となり精度の高
い試験方法が実現できる。
第１図は本発明の実施例の全体図、
第２図は第１図の拡大詳細圓、
第３図はプリント配線板の各種タイプを示す図、第４図
は本発明の断線試験図、 第５図は本発明のショー１〜試験図、 第６図は本発明の断線・ショート試験図、第７図は従来
の全体構成図、 第８図は第７図の拡大詳細図である。 １ ・ ・ ・ ２ ・ ・ ・ ５ ・ ・ ・ ６ ・ ・ ・ ８、２１ １２、１ １５ ・ ・ ２０ ・ ・ ２０ａ ・ ２２ ・ ・ ・プリント配線板、 ・試験板、 ・層間貫通ビア、 ・ピン、 ・・・・導線、 ３・・・・貫通ビア、 ・・層内パターン、 ・・共通電極、 ・・・変形部分、 ・・コントローラユニッ トである。
は本発明の断線試験図、 第５図は本発明のショー１〜試験図、 第６図は本発明の断線・ショート試験図、第７図は従来
の全体構成図、 第８図は第７図の拡大詳細図である。 １ ・ ・ ・ ２ ・ ・ ・ ５ ・ ・ ・ ６ ・ ・ ・ ８、２１ １２、１ １５ ・ ・ ２０ ・ ・ ２０ａ ・ ２２ ・ ・ ・プリント配線板、 ・試験板、 ・層間貫通ビア、 ・ピン、 ・・・・導線、 ３・・・・貫通ビア、 ・・層内パターン、 ・・共通電極、 ・・・変形部分、 ・・コントローラユニッ トである。
Claims (1)
- 表面に設けた貫通ビア（１２）と、裏面に設けた貫通ビ
ア（１３）と、貫通ビア（１２）、（１３）同士を接続
する内方の層内パターン（１５）とを備えたプリント配
線板（１）について、裏面に導電性で弾性体から構成さ
れる同一の共通電極（２０）を圧接し、表面の各貫通ビ
ア（１２）には試験ピン（６）を当接して、該プリント
配線板（１）の配線パターンに対して導通試験を行う試
験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157987A JPH0210168A (ja) | 1988-06-28 | 1988-06-28 | プリント配線板の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157987A JPH0210168A (ja) | 1988-06-28 | 1988-06-28 | プリント配線板の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210168A true JPH0210168A (ja) | 1990-01-12 |
Family
ID=15661764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157987A Pending JPH0210168A (ja) | 1988-06-28 | 1988-06-28 | プリント配線板の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210168A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10253688A (ja) * | 1997-03-10 | 1998-09-25 | Sony Corp | フレキシブル回路基板の導通検査装置及び導通検査方法 |
| US7489894B2 (en) * | 2005-08-24 | 2009-02-10 | Konica Minolta Business Technologies, Inc. | Image forming apparatus with belt surface regulating member |
| US8945953B2 (en) | 2012-12-21 | 2015-02-03 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
-
1988
- 1988-06-28 JP JP63157987A patent/JPH0210168A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10253688A (ja) * | 1997-03-10 | 1998-09-25 | Sony Corp | フレキシブル回路基板の導通検査装置及び導通検査方法 |
| US7489894B2 (en) * | 2005-08-24 | 2009-02-10 | Konica Minolta Business Technologies, Inc. | Image forming apparatus with belt surface regulating member |
| US8945953B2 (en) | 2012-12-21 | 2015-02-03 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| US9230938B2 (en) | 2012-12-21 | 2016-01-05 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5198756A (en) | Test fixture wiring integrity verification device | |
| US5031073A (en) | Fault-isolating apparatus and method for connecting circuitry | |
| EP1438596B1 (en) | Method and apparatus for in-circuit testing of sockets | |
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| US5263240A (en) | Method of manufacturing printed wiring boards for motors | |
| GB2156532A (en) | Apparatus for testing a printed circuit board | |
| JPH0210168A (ja) | プリント配線板の試験方法 | |
| JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
| JPH0367358B2 (ja) | ||
| JP2600745Y2 (ja) | 集積回路の検査装置用治具 | |
| JP4031185B2 (ja) | プリント回路基板検査器 | |
| JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
| JP2543126B2 (ja) | 基板間の電気的コネクト構造 | |
| WO1982001803A1 (en) | Multiple terminal two conductor layer burn-in tape | |
| JP2627213B2 (ja) | プリント配線板のパターンずれ検出方法 | |
| JP4032506B2 (ja) | プリント配線板 | |
| JPS5990948A (ja) | 電子装置 | |
| JP2897847B2 (ja) | プリント基板の接続方法 | |
| JPS6340391A (ja) | 表面実装プリント配線板 | |
| JPH077272A (ja) | 多層プリント配線板 | |
| JPH09159728A (ja) | プリント基板の試験方法 | |
| JPH05302955A (ja) | プリント配線板のパターン検査方法 | |
| JPH043831B2 (ja) | ||
| JPH0143652Y2 (ja) | ||
| JPH01268191A (ja) | セラミック基板の配線ネット検査方法 |