-
1. HINTERGRUND DER ERFINDUNG
-
Die Erfindung betrifft ein Verfahren
zum Testen elektrischer Bauelemente in integrierten Schaltungen
IC ohne Anschluss an ihre reguläre
Versorgungsspannung, indem der IC mit einer Prüfspannung beaufschlagt wird
und zur Feststellung von fehlerhaften Bauelementen oder fehlerhafter
Kontaktierung elektrische Größen gemessen
werden.
-
Aus wirtschaftlichen Gründen wurde
in letzen Jahren der Trend zur spannungslosen Baugruppenprüfung (keine
Versorgungsspannung ) sowohl beim In-Circuit-Test als auch beim
Flying-Probe-Test verstärkt.
Die Notwendigkeit der Bitmusterverarbeitung der Baugruppen unter
Spannung setzt die Kenntnis der Baustein- bzw. Baugruppenfunktion
voraus und führt
somit zu sehr hohen Prüfvorbereitungskosten.
-
Da naturgemäß die Baugruppen ohne Versorgungsspannung
die digitalen Pegel weder empfangen noch verarbeiten noch senden
können,
wurde für
alle Testarten unter dieser Voraussetzung der Begriff „vectorless" eingeführt.
-
Die Fehlerarten: – OPEN (fehlende Verbindung), – SHORT
(falsche Verbindung), – Falscher Wert
der Zweipole
stehen beim Fertigungstest im Vordergrund. Dementsprechend
werden auch die erforderlichen Testmethoden im Tester gewählt. Der
vollständige
Bausteintest vor der Baugruppenbestückung reduziert die Fehlerwahrscheinlichkeit
im IC-Bereich (Silizium)
nahezu auf Null.
-
Das Weglassen der funktionsorientierten Prüfung unter
Spannung bedeutet zugleich eine Kostenreduzierung bezüglich der
Testprogrammherstellung, da die Erstellung von bausteinspezifischen
Bibliothekselementen entfällt.
Ebenso wird der Aufwand für
die Fehlerdiagnose reduziert.
-
Infolge dessen wird zunehmend der
Vectorless Test angestrebt. Er ist strukturorientiert und setzt nur
die Kenntnis der topologischen Baugruppeninformationen (z.B. die
Koordinaten der Kontaktierpunkte) und der Zweipolwerte voraus.
-
Ein weiterer Trend der letzten Jahre
führte zur
Einsparung der Adapterkosten durch Umstieg vom In-Circuit-Test auf
Flying-Probe-Test. Bekannte Lösungsansätze
-
2. BEKANNTE LÖSUNGSANSÄTZE
-
Die meisten Testmethoden für IC-OPEN
wurden in Verbindung mit In-Circuit-Test entwickelt. Nachfolgend werden
die Bekanntesten kurz beschrieben.
-
KAPAZITIVE KOPPLUNG
-
Beim In-Circuit Test (ICT) ist auf
der Bauteil-, Bestückseite
ein Adapter mit kapazitiver Kopplung zu Bausteinpins erforderlich
und beim Flying Probe Test (FPT) findet die Kontrolle der kapazitiven
Kopplung über
bewegbare Plättchen
ebenfalls auf der Bauteilseite statt. Der wesentliche Unterschied
zwischen ICT und FPT besteht in der Stimulierung der Netze mit AC
Signal:
Beim ICT werden die Netze auf der Lötseite (oder genauer: nicht
auf gleicher Seite mit kapazitiver Kopplung) kontaktiert.
–Beim FPT
findet sowohl die Stimulierung als auch kapazitive Kopplung auf
Bauteilseite (genauer: auf gleicher Seite)
-
Ein Nachteil der FPT Lösung besteht
darin, dass die Stimulierung auf der Bauteilseite in den meisten
Fällen
zu einer niedrigen Fehlerabdeckung führt, da insbesondere bei hoher
Packungsdichte die meisten Prüfpads
durch Bausteine verdeckt sind.
-
Weiterhin können Bausteine mit Abschirmung
nicht erfasst werden.
-
Eine Integration des Open Test Programms (OTP)
mit FPT-Netztest ist nicht machbar, weil die Netztkontaktierung
für beide
Programme auf unterschiedlichen Baugruppenseiten stattfindet.
-
2.1. MAGNETISCHES FELD
DURCH BONDDRAHT
-
(U.S. Pat. No. 5,631,572)
-
Der Bonddraht zwischen Baugruppenverbindung
und Silizium im IC wird durch ein AC Magnetfeld stimuliert so dass
eine AC Spannung am jeweiligem Netz meßbar ist.
-
Ähnlich
wie bei 2.1 wird die Stimulierung mit Magnetfeld und AC-Messung
auf unterschiedlichen Baugruppenseiten vorgenommen. Somit sind auch die
Nachteile dieser Methode mit 2.1 vergleichbar. Zusätzlich können bei
IC-Pindioden mit
hoher Durchlaßspannung
Schwierigkeiten bei der Bestimmung der ausreichenden Magnetfeldstärke entstehen.
-
2.2. PARASITÄRER TRANSISTOREFFEKT
-
(PAT. DE4319710C1)
-
Als Basis wird folgender Effekt angewendet: 2
beliebge Pins von einem IC bilden zusammen mit GND (= Ground) einen
parasitären
Transistor. GND bildet die Basis des Transistors. Die Bestimmung
von Basis und Kollektor wird nur über die Polarität der angelegten
Spannung der beiden IC-Pins zu GND bestimmt.
-
Im Vergleich zu 2.1 und 2.2 erfolgt
hier die Kontaktierung für
OTP auf der gleichen Baugruppenseite wie bei dem FPT-Netztest.
-
Nachteilig bei diesem Verfahren sind
die
- – Aufwendige
Erstellung der bausteinspezifischen Bibliothekselemente (enthalten
die Parameter für parasitäre Transistoren
für bestimmte
Pinpaare);
- – Bei
neueren Technologien wird es zunehmend schwierig den parasitären Transistor
zu erkennen;
- – Es
besteht die Gefahr der Überlastung
der Schutzdioden;
-
2.3. Übersprechen durch GND-Widerstand
-
(U.S. Pat. No. 5,521,513;
U.S. Pat. No. 5,736,862)
-
Bei einer gezielten I-Stimulierung
von einem ausgewähltem
IC-Pin (Stimulipin) lässt
sich an übrigen
Bausteinpins (Auswertepins) eine Spannungsänderung feststellen, falls
diese sich im Durchlassbereich befinden. Diese AC oder DC-Spannungsänderung
ergibt sich durch den für
alle Pins gemeinsamen GND-Widerstand.
-
Da der erwartete Nebensprecheffekt
im GUT-Fall relativ gering ist (wenige mV), führen die Beschaltungen auf
der Baugruppe und (oft unbekannte) Beschaltungen innerhalb von ICs
zu hoher Unsicherheit bezüglich
der erzielten Fehlerabdeckung.
-
Mit anderen Worten: Der erwartete Übersprecheffekt
durch RGND wird oft vielfach durch Querbeschaltung
zwischen 2 beteiligten Pins überdeckt. Ein
OPEN Fehler führt
somit nicht zu einer signifikanten Veränderung der zu messenden Spannung.
-
Es sind zwar Ansätze bekannt durch Guarding
den Übersprecheffekt
zu unterdrücken,
allerdings mit der wesentlichen Einschränkung auf Querverbindungen,
die aus 2 Zweipolen bestehen. Diese Verfahren sind beim In Circuit
Test, wenn auch mit geringem Erfolg, einsetzbar, jedoch nicht beim
Flying Probe Test.
-
3. BESCHREIBUNG DER ERFINDUNG
-
Der vorliegenden Erfindung liegt
die Aufgabe zugrunde, bei OPEN FEHLER der ICs eine zuverlässigere
Fehlerabdeckung als bisher zu finden, insbesondere beim sogenannten
Vectorless Test. Das erfindungsgemäße Testverfahren soll besonders
im Zusammenhang mit Flying-Probe-Testern und beim Netztest vorteilhaft
angewendet werden können.
-
Diese Aufgabe wird erfindungsgemäß dadurch
gelöst,
dass als Prüfspannung
eine definiert pulsierende Stimuli-Spannung gewählt und an einen Dioden-Eingang oder -Ausgang
des IC einerseits und dessen Ground-Pin andererseits gelegt wird, dass
die nichtlineare Strom-Spannungs-Kennlinie der kontaktierten Diode
ein Stromspektrum mit zumindest einer Oberwelle erzeugt und diese
Oberwelle (n) zur Feststellung fehlerhafter Baulelemente oder Kontaktierung
an einem anderen Diodeneingang oder -ausgang abgegriffen und ausgewertet
wird bzw. werden.
-
Im Gegensatz zu der bekannten Lösung gemäß Ziffer
2.4 wird also als Stimuli-Größe eine
pulsierende Spannnung gewählt,
so dass die exponentielle U-I-Diodenkennlinie
auf diesen Anstoss der Frequenzkomponente f1 mit einem Stromspektrum bestehend
aus f1, 2f1, 3f1, ... usw. antwortet. Aus diesem Stromspektrum wird
eine Art Frequenz-Scan durchgeführt,
um eine oder mehrere der Oberwellen herauszufiltern. Diese Oberwellen
haben gegenüber der
Grundfrequenz den Vorteil, dass sie nicht durch eventuell vorhandene
Querimpedanzen beeinflusst werden können. Hingegen könnte die
Grundschwingung dann, wenn der IC schadhaft ist, auch durch andere
Bauteile hindurchgehen, so dass der Fehler im IC nicht erkannt werden
kann.
-
Als Folge der angelegten Stimulispannung, die
nur Frequenz f1 beinhaltet, kann deshalb zwischen Stimuli- und Auswertepin
nur eine AC-Kopplung mit Frequenz f1 und der Amplitude Unoise = (UStim/ZSa) × Zausw stattfinden.
Ustim....
Amplitude der Stimulispannung zu GN
D
ZSa.......
Die Impedanz zwischen Stimuli- und Auswertepin
Zausw...
Impedanz zwischen Auswertepin und GND.
-
Die nichtlineare Kennlinie der Stimulidiode erzeugt
ein Stromspektrum. Am gemeinsamen Widerstand RGND (IC-Verbindung
zu GND) entsteht dadurch ein Spannungsspektrum U1, U2. U3. U4...usw. mit
Frequenzen f1, 2f1, 3f1, 4f1...u.s.w.
-
Am Auswertepin führen die Spannungen Unoise und U1 zu einer resultierenden Amplitude
mit Frequenz f1. Da die Wirkung von Unoise vielfach
größer als
die Auswirkung von U1 sein kann, läßt sich in vielen Fällen keine
eindeutige Aussage über
die Verbindung von Stimuli- und Auswertepin treffen (die Differenz
zwischen GO und NO-GO ist zu gering, und während der Debuggingphase des
Testprogramms unbekannt). Im Gegensatz dazu werden die Oberwellen,
also die Spannungsanteile mit Frequenzen 2f1, 3f1, 4f1, ..usw. nicht
durch entsprechende Kopplungsamplituden beeinflußt.
-
Somit sind am Auswertepin diese Frequenzen
nur dann meßbar,
wenn sowohl Stimuli- als auch Auswertepin mit dem getesteten IC
verbunden sind. Eine Entscheidung über die Verbindung der beiden Pins
mit dem IC wird durch Nachweis der entstandenen Oberwellen, z.B.
durch Spektralanalyse gefunden.
-
Allein durch die zusätzliche
Auswertung der Frequenz 2f wird eine sichere Aussage in OPEN-TEST
erreicht.
-
Zweckmäßig wird als Stimulispannung
eine sich periodisch ändernde
Spannung, insbesondere eine Sinusspannung gewählt.
-
Damit die kontaktierte Diode in leitfähigen Zustand
kommt, liegt die Stimulispannung zumindest teilweise, vorzugsweise
immer im negativen Bereich.
-
Hinsichtlich der Spannungsquelle
empfiehlt es sich, dass sie einen möglichst niedrigen Innenwiderstand
besitzt, damit keine messbare Rückkopplung
und Verfälschung
der Stimulispannung erfolgt. Grundsätzlich soll sichergestellt werden,
dass die erzeugten Ströme
mit Frequenzen 2f1, 3f1, 4f1, usw. keinen Einfluss auf die Stimulispannung
haben dürfen;
letztere soll vielmehr nur die Frequenz f1, also die Grundschwingung
aufweisen. Dieses Ziel lässt sich
durch eine Spannungsregelung leicht regulieren. Auch eine Software-Kompensation
der Spannung zwischen Stimuli-Einheit und getesteter Baugruppe wäre möglich.
-
Um das erfindungsgemäße Verfahren
für beliebige
Schaltungen anwenden zu können,
empfiehlt es sich, die Stimulispannung von einer Spannungsquelle
mit wählbarer
Spannung und/oder Frequenz zu erzeugen. Dabei ist lediglich zu beachten,
dass die Stromstärke
auf einen Maximalwert begrenzt wird (meistens 20 mA), um die Stimuli-Diode
nicht zu gefährden.
-
Hinsichtlich der Auswertung empfiehlt
es sich, die gewünschte
Oberwelle (n) durch Filterung von der Grundschwingung zu trennen.
Hierfür
bieten sich dem Durchschnittsfachmann zahlreiche Möglichkeiten.
Die Auswertung wird weiter erleichtert, indem dafür gesorgt
wird, dass die Auswertediode von einem konstanten Strom durchflossen
wird. Dadurch ist sichergestellt, dass dort keine weiteren Oberwellen
erzeugt werden.
-
Das Ziel bei allen Lösungen ist:
Ströme
mit Frequenzen 2f1, 3f1, 4f1, usw. dürfen keinen Einfluß auf die
Stimulispannung haben. Die Stimulispannung beinhaltet nur die Frequenz
f1.
-
Um eine kurze Ausführungszeit
der Testschritte zu gewährleisten,
werden die Hardwareeinheiten:
- – Stimuligenerierung
- – Analogmessung
am Auswertepin
- – Mittelwertbildung
- – FFT
(Fast Foarrier Transformation)
- – GO/NO-GO-Entscheidung
nach „Real-Time"-Prinzip seriell
miteinander gekoppelt.
-
Somit wird eine im Vergleich mit
Nadelbewegungszeit- vernachlässigbare
Testzeit in Anspruch genommen. Für
die Bestimmung der Ausführungszeit
des OPT-Programms soll folglich nur die Summe der Nadelbewegungszeiten
ausschlaggebend sein.
-
Weitere Merkmale der Erfindung ergeben sich
aus der Beschreibung eines Ausführungsbeispieles
und aus dem Zeichnungen; dabei zeigt
-
1 eine
Blockdarstellung der vorgesehenen Hardware-Einheiten und
-
2 ein
Ersatzschaltbild für
die Berechnung der Auswertespannung.
-
Durch folgende Parameter wird die
Einheit Stimuligenerierung definiert:
f1 (Stimulifrequenz)
im Bereich von 10 Hz und 100kHa
Umin (Spannungsminimum)
im Bereich von –1V
und +1V
Umax (Spannungsmaximum) im
Bereich von –0,5V und
+2V
Imax (Obere Stromgrenze) im Bereich
von 1 mA und 50 mA
-
Diese Einstellungsbereiche ermöglichen
in der Lernphase der OPT-Testschritte eine Anpassung an unterschiedliche
elektrische Eigenschaften der Stimulidioden und der zugehörigen Netze,
wobei die Spannung vorzugsweise zwischen –1V bis –0,5V pulsiert. Durch die U-Regelung
wird ein Innenwiderstand der Stimulispannung von nahezu 0 Ohm angestrebt.
-
Die Einheit „Analogmessung am Auswertepin" steuert die Auswertediode
mit der programmierbaren Stromquelle Iausw (Bereich
0,5 mA bis 50 mA) im leitenden Durchlaßbereich, um die Spannungsübertragung
von RGND auf den Auswertepin zu ermöglichen.
-
Die 1 zeigt
das Blockschaltbild der beschriebenen Lösung. Als ein wichtiges Merkmal
dieser Lösung
wird die „harte" Übertragung der Stimulispannung
genannt, das heißt
Innenwiderstand nahe Null, keine Rückkopplung/Verfälschung
des Eingangssignals. Vielmehr soll ein definiertes Stimulisignal
aufrechterhalten werden.
-
Hier sind mehrere Lösungen möglich, z.B.:
- – Nachregelung
der Spannungsverluste
- – Sehr
niederohmige Verbindung zwischen Spannungsquelle und Prüfling
- – Rechnerische
Korrektur der AC-Stimulispannung, so dass am Prüfling immer eine ideale Sinusspannung
ankommt.
-
Das Ziel dieser bzw. weiterer denkbaren
Lösungen
besteht in der Erzeugung einer möglichst
idealen Sinusspannung am Stimulipin und somit Verhinderung der Stromanteile
für Spannungen
U2, U3, U4, über
eventuell vorhandene Querimpendanzen ZEXT und
ZINT.
-
Ebenso besteht eine Vielfalt von
Auswertungsmöglichkeiten
am Auswertepin, die alle den beschriebenen Vorsprung gegenüber den
bekannten Lösungen
absichern, nämlich
- – Auswertung
der Spannungsamplituden für
U1, U2, U3,...ohne Phasenwinkel
- – Auswertung
der Spannungsamplituden für
U1, U2, U3,...mit Phasenwinkel
- – Auswertung
der Spannungsamplituden für
U2, U3,... ohne Phasenwinkel
- – Auswertung
der Spannungsamplituden für
U1, U2, U3,... mit Phasenwinkel
- – Auswertung
der Spannungsamplituden für
U2 ohne Phasenwinkel
- – Auswertung
der Spannungsamplituden für
U2 mit Phasenwinkel
- – Auswertung
der Effektivspannung bestehend aus allen Komponenten außer U1 (d.h.
U2, U3, U4,....)
- – Auswertung
der Effektivspannung bestehend aus aller Komponenten außer U1 (d.h.
U2, U3, U4,....) und U1
- – Auswertung
der Effektivspannung einer Untermenge aus U2, U3, U4,....
- – Auswertung
der Effektivspannung einer Untermenge aus U2, U3, U4,... und U1
-
Bei letzten 2 Alternativen können gezielt
die HF-Störungen
unterdrückt
werden.
-
Es ist sowohl eine Auswertung der
absoluten Spannungswerte, als auch der relativen Werte denkbar.
-
Der wesentliche Unterschied zu bekannten Lösungen besteht
in der Auswertung der erzeugten Oberwellen mit höherer Frequenz, die nicht durch
die eventuell vorhandenen Querimpedanzen (wie dies bei der Grundfrequenz
der Fall ist) überdeckt
werden können.
-
Die Auswahl der bevorzugten Auswertung wird
von den Möglichkeiten
der Meß-
und Auswertelektronik, der Genauigkeit, Verarbeitungszeit usw. abhängen.
-
Die Auswahl der Stimulifrequenz wird
durch folgende Kriterien bestimmt:
- – die Stimuli
bzw. Auswertezeit soll nur einen Bruchteil der Nadelbewegungszeit
in Anspruch nehmen (z.B. 5ms bei Nadelbewegungszeit von 50 ms).
Daraus folgt die untere Grenzfrequenz von ca. 200 Hz.
- – Die Übertragungsbandbreite
des Meßsystems incl.
Nadelzuleitung sollte nicht überschritten
werden (z.B. 100 kHz).
-
Die Auswertespannung bei mehreren
ICs pro Netz kann nach 2 berechnet
werden.
-
Die Diodenwiderstände rD1C1 ....
der einzelnen IC-Pindioden resultieren aus der Parallelbelastung
durch den Konstantstrom am Auswertenetz. Die Widerstandswerte werden
bei Erhöhung
des Stromes IAUSW reduziert.
-
Sowohl bei Stimulierung als auch
bei Auswertung muß die
max. Belastbarkeit der IC-Dioden beachtet werden.
-
An einem Flying Probe Tester mit
4 Nadelkontaktierungen können
folgende Belegungen gewählt
werden:
- – 1.
Nadel: Stimulipin; 2. Nadel: Auswertepin; 3. Nadel: GND; 4. Nadel:
GND
- – 1.
Nadel: Stimulipin; 2., 3. und 4. Nadel: Auswertepin; Beide GND-Kontakte
werden auf der Gegenseite der getesteten Baugruppe als Fix-Nadel realisiert.
- – Alle
4 Nadeln kontaktieren Auswertepins. Sowohl GND-Nadel als auch Stimulipins
(1 Pin pro IC) sind auf der Gegenseite als Fix-Pins realisiert.
-
Die dritte Variante ermöglicht eine
ideale Integration vom IC-Open Test mit Netztest.
-
Nach der Durchführung der Netztest-Meßschritte
an einem Netz (R, D, C) werden nacheinander die am Netz angeschlossenen
IC-Pins auf der Gegenseite stimuliert. Dies erfolgt ohne weitere
Nadelbewegung, da die Umschaltung der Stimulipins auf der Gegenseite über eine
Relaismatrix möglich ist.
Somit werden sowohl Netztest als auch IC-Open-Test für 4 Netze
bei konstanter Benadelung durchgeführt. Die Anzahl der erforderlichen
Messungen beträgt:
4
Netze × (3
Messungen für
Netztest + IC-Anzahl/Netz)
Beispiel mit 5 ICs pro Netz: 32
Messungen
-
Aus der steigenden Anzahl der erforderlichen
Messungen zwischen einzelnen Nadelbewegungen folgt auch die höhere Bewertung
der Arbeitsgeschwindgkeit der Stimuli- und Meßeinheit des Testsystems.
-
Zusammenfassend besteht der Vorteil
der Erfindung darin, dass IC-OPEN-Fehler auch bei IC-externen oder bei
IC-internen Impedanzwerten durch die Auswertung der höheren, durch
die IC-Pindiode generierten Frequenzen, die nur am GND-Widerstand
und nicht über
sonstige Impedanzen zum Nebensprechen führen, erkannt werden.
-
Alle vorbeschriebenen Merkmale sind
erfindungswesentlich und können
zum Gegenstand von weiteren Unteransprüchen gemacht werden.