KR19990082925A - Ｉｃ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스 - Google Patents

Ｉｃ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스 Download PDF

Info

Publication number
KR19990082925A
KR19990082925A KR1019990011745A KR19990011745A KR19990082925A KR 19990082925 A KR19990082925 A KR 19990082925A KR 1019990011745 A KR1019990011745 A KR 1019990011745A KR 19990011745 A KR19990011745 A KR 19990011745A KR 19990082925 A KR19990082925 A KR 19990082925A
Authority
KR
South Korea
Prior art keywords
socket
pin card
pin
driver
timing
Prior art date
Application number
KR1019990011745A
Other languages
English (en)
Other versions
KR100328616B1 (ko
Inventor
나가이히로유키
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR19990082925A publication Critical patent/KR19990082925A/ko
Application granted granted Critical
Publication of KR100328616B1 publication Critical patent/KR100328616B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

복수매의 핀카드와 IC소켓을 구비한 IC시험장치의 스큐조정을 정확하게 행할 수 있는 스큐조정방법 및 이 방법에 사용하는 의사 디바이스를 제공한다. IC소켓(10)의 단자에 접속되는 복수매의 핀카드(11A 내지 11N)중 어느 하나(11N)를 기준핀카드로 정하고, IC소켓에 장착되었을 때 상기 기준 핀카드(11N)에 대하여 다른 핀카드중 하나를 IC소켓을 통하여 전기적으로 접속하는 의사 디바이스(12)를 복수개 준비하고, 상기 의사 디바이스를 순차적으로 IC소켓에 장착하여 상기 다른 핀카드의 모든 드라이버(DR)를 순차적으로 상기 기준 핀카드의 전압비교기(CPN)에 접속하고, 각 핀카드의 드라이버의 지연위상을 기준으로 정한 지연위상과 합치하도록 각 핀카드의 가변지연회로(DRY1, DRY2)를 조정한다.

Description

ＩＣ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스{SKEW ADJUSTING METHOD IN IC TESTING APPARATUS AND PSEUDO DEVICE FOR USE IN THE METHOD}
본 발명은 각종 반도체 집적회로(이하, IC라 칭함)를 시험하여 그 양부를 판정하는 IC시험장치에 있어서, 피시험 IC의 각 단자에 인가하는 시험패턴신호의 타이밍 및 피시험 IC가 출력하는 응답출력신호를 귀환시켜 타이밍을 각 단자마다 소정의 설정값에 합치시키기 위한 조정방법, 이 분야에서 스큐(skew)조정방법이라 불리우는 방법(이하 스큐조정방법이라 칭함), 및 상기 방법에 사용되는 의사 디바이스에 관한 것이다.
예를 들면 메모리와 같은 IC를 시험하는 IC시험장치에서는, 종래부터 정기적으로 피시험 IC의 각 입력단자(데이터 입력단자 및 어드레스 입력단자)에 공급하는 시험패턴신호의 타이밍, 및 피시험 IC의 출력단자로부터 또는 출력모드에 있는 피시험 IC의 I/O단자로부터 출력되는 응답출력신호를 판독하는 타이밍을 피시험 IC의 각 단자마다 소정의 설정값에 합치시키기 위한 조정을 행하고 있다. 이 조정을 이분야에서는 스큐조정이라 부르고 있다.
IC시험장치의 테스트헤드내에서는, 상기 테스트헤드의 상부에 장착되는 IC소켓을 통하여 피시험 IC에 시험패턴신호를 공급하는 드라이버나 피시험 IC로부터 출력되는 응답출력신호를 상기 IC소켓을 통하여 귀환시키고, 기대값신호와 비교하는 비교기등을 포함하고, 이 분야에서 핀카드(pin card)로 불리고 있는 프린트기판(printed board)(이하, 핀카드라 칭함)이 수납되어 있다. 통상, 피시험 IC의 단자(핀)의 수에 대응한 수의 핀카드가 테스트헤드내에 수납되어 있다. 상기 핀카드의 회로구성의 일예를 도 3에 도시한다. 각 핀카드(11A, 11B, 11C,…,11N)는 동일한 회로구성을 가짐으로, 도 3에는 핀카드(11A)의 회로구성을 대표예로서 도시한다. 상기 핀카드(11A 내지 11N)는 테스트헤드내의 소정위치에 장착됨으로써, 드라이버의 출력단자가 IC소켓에 전기적으로 접속되고, 또, 비교기의 하나의 입력단자가 IC소켓에 전기적으로 접속되도록 구성되어 있다.
도 3에 도시하는 바와 같이, 핀카드(11A)는, 파형발생기(FF), 상기 파형발생기(FF)가 발생하는 시험패턴신호를 증폭하고 IC소켓(10)의 단자(P1)를 통하여 피시험 IC에 부여하는 드라이버(DR), 및 피시험 IC가 출력하는 응답출력신호를 귀환시켜 기대값 신호와 비교하는 전압비교기(CP)를 포함한다.
피시험 IC(도시하지 않음)가 전기적으로 접촉되는 IC소켓(10)은 접촉되어야 할 피시험 IC의 단자수에 대응한 수의 단자(P1, P2, P3,…PN)를 구비하고, 상기 단자 (P1내지 PN)에는 대응하는 핀카드(11A 내지 11N)의 드라이버(DR)의 출력단자 및 전압비교기(CP)의 하나의 입력단자가 각각 접촉된다. 파형발생기(FF)는 이 예에서 세트단자(S)와 리셋단자(R)를 구비한 S-R 플립플롭에 의하여 구성되고, 상기 S-R 플립플롭(FF)의 세트단자(S)에 핀카드(11A)의 입력단자(SET)로부터 가변지연회로( DRY1)를 통하여 도 4b에 도시하는 세트입력신호(PSET)가 공급됨으로써, S-R 플립플롭(FF)은 도 4d에 도시하는 바와같이, H논리(논리 고 레벨)로 상승하는 구동신호 (VDR)를 발생한다.
한편, S-R 플립플롭(FF)의 리셋단자(R)에 핀카드(11A)의 입력단자(RESET)로부터 가변지연회로(DRY2)를 통하여, 도 4c에 도시하는 리셋입력신호(PRESET(도 4c))가 공급됨으로써, S-R 플립플롭(FF)은 도 4d에 도시하는 바와같이, 구동신호(VDR)는 L논리(논리 저 레벨)로 하강된다.
이와같이하여 S-R 플립플롭(FF)은 세트입력신호(PSET)와 리셋 입력신호(PRESET)가 공급됨으로써 구동신호(VDR)는 생성된다. 상기 구동신호(VDR)는 드라이버(DR)로 증폭된 후, IC소켓(10)의 대응하는 단자(P1)를 통하여 피시험 IC의 대응하는 입력단자(어드레스 입력단자 및 입력전용단자, 혹은 입출력 겸용 단자의 입력모드에 있는 입력단자)에 시험패턴신호(어드레스신호, 데이터신호, 디바이스 제어신호등을 포함하는 신호)로서 공급된다. 더욱이, 파형발생기(FF)로서 S-R플립플롭 이외의 디바이스나 회로를 사용하더라도 상관없다.
세트입력신호(PSET)와 리셋입력신호(PRESET)는 도 4a에 도시하는 시험주기(TTES)를 규정하는 주기펄스(PRET)의 발생타이밍을 기준으로 하여 지연시간(τ1과 τ2)이 각각 미리 부여된 후, 각 핀카드(11A 내지 11N)의 세트입력단자(SET)와 리셋입력단자(RESET)에 각각 입력된다. 따라서, 각 시험주기(TTES)마다 시험패턴신호가 발생된다. 상기 지연시간(τ1및 τ2)은 시험패턴의 발생조건에 의하여 결정된 지연시간이다.
여기서, 모든 핀카드(11A 내지 11N)의 입력단자(SET 및 RESET)에 입력된 세트입력신호(PSET) 및 리셋입력신호(PRESET)에 각각 부여된 지연시간이 도 4b 및 도 4c에 도시하는 τ1및 τ2이라하면, IC소켓(10)의 각 단자(P1내지 PN)에는 동일위상(동일 타이밍)으로 시험패턴신호가 당연히 공급될 것이다. 그러나, 현실적으로 각 핀카드(11A 내지 11N)와 IC소켓(10)의 대응하는 단자(P1내지 PN)와의 사이의 배선길이 분산등에 의하여 도 3에 도시하는 신호의 전파지연시간(Tpd)에 차이가 생겨, IC소켓(10)의 각 단자(P1내지 PN)에 도달하는 구동신호(VDR)의 타이밍에 분산이 발생한다. 상기 타이밍의 분산을 흡수하고, 동일위상으로 조정하기 위하여, 각 핀카드(11A 내지 11N)에는 상술한 가변지연회로(DRY1 및 DRY2)가 설치되어 있다. 그리고, 상기 가변지연회로(DRY1 및 DRY2)의 지연량을 조정하여 IC소켓(10)의 모든 단자(P1내지 PN)에 공급되는 구동신호(VDR)의 위상을 핀카드(11A 내지 11N)의 입력단자(SET 및 RESET)에 입력된 세트입력신호(PSET) 및 리셋입력신호(PRESET)의 위상에 합치시키는 조정이 상술한 스큐조정이다.
게다가, 각 핀카드(11 내지 11N)와 IC소켓(10)의 대응하는 단자와의 사이의 전파지연시간(Tpd)에 시간차가 존재한 경우에는 피시험 IC로부터 판독된 응답출력신호가 대응하는 핀카드(11A 내지 11N)의 전압비교기(CP)에 도달하기까지의 전파시간에도 시간차가 생긴다. 상기 시간차를 흡수하기 위하여, 각 핀카드의 스트로브 입력단자(STRB)를 통하여 전압비교기(CP)에 공급되는 스트로브펄스(PSTRB)의 공급로에 가변지연회로(DRY3)가 설치되고, 전압비교기(CP)측에도 스큐조정이 행해진다.
다음에, 종래부터 행하여 온 드라이버(DR)측의 스큐조정방법과 전압비교기 (CP)측의 스큐조정방법에 대하여 설명한다.
종래는, 드라이버(DR)측의 스큐조정을 위하여, 기준위상 검출수단으로서 도 3에 도시하는 바와같이 기준전압 비교기(STDCP)를 설치하고, 상기 기준전압 비교기(STDCP)에 대하여 릴레이 매트릭스(RMAX)를 통하여 각 핀카드(11A 내지 11N)의 출력단자를 순차적이며 선택적으로 접속하고 각 핀카드(11A∼11N)마다 스큐조정을 실행한다. 대표예로서 핀카드(11A)의 스큐조정에 대하여 이하 설명한다.
기준전압 비교기(STDCP)는 도 5에 도시하는 바와같이, 제 1 및 제 2인 2개의 비교기(CP1및 CP2)를 구비하고, 상기 2개 비교기(CP1및 CP2)에 의하여 윈도우(window)비교기를 구성하고 있다. 예시의 기준전압 비교기(STDCP)에서는 제 1 비교기(CP1)는 입력신호(VX)가 비교(기준)전압(VH)보다 클 때에는 L논리를 출력하고, 작을 때에는 H논리를 출력한다. 한편, 제 2 비교기(CP2)는 입력신호(VX)가 비교전압(VL)보다 작으면 L논리를 출력하고, 클 때에는 H논리를 출력한다. 따라서 기준전압 비교기(STDCP)의 출력단자(TVH 및 TVL)에 출력되고 있는 논리값을 감시함으로써 입력신호(VX)가 비교전압(VH와 VL)에 대하여 어떠한 관계에 있는가를 알 수 있다.
예를들면 도 6b에 도시하는 바와같이, 비교전압(VL및 VH)과 입력신호(VX) 사이의 전압 관계를 입력신호(VX)의 L논리레벨보다 약간 높은 전압을 비교전압(VL)에, 입력신호(VX)의 H논리레벨보다 약간 낮은 전압을 비교전압(VH)에 각각 설정하고, 비교기(CP1및 CP2)에 스트로브펄스로서 부여하는 기준클릭(CLK)의 위상을 도 6c에 도시하는 바와같이, 1시험주기(TTES(도 6a))마다 CLK1, CLK2,…, CLKn와 같이 순차적으로 시프트시켜, 비교타이밍을 비키어 놓는다.
이로서, 입력신호(VX)의 전압이 비교전압(VL)보다 낮은 영역에서는 출력단자(TVL)로부터 L논리, 출력단자(TVH)로부터는 H논리가 출력된다. 또, 입력신호(VX)가 비교전압(VH와 VL)사이의 영역에 있을때에는 출력단자(TVL)로부터 H논리, 출력단자(TVH)로부터도 H논리가 출력된다. 또,입력신호(VX)가 비교전압(VH)보다 큰 영역에서는 출력단자(TVL)로부터 H논리, 출력단자(TVH)로부터 L논리가 출력된다. 이리하여, 기준전압 비교기(STDCP)의 출력단자(TVL와 TVH)로 출력되는 논리값을 감시함으로써, 입력신호(VX)의 상태를 알 수 있다. 드라이버(DR)측의 스큐조정은 이와같은 전압비교기의 특성을 이용하여 입력신호(VX)의 예를들면 상승 타이밍을 검출하고, 이에 근거하여 입력신호(VX)의 지연시간을 측정하고, 상기 지연시간이 소정값으로 되도록 각 가변지연회로(DRY1 및 DRY2)의 지연시간을 설정한다.
구체적으로 설명하면, 종래의 드라이버(DR)측의 스큐조정은 미리 가변지연회로(DRY1 및 DRY2)의 지연시간을 기준값(예를 들면 가변지연시간폭의 중앙값)에 설정하고, 그 상태에서 소정의 지연시간, 예를 들면 도 4에 도시한 지연시간(τ1및 τ2)로 설정된 세트입력신호(PSET) 및 리셋입력신호(PRESET)를 상기 지연회로에 입력하고, 드라이버(DR)로부터 구동신호(VDR)를 출력시킨다. 한편, IC소켓(10)은 피시험 IC를 장착하지 않는 상태로 두고, 단자(P1)로 신호를 반사시킨다. 그결과, 기준전압 비교기(STDCP)에는 도 7c에 도시하는 바와같이, 드라이버(DR)가 출력한 직접파(RX1)에 더하여, 핀카드(11A)와 IC소켓(10)의 단자(P1)와의 사이의 전파지연시간(Tpd)의 2배 지연시간(TQ)만큼 늦어진 반사파(RX2)가 도래한다. 따라서, 기준전압 비교기(STDCP)의 비교전압(VH및 VL)을 도 7c에 도시하는 바와같이, 직접파(RX1)의 상승 가장자리중 타이밍점(T1) 및 반사파(RX2)의 상승 가장자리중 타이밍점(T2)을 가로지르는 레벨에 각각 설정하고, 기준전압 비교기(STDCP)에 스트로브펄스(PSTRB)로서 부여하는 기준클록(CLK)의 위상을 도 7d에 도시하는 바와같이, 1테스트 주기(TTES)마다 PSTRB1, PSTRB2,…, PSTRBn와 같이, 약간씩 순차적으로 비키어 놓음으로써, 직접파(RX1)와 반사파(RX2)가 도래하는 타이밍(T1과 T2)을 검출할 수 있다. 상기 검출한 타이밍(T1과 T2)에 의하여 직접파(RX1)와 반사파(RX2)의 시간차(TQ를)를 검출할 수 있다. 상기 시간차(TQ)를 1/2로 함으로써, 핀카드(11A)와 IC소켓(10)의 단자(P1)와의 사이의 전파지연시간(Tpd)을 구할 수 있다.
상기 측정을 각 핀카드마다 실시하고, 각각의 전파지연시간(Tpd)을 구하고, 이전파 지연시간(Tpd)의 분산범위의 예를 들면 중심값을 기준값으로 정하여, 상기 기준값과의 편차를 각 핀카드마다 산출하고, 상기 편차값에 대응한 지연시간을 각 핀카드(11A 내지 11N)의 가변지연회로(DRY1 및 DRY2)에 설정함으로써, 드라이버측의 스큐조정은 완료된다.
드라이버측의 스큐조정이 완료한 상태에서 각 핀카드(11A 내지 11N)에 설치된 전압비교기(CP)의 비교타이밍의 조정을 행한다. 각 핀카드(11A 내지 11N)의 전압비교기(CP)도 도 5에 도시한 기준전압 비교기(STDCP)와 동일한 구성으로 하고, 비교전압(VL)을 L논리레벨보다 약간 높은 전압으로 설정함으로써 드라이버(DR)가 출력하는 구동신호(VDR)의 상승 타이밍을 검출할 수 있다.
구체적으로 설명하면, 전압비교기(CP)의 비교 타이밍을 조정하는 경우에는 도 8에 도시하는 바와같이, 드라이버(DR)로부터 전압비교기(CP)에 도 9b에 도시하는 구동신호(VDR)를 직접 입력하고, 상기 구동신호(VDR)의 상승 가장자리부가 도 9b에 도시하는 비교전압(VL)을 가로지르는 타이밍(TS)을 검출하고, 상기 타이밍(TS)을 각 핀카드의 스트로브 입력단자(STRB)로부터 전압비교기(CP)에 이르는 스트로브펄스(PSTRB)의 공급통로에 설치된 가변지연회로(DRY3)에 설정한다. 즉, 가변지연회로(DRY3)의 지연시간을 연결상태로 설정하고, 이 상태에서 드라이버(DR)의 구동신호(VDR)의 도래타이밍(TS)을 측정하고, 측정한 타이밍(TS)이 세트입력신호( PSET)의 지연시간(τ1)과 합치하도록 가변지연회로(DRY3)의 지연시간을 설정한다. 이로서 전압비교기(CP)의 검출타이밍을 드라이버(DR)측의 지연시간에 합치시킬 수 있다. 더욱이, 도 8에 있어서 도 3과 대응하는 부분이나 소자에는 동일 부호가 붙여져 있다.
상술한 바와 같이, 종래의 스큐조정방법은 특히 드라이버측의 스큐조정에 관하여는 반사파를 이용하고, 게다가 상기 반사파를 기준으로 되는 전압비교기(STDCP)에 릴레이 매트릭스를 통하여 공급하여 드라이버(DR)와 IC소켓(10)이 각 단자(P1, P2, P3,…,PN)와의 사이의 지연위상을 계측하고 있으므로, 정확한 지연위상의 계측값을 얻을 수 없는 결점이 있었다.
즉, 릴레이 매트릭스 (RMAX)는 스큐조정시에 기준전압 비교기(STDCP)를 각 핀카드(11A 내지 11N)에 접속하는 것에 사용되는 것뿐이므로, 피시험 IC를 시험하는 경우에는 사용되지 않는 회로이다. 게다가, 각 핀카드의 드라이브(DR)에 대하여 기준전압 비교기(STDCP)를 순차적으로 전환하여 접촉하기 위하여 사용되는 것이므로, 릴레이 매트릭스(RMAX)의 지연시간이 전환상태에 따라 상이한다면, 각 핀카드(11A 내지 11N)마다 구하는 드라이버(DR)와 IC소켓(10)의 각 단자(P1,P2,P3,…)와의 사이의 지연시간에도 오차를 부여하는 것으로 된다. 실제로 릴레이 매트릭스(RMAX)와 각 핀카드 간의 경로에 차이가 없는 것은 있을 수 없으므로, 릴레이 매트릭스(RMAX)에 있어서 지연시간은 전환상태에 따라 상이한 것으로 된다. 그결과 모든 핀카드(11A 내지 11N)의 위상을 정확히 합치시키는 것은 어렵게 된다. 이와같이, 드라이버측의 스큐조정이 정확하지 않으므로, 이에 근거하여 행해지는 전압비교기(CP)의 스큐조정도 정확성이 부족하다는 결점이 있다.
본 발명의 하나의 목적은 드라이버측 및 전압비교기측의 스큐조정을 정확히 행할 수 있는 스큐조정방법을 제공하는 것이다.
본 발명의 다른 목적은, 드라이버측 및 전압비교기측의 스큐조정을 정확히 행할 수 있는 스큐조정방법에 사용하여 알맞는 의사 디바이스를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 일면에 있어서는 복수매의 핀카드와 IC소켓을 구비하고, 상기 각 핀카드는 피시험 IC에 시험패턴신호를 공급하는 드라이버와 피시험 IC로부터의 응답출력신호를 소정값과 논리비교하는 비교수단을 구비하는 IC시험장치에 있어서, 각 핀카드의 스큐를 조정하는 방법으로서, 상기 핀카드중 어느 하나를 구비하는 비교수단을 기준검출수단으로 정하는 단계, 상기 IC소켓에 정착되었을때 상기 기준검출수단을 구비한 핀카드에 대하여 다른 핀카드중 적어도 하나를 상기 IC소켓을 통하여 전기적으로 접속하는 의사 디바이스를 복수개 준비하는 단계, 및 상기 복수개의 의사 디바이스를 순차적으로 상기 IC소켓에 장착하여 상기 다른 핀카드의 전부를 순차적으로 상기 기준검출수단에 접속하고, 상기 기준 검출수단의 검출타이밍에 상기 각 핀카드의 드라이버의 구동타이밍을 조정하는 단계를 포함하는 스큐조정방법이 제공된다.
바람직한 일실시예에서 상기 스큐조정방법은, 상기 기준검출수단의 검출타이밍에 조정된 각 핀카드의 드라이버중 어느 하나를 기준드라이버로 정하는 단계, 및 상기 기준드라이버로부터 출력되는 구동신호를 관련된 의사 드라이버를 통하여 다른 핀카드에 공급하고 각 핀카드의 비교수단의 검출타이밍을 상기 기준드라이버의 구동타이밍에 조정하는 단계를 포함한다.
상기 각 핀카드의 비교수단은, 피시험 IC가 출력하는 응답출력신호가 소정의 L논리전압 또는 소정의 H논리전압을 갖는가 여부를 판정하는 전압비교기이고, 상기 기준검출수단의 검출타이밍에 상기 각 핀카드의 드라이버의 구동타이밍을 조정하는 단계는 상기 핀카드의 드라이버가 출력하는 구동신호의 상승 타이밍 및 하강 타이밍을 측정하고, 상기 각 핀카드의 드라이버의 구동타이밍을 상기 측정한 타이밍 중심값으로 조정한다.
또, 상기 핀카드의 수는 상기 IC소켓의 단자수와 같고, 상기 복수개의 의사 디바이스는 각각, 상기 IC소켓에 장착되었을 때 상기 IC소켓의 상기 기준검출수단을 구비한 핀카드가 접속된 단자를 다른 하나의 단자에 접속하는 배선을 1개 내장한다.
본 발명의 제 2면에 있어서는, 피시험 IC와 거의 같은 형상을 갖고, 상기 IC소켓에 장착되었을 때 상기 IC소켓의 하나의 특정한 단자를 적어도 다른 하나의 단자에 접속하는 적어도 1개의 배선을 내장하고 있는 상기 스큐조정방법에 사용되는 의사 디바이스가 제공된다.
본 발명에 의하면, 복수의 핀카드중에서 하나의 핀카드를 선택하여 기준 핀카드로 정하고, IC소켓에 대하여 의사 디바이스를 순차적으로 교환접속함으로써, 기준의 핀카드의 전압비교기에 의사 디바이스를 통하여, 나머지의 모든 핀카드의 드라이버를 순차적으로 접속하고, 상기 핀카드의 드라이버측의 지연위상을 기준 핀카드의 전압비교기를 사용하여 직접 측정한다.
따라서, 각 핀카드의 드라이버측의 지연위상을 정확히 측정할 수 있으므로, 각 핀카드의 드라이버측의 스큐조정을 정확히 행할 수 있다. 더욱더, 각 핀카드의 드라이버측의 스큐조정을 정확히 행할 수가 있기 때문에, 전압비교기의 스큐조정도 정확히 행할 수 있는 이점이 얻어진다.
도 1은 본 발명에 의한 스큐조정방법 및 상기 방법에 사용되는 의사 디바이스를 설명하기 위하여, IC시험장치의 핀카드를 포함하는 부분의 회로의 블록도,
도 2는 본 발명에 의한 스큐조정방법에 사용하여 유용한 의사 디바이스의 실시예를 도시하는 평면도,
도 3은 종래의 스큐조정방법을 설명하기 위한, IC시험장치의 핀카드를 포함하는 부분의 회로의 블록도,
도 4는 도 3에 도시한 회로의 동작을 설명하기 위한 파형도,
도 5는 도 3에 도시한 회로중의 기준전압 비교기의 구체예를 도시하는 회로접속도,
도 6은 도 5에 도시한 기준 전압비교기의 동작을 설명하기 위한 파형도,
도 7은 종래의 스큐조정방법중 드라이버측의 스큐조정방법을 설명하기 위한 파형도,
도 8은 종래의 스큐조정방법중 전압비교기측의 스큐조정방법을 설명하기 위한 핀카드를 포함하는 부분의 회로의 블록도,
도 9는 도 8에 도시한 회로의 동작을 설명하기 위한 파형도.
이하, 본 발명에 의한 스큐조정방법의 일실시예 및 상기 방법에 사용하여 유익한 의사 디바이스의 실시예에 대하여 도 1 및 도 2를 참조하여 상세히 설명한다. 더욱이, 도 1에 있어서, 도 3과 대응하는 부분이나 소자에는 동일부호를 붙여 나타내고, 필요가 없는 한 설명을 생략한다.
도 1은 본 발명에 의한 스큐조정방법 및 상기 방법에 사용되는 의사 디바이스를 설명하기 위하여, IC시험장치의 핀카드를 포함하는 부분의 회로의 블록도이다. 각 핀카드(11A, 11B…, 11N)는 동일한 회로구성을 갖고, 도 1에 대표예로서 가리키는 핀카드(11A 및 11N)는, 도 3에 도시한 종래의 핀카드(11A)와 동일하게 파형발생기(FF), 상기 파형발생기(FF)가 발생하는 시험패턴신호를 증폭하고 IC소켓(10)의 단자(P1및 PN)를 통하여 도시하지 않는 피시험 IC에 부여하는 드라이버(DR), 피시험 IC가 출력하는 응답출력신호를 귀환시켜 기대값신호와 비교하는 전압비교기(CPA및 CPN), 입력단자(SET)로부터 파형발생기(FF)의 세트단자(S)에 이르는 세트입력신호(PSET)의 공급로에 설치된 가변지연회로(DRY1), 입력단자(RESET)로부터 파형발생기(FF)의 리셋단자(R)에 이르는 리셋입력신호(PRESET)의 공급로에 설치된 가변지연회로(DRY2), 및 스트로브 입력단자(STRB)로부터 전압비교기(CPA및 CPN)에 이르는 스트로브 펄스(PSTRB)의 공급로에 각각 설치된 가변지연회로(DRY3)를 포함한다.
본 발명에 있어서는 IC소켓(10)의 각 단자(P1, P2,…, PN)에 각각 접속되는 복수의 핀카드(11A 내지 11N)중 한개 핀카드를 기준 핀카드로 정하고, 상기 기준 핀카드가 접속된 IC소켓(10)의 단자와 다른 임의의 한개 핀카드가 접속된 IC소켓(10)의 단자를 전기적으로 접속하는 의사 디바이스(12)를 IC소켓(10)에 장착하고, 상기 임의의 한개 핀카드의 드라이버를 기준 핀카드에 접속하고, 기준 핀카드의 전압비교기를 사용하여 상기 임의의 핀카드의 드라이버측의 지연위상을 측정한다. 뒤이어, 의사 디바이스(12)를 순차적으로 교환하여 각각 의사 디바이스를 통하여 기준 핀카드에 나머지 핀카드의 드라이버를 순차적으로 접속하고, 기준 핀카드의 전압비교기를 사용하여 나머지 핀카드의 드라이버측의 지연위상을 측정한다.
예시된 실시예에서는 IC소켓(10)의 단자(Pn)에 접속된 핀카드(11N)를 기준 핀카드로 정하고, 상기 기준 핀카드(11N)의 전압비교기(CPN)를 사용하여 의사 디바이스(12)를 순차적으로 교환함으로써, 다른 모든 핀카드(11A, 11B,… 11M)의 드라이버측의 지연위상을 순차적으로 측정한다. 우선, 기준 핀카드(11N)의 전압비교기(CPN)를 사용하여 IC소켓(10)의 단자(P1)에 접속된 핀카드(11A)의 드라이버(DR)측의 지연위상을 측정하고, 조정하는 경우에는 도 1에 도시하는 바와같이, IC소켓(10)의 단자(P1과 PN)를 접속하는 의사 디바이스(12)는 IC소켓(10)에 장착된다(전기적으로 접촉시킨다).
즉, 이경우에 사용하는 의사 디바이스(12)는 IC소켓(10)의 단자(P1과 Pn)를 전기적으로 접속하는 접속선(12A)을 내장하고, 상기 의사 디바이스(12)를 IC소켓(10)에 장착함으로써, 단자(P1)에 접속되어 있는 핀카드(11A)의 드라이버(DR)가 기준 핀카드(11N)에 접속된다.
이러한 접속상태에서, 전압비교기(CPN)에 스트로브펄스(PSTRB)를 공급하는 가변지연회로(DRY3)의 지연시간을 미리 알고 있는 값으로 설정하고, 상기 지연시간을 기준값로 정하고, 스트로브펄스(PSTRB)를 전압비교기(CPN)에 공급한다. 상기 전압비교기(CPN)에는 핀카드(11A)로부터의 구동신호(VDR)가 의사 디바이스(12)를 통하여 입력되므로, 상기 구동신호(VDR)의 예를 들면 상승 타이밍 및 하강 타이밍을 전압비교기(CPN)에 공급하는 스트로브펄스(PSTRB)에 의하여 측정한다.
구체적으로, 스트로브 펄스(PSTRB)의 위상을 도 7d에 도시한 바와같이, 1테스트 주기(TTES)마다 PSTRB1, PSTRB2,…PSTRBn와 같이 약간씩 순차적으로 비키어 놓음으로써, 핀카드(11A)의 구동신호(VDR)의 상승 타이밍 및 하강 타이밍을 측정할 수 있다.
상기 측정한 타이밍에 의하여 핀카드(11A)의 구동신호(VDR)의 상승 타이밍 및 하강 타이밍의 지연시간을 구한다.
도 2는 IC소켓(10)에 장착되는 의사 디바이스(12)의 실시예를 도시한다. 도 2에 있어서 A는 IC소켓(10)의 단자(P2)를 단자(PN)에 접속하는 접속선(12B)을 내장하는 의사 디바이스(12), B는 IC소켓(10)의 단자(P3)를 단자(PN)에 접속하는 접속선(12C)을 내장하는 의사 디바이스(12), C는 IC소켓(10)의 단자(P4)를 단자(PN)에 접속하는 접속선(12D)을 내장하는 의사 디바이스(12), N는 IC소켓(10)의 단자( PN-1)를 단자(PN)에 접속하는 접속선(12M)을 내장하는 의사 디바이스(12)를 각각 가리킨다.
핀카드(11A)의 드라이버(DR)측의 지연시간을 측정한 후, 도 2a 내지 도 2n에 나타내는 의사 디바이스(12)를 순차적으로 IC소켓(10)에 장착함으로써, 나머지 핀카드(11B 내지 11M)를 순차적으로 핀카드(11N)에 접속하고, 상기 핀카드(11B 내지 11M)의 드라이버(DR)측의 지연시간을 측정한다. 기준 핀카드(11N)를 제외한 다른 모든 핀카드(11A 내지 11M)의 드라이버(DR)측의 지연시간을 측정한 결과에 의거하여, 각각의 지연시간이 일정값으로 되도록 각 핀카드(11A 내지 11M)에 설정된 가변지연회로(DRY1 및 DRY2)의 지연시간을 조정하고, 설정한다.
예를 들면, 각 핀카드(11A 내지 11M)의 드라이버(DR)로부터 출력된 구동신호(VDR의)의 상승 타이밍의 측정값이 미리 설정된 지연시간(τ1(도 4에 도시한 τ1에 상당))을 중심으로하여 7ns 내지 13ns사이에 존재한 경우에는 중심인 τ1=10ns를 기준값으로 정하고, 각 핀카드(11A 내지 11M)의 가변지연회로(DRY1)의 지연시간을 조정하여, 상기 핀카드(11A 내지 11M)로부터 출력되는 구동신호(VDR)의 상승 타이밍이 10ns가 되되록 가변지연회로(DRY1)의 지연시간을 조정하고, 설정한다.
구동신호(VDR)의 하강 타이밍의 측정값에 관하여도 마찬가지이고, 상기 측정결과의 중심값을 기준값으로 정하고, 각 핀카드(11A 내지 11M)의 가변지연회로(DRY2)의 지연시간(τ2)을 조정하여 상기 핀카드(11A 내지 11M)로부터 출력되는 구동신호(VER)의 하강 타이밍이 기준값(중심값)이 되도록 가변지연회로(DRY(2))의 지연시간을 설정한다.
더욱이, 기준 핀카드(11N)의 드라이버측의 지연위상은 기준 핀카드(11N)의 드라이버(DR)로부터 출력되는 구동신호(VDR)를 직접 전압비교기(CPN)에 공급하여 구동신호(VDR)의 상승 타이밍 및 하강 타이밍이 각각 상기 기준값(중심값)으로 되도록 가변지연회로(DRY1 및 DRY2)의 지연시간을 각각 조정함으로써 조정할 수 있다.
드라이버측의 가변지연회로(DRY1 및 DRY2)의 지연시간을 설정한 후 각 핀카드의 전압비교기측의 가변지연회로(DRY3)의 지연시간을 조정하고, 설정한다. 이 경우에도 IC소켓(10)의 단자(P1내지 PN)에 접속된 핀카드(11A 내지 11N)중 어느 하나를 기준 핀카드로 정한다. 이 실시예에서는 드라이버(DR)측의 지연시간을 측정할 때 기준 핀카드로 정한 핀카드, 즉 IC소켓(10)의 단자(PN)에 접속된 핀카드(11N)를 기준 핀카드로 정하고 있지만, 다른 임의의 하나의 핀카드를 기준 핀카드로 정하더라도 상관없다.
상기 기준 핀카드(11N)의 드라이버(DR)로부터 기준으로 되는 구동신호(VDR)를 출력시켜, 상기 기준 구동신호(VDR)를 나머지 핀카드(11A 내지 11M)에 의사 디바이스(12)를 순차적으로 교환함으로써 순차적으로 공급하고, 각 핀카드의의 전압비교기(CPA내지 CPM)에 부여한다. 각 핀카드(11A 내지 11M)의 전압비교기(CPA내지 CPM)를 사용하여 기준구동신호(VER)의, 예를들어, 상승 타이밍을 측정하고 상기 측정한 타이밍 값이 미리 설정한 일정값과 합치하도록 각 핀카드(11A 내지 11M)의 가변지연회로(DRY3)의 지연시간을 조정한다. 이로서 모든 스큐조정이 완료된다.
더욱이, 기준 핀카드(11N)의 전압비교기(CPN)측의 지연위상은 상기 기준 핀카드(11N)의 드라이버(DR)로부터 출력되는 구동신호(VDR)를 직접 전압비교기(CPN)에 공급하여 구동신호(VDR)의 상승 타이밍이 상기 미리 설정한 일정값이 되도록 가변지연회로(DRY3)의 지연시간을 조정함으로써 조정할 수 있다. 혹은 이미 스큐조정이 종료되는 다른 핀카드(11A 내지 11M)의 임의의 한개 핀카드의 드라이버로부터 관련된 의사 디바이스를 통하여 기준 핀카드(11N)의 전압비교기(CPN)에 구동신호를 공급하고, 기준 핀카드(11N)의 전압비교기(CPN)측의 스큐조정을 행해도 좋다.
상술한 본 발명에 의하면, 기준 핀카드(11N)와 IC소켓(10)의 대응하는 단자(PN))와의 사이에 신호의 전파지연시간, 및 의사 디바이스(12)내의 신호 전파지연시간을 미리 정확하게 측정하여 두는 것은 용이하므로, 이러한 정확한 측정값에 의거하여 기준 핀카드(11N)를 제외한 다른 모든 핀카드(11A 내지 11M)의 각각과 IC소켓(10)의 대응하는 단자간의 전파지연시간을 정확히 측정할 수 있다. 상기 정확하게 측정된 각 핀카드와 IC소켓(10)의 대응하는 단자간의 신호의 전자지연시간에 의거하여, 각 핀카드의 가변지연회로(DRY1, DRY2)의 지연시간을 설정하는 것이므로, 상기 가변지연회로에 설정되는 지연시간도 정확하게 된다.
상기 실시예에서는 기준 핀카드(11N)가 접속된 IC소켓의 단자(PN)를 IC소켓(10)의 다른 하나의 단자에 접속하는 1개의 접속선을 내장하는 의사 디바이스(12)를 IC소켓(10)의 단자 수보다 하나 적은 개수만큼 준비하였지만, 이에 한정되는 것은 아니다. 예를 들면 예시되는 실시예와 같이, 핀카드의 드라이버(DR)와 출력단자사이에 스위치가 설치되어 있는 회로구성의 경우에는 기준 핀카드(11N)가 접속된 IC소켓의 단자(PN)를 IC소켓(10)의 다른 2개 또는 그 이상의 단자에 접속하는 2개 또는 그 이상 개수의 접촉선을 내장하는 의사 디바이스를 준비하고, 핀카드의 스위치를 순차적으로 온 상태로 하여 스큐조정을 실행하도록 하여도 좋다. 이 경우에는 의사 디바이스의 교환회수가 감소하는 이점이 있다.
이상의 설명에서 명백한 바와 같이, 본 발명에 의하면, 실제 측정에서는 불필요한 회로를 사용하는 일없이, 정확하게 측정한 전파지연시간에 의거하여 각 핀카드의 드라이버측의 가변지연회로의 지연시간을 설정할 수 있으므로, 상기 가변지연회로에 설정되는 지연시간도 정확하게 되고 드라이버측의 스큐조정을 정확하게 행할 수 있다.
또, 각 핀카드의 드라이버측의 스큐조정을 정확하게 행할 수 있으므로, 각 핀카드의 전압비교기측의 스큐조정도 정확하게 행할 수 있다.
따라서, 본 발명에 의하면, 모든 핀카드에 대하여 스큐조정을 정확하게 행할 수 있으므로, 시험결과의 신뢰성을 향상시킬 수 있는 이점이 얻어진다.
이상 본 발명을 도시하는 바람직한 실시예에 대하여 기재하였지만, 본 발명의 사상 및 범위로부터 벗어나지 않고, 상술한 실시예에 관하여 여러가지의 변형, 변경 및 개량을 할 수 있는 것은 이 분야의 당업자에게는 명백할 것이다. 따라서, 본 발명은 예시되는 실시예에 한정되는 것은 아니고, 첨부된 특허청구범위에 의하여 정해지는 본 발명의 범위내에 들어가는 모든 그와 같은 변형, 변경 및 개량을 포함하는 것이다.
본 발명에 의하면, 실제 측정에서는 불필요한 회로를 사용하는 일없이, 정확하게 측정한 전파지연시간에 의거하여 각 핀카드의 드라이버측의 가변지연회로의 지연시간을 설정할 수 있으므로, 상기 가변지연회로에 설정되는 지연시간도 정확하게 되고 드라이버측의 스큐조정을 정확하게 행할 수 있다.
또, 각 핀카드의 드라이버측의 스큐조정을 정확하게 행할 수 있으므로, 각 핀카드의 전압비교기측의 스큐조정도 정확하게 행할 수 있다.
따라서, 본 발명에 의하면, 모든 핀카드에 대하여 스큐조정을 정확하게 행할 수 있으므로, 시험결과의 신뢰성을 향상시킬 수 있는 이점이 얻어진다.

Claims (5)

  1. 복수매의 핀카드와 IC소켓을 구비하고, 상기 각 핀카드는 피시험 IC에 시험패턴신호를 공급하는 드라이버, 피시험 IC로부터의 응답출력신호를 소정값과 논리비교하는 비교수단을 구비하는 IC시험장치에서, 각 핀카드의 스큐를 조정하는 방법에 있어서,
    상기 핀카드중 어느 하나를 구비하는 비교수단을 기준검출수단으로 정하는 단계,
    상기 IC소켓에 정착되었을때 상기 기준검출수단을 구비한 핀카드에 대하여 다른 핀카드중 적어도 하나를 상기 IC소켓을 통하여 전기적으로 접속하는 의사 디바이스를 복수개 준비하는 단계, 및
    상기 복수개의 의사 디바이스를 순차적으로 상기 IC소켓에 장착하여 상기 다른 핀카드의 전부를 순차적으로 상기 기준검출수단에 접속하고, 상기 기준 검출수단의 검출타이밍으로 상기 각 핀카드의 드라이버의 구동타이밍을 조정하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 기준검출수단의 검출타이밍으로 조정된 각 핀카드의 드라이버중 어느 하나를 기준 드라이버로 정하는 단계, 및
    상기 기준 드라이버로부터 출력되는 구동신호를 관련된 의사 드라이버를 통하여 다른 핀카드에 공급하고, 각 핀카드의 비교수단의 검출타이밍을 상기 기준드라이버의 구동타이밍에 조정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 피시험 IC와 거의 같은 형상을 갖고, 상기 IC소켓에 장착되었을 때 상기 IC소켓의 하나의 특정한 단자를 적어도 다른 하나의 단자에 접속하는 적어도 1개의 배선을 내장하는 것을 특징으로 하는 제 1 항 또는 제 2 항에 기재된 스큐조정방법에 사용되는 의사 디바이스.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 각 핀카드의 비교수단은, 피시험 IC가 출력하는 응답출력신호가, 소정의 L논리전압 또는 소정의 H논리전압을 갖는가의 여부를 판정하는 전압비교기이고,
    상기 기준검출수단의 검출타이밍으로 상기 각 핀카드의 드라이버의 구동타이밍을 조정하는 단계는, 상기 핀카드의 드라이버가 출력하는 구동신호의 상승 타이밍 및 하강 타이밍을 측정하고, 상기 각 핀카드의 드라이버의 구동타이밍을 상기 측정한 타이밍의 중심값으로 조정하는 것을 특징으로 하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 핀카드 수는 상기 IC소켓의 단자수와 같고, 상기 복수개의 의사 디바이스는, 각각 상기 IC소켓에 장착되었을 때, 상기 IC소켓의 상기 기준검출수단을 구비한 핀카드가 접속된 단자를 다른 하나의 단자에 접속하는 배선을 1개 내장하는 것을 특징으로 하는 방법.
KR1019990011745A 1998-04-03 1999-04-03 Ｉｃ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스 KR100328616B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09172798A JP3616247B2 (ja) 1998-04-03 1998-04-03 Ｉｃ試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス
JP98-91727 1998-04-03

Publications (2)

Publication Number Publication Date
KR19990082925A true KR19990082925A (ko) 1999-11-25
KR100328616B1 KR100328616B1 (ko) 2002-03-14

Family

ID=14034551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011745A KR100328616B1 (ko) 1998-04-03 1999-04-03 Ｉｃ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스

Country Status (5)

Country Link
US (1) US6327678B1 (ko)
JP (1) JP3616247B2 (ko)
KR (1) KR100328616B1 (ko)
DE (1) DE19915398B4 (ko)
TW (1) TW424150B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864633B1 (ko) * 2007-02-23 2008-10-22 주식회사 엑시콘 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040181731A1 (en) * 2000-04-12 2004-09-16 Advantest Corporation Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory
US20030110427A1 (en) * 2000-04-12 2003-06-12 Advantest Corporation Semiconductor test system storing pin calibration data in non-volatile memory
US6476630B1 (en) 2000-04-13 2002-11-05 Formfactor, Inc. Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6724209B1 (en) 2000-04-13 2004-04-20 Ralph G. Whitten Method for testing signal paths between an integrated circuit wafer and a wafer tester
US6622103B1 (en) 2000-06-20 2003-09-16 Formfactor, Inc. System for calibrating timing of an integrated circuit wafer tester
JP2002040108A (ja) * 2000-07-27 2002-02-06 Advantest Corp 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
TW557527B (en) 2001-03-26 2003-10-11 Schlumberger Technologies Inc Method and apparatus for calibration of integrated circuit tester timing
KR100538369B1 (ko) 2001-06-07 2005-12-21 가부시키가이샤 아드반테스트 반도체 시험장치의 캘리브레이션 방법
US6570397B2 (en) * 2001-08-07 2003-05-27 Agilent Technologies, Inc. Timing calibration and timing calibration verification of electronic circuit testers
DE10330043B4 (de) * 2003-06-30 2007-09-27 Infineon Technologies Ag System und Kalibrierverfahren
JP4354235B2 (ja) * 2003-09-12 2009-10-28 株式会社アドバンテスト 試験装置及び調整方法
DE102004017787A1 (de) * 2004-04-02 2005-11-03 Atmel Germany Gmbh Verfahren und Testvorrichtung zum Testen integrierter Schaltungen
JP4933733B2 (ja) * 2005-01-11 2012-05-16 株式会社アドバンテスト 信号伝送システム、信号出力回路基板、信号受信回路基板、信号出力方法、及び信号受信方法
US7245134B2 (en) * 2005-01-31 2007-07-17 Formfactor, Inc. Probe card assembly including a programmable device to selectively route signals from channels of a test system controller to probes
US7506193B1 (en) * 2005-03-04 2009-03-17 Unisys Corporation Systems and methods for overcoming part to part skew in a substrate-mounted circuit
JP4469753B2 (ja) * 2005-04-28 2010-05-26 株式会社アドバンテスト 試験装置
US8099783B2 (en) * 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
KR100868995B1 (ko) 2005-12-19 2008-11-17 주식회사 아도반테스토 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체
WO2007072738A1 (ja) * 2005-12-19 2007-06-28 Advantest Corporation 試験装置、調整装置、調整方法、および、調整プログラム
JP5025638B2 (ja) 2006-04-19 2012-09-12 株式会社アドバンテスト 信号出力装置、試験装置、およびプログラム
KR100736676B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
KR100736673B1 (ko) * 2006-08-01 2007-07-06 주식회사 유니테스트 반도체 소자 테스트 장치
JP4858216B2 (ja) * 2007-02-20 2012-01-18 横河電機株式会社 半導体試験装置
JP4910859B2 (ja) * 2007-04-20 2012-04-04 横河電機株式会社 半導体検査装置
US7615990B1 (en) 2007-06-28 2009-11-10 Credence Systems Corporation Loadboard enhancements for automated test equipment
US7924035B2 (en) * 2008-07-15 2011-04-12 Formfactor, Inc. Probe card assembly for electronic device testing with DC test resource sharing
JP2010038581A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 半導体試験装置
JP2012044521A (ja) * 2010-08-20 2012-03-01 Advantest Corp コンパレータ回路およびそれを用いた試験装置
KR20130017278A (ko) 2011-08-10 2013-02-20 삼성디스플레이 주식회사 라이트 유닛 및 그 구동 방법
US9449320B1 (en) * 2015-06-08 2016-09-20 Vantiv, Llc Closed-loop testing of integrated circuit card payment terminals

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153100A (ja) 1986-12-17 1988-06-25 松下電器産業株式会社 衣類乾燥機
DE3719176A1 (de) 1987-06-09 1988-12-29 Pueschel Lutz Juergen Mehrpoliger dip-schalter in miniaturausfuehrung
JPH07113840B2 (ja) 1989-06-29 1995-12-06 三菱電機株式会社 音声検出器
US6184736B1 (en) * 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
US5262716A (en) 1992-04-21 1993-11-16 Hewlett-Packard Company Tester calibration procedure which includes fixturing
EP0587944B1 (en) * 1992-09-18 1998-05-20 Alcatel Cell resequencing system for a telecommunication network
JPH0792235A (ja) * 1993-09-25 1995-04-07 Nec Corp 半導体装置及びその遅延時間測定方法
JPH07294605A (ja) * 1994-04-22 1995-11-10 Advantest Corp 半導体試験装置用校正データの転送装置及びその方法
JPH07326950A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd タイミング信号のスキュー調整装置及びその方法
US5513377A (en) * 1994-06-17 1996-04-30 International Business Machines Corporation Input-output element has self timed interface using a received clock signal to individually phase aligned bits received from a parallel bus
JPH0862308A (ja) * 1994-08-22 1996-03-08 Advantest Corp 半導体試験装置の測定信号のタイミング校正方法及びその回路
JP3039316B2 (ja) * 1995-04-20 2000-05-08 横河電機株式会社 信号発生装置
JPH0980124A (ja) 1995-09-11 1997-03-28 Advantest Corp 基準遅延時間の校正装置及び調整方法
US5727021A (en) * 1996-04-03 1998-03-10 Teradyne, Inc. Apparatus and method for providing a programmable delay with low fixed delay
US6158030A (en) * 1998-08-21 2000-12-05 Micron Technology, Inc. System and method for aligning output signals in massively parallel testers and other electronic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864633B1 (ko) * 2007-02-23 2008-10-22 주식회사 엑시콘 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법

Also Published As

Publication number Publication date
US6327678B1 (en) 2001-12-04
TW424150B (en) 2001-03-01
DE19915398B4 (de) 2009-07-09
DE19915398A1 (de) 1999-10-21
KR100328616B1 (ko) 2002-03-14
JP3616247B2 (ja) 2005-02-02
JPH11287844A (ja) 1999-10-19

Similar Documents

Publication Publication Date Title
KR100328616B1 (ko) Ｉｃ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스
US6911814B2 (en) Apparatus and method for electromechanical testing and validation of probe cards
KR100794080B1 (ko) 집적 회로 웨이퍼 테스터의 타이밍을 보정하기 위한 시스템
US6586924B1 (en) Method for correcting timing for IC tester and IC tester having correcting function using the correcting method
KR100649648B1 (ko) 자동 테스트 장치용 원격 테스트 모듈
US7994803B2 (en) Calibration substrate
US6105157A (en) Salphasic timing calibration system for an integrated circuit tester
US6369601B1 (en) Method of measuring a propagation delay time through a transmission path in a semiconductor integrated circuit testing apparatus and semiconductor integrated circuit testing apparatus using the same
JP2001318130A (ja) 半導体テストシステム
US7171611B2 (en) Apparatus for determining the access time and/or the minimally allowable cycle time of a memory
US6812727B2 (en) Semiconductor integrated circuit device and testing method thereof
US7233599B2 (en) Interface device with stored data on transmission lines characteristics
US6831473B2 (en) Ring calibration apparatus and method for automatic test equipment
US5471136A (en) Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit
JP2000199781A (ja) 半導体デバイス試験装置及びそのキャリブレ―ション方法
US6124724A (en) Method of increasing AC testing accuracy through linear extrapolation
JP2000321325A (ja) Ｉｃ試験装置のコンタクトボード及びこれに接触動作するロボットの位置合わせ方法
JP2006038791A (ja) プローバ針切り換え装置、プローバ装置および半導体素子測定方法
JP2002031668A (ja) 半導体集積回路の検査方法および装置、並びに半導体集積回路
JP2002082148A (ja) 半導体試験装置のタイミング補正方法及び装置
JP2002122634A (ja) 半導体試験装置のタイミング確認方法及びタイミング補正方法及び補正装置
JPH06281704A (ja) タイミング校正装置
JPH07198776A (ja) 高速半導体素子の測定方法
JPH05249202A (ja) 半導体試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee