JPH0545418A - タイミング校正装置 - Google Patents
タイミング校正装置Info
- Publication number
- JPH0545418A JPH0545418A JP3200533A JP20053391A JPH0545418A JP H0545418 A JPH0545418 A JP H0545418A JP 3200533 A JP3200533 A JP 3200533A JP 20053391 A JP20053391 A JP 20053391A JP H0545418 A JPH0545418 A JP H0545418A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- logic
- circuit
- signal
- delay element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 被試験ＩＣにテストパターン信号を与える各
信号系路の位相調整（スキュー調整）を高速に行なうこ
とができるタイミング校正装置を得る。 【構成】 重み付けされた遅延時間を持つ遅延素子を重
みの大きい順に順次回路に挿入し、その挿入された遅延
素子の遅延時間が要か、不要かを判定すると共に、要と
判定した遅延素子を、順次直列に接続して適正遅延量を
得るようにし、複数の信号送路の遅延時間を合致させる
ように構成したタイミング校正装置において、論理比較
器における論理比較の結果、フェイルの発生回数をフェ
イルカウンタによって計数し、そのフェイル発生回数が
論理比較回数の半数を越えたか否かにより要、不要を判
定し、その要と判定した結果を保持レジスタに記憶さ
せ、遅延データを得るタイミング校正装置。
信号系路の位相調整（スキュー調整）を高速に行なうこ
とができるタイミング校正装置を得る。 【構成】 重み付けされた遅延時間を持つ遅延素子を重
みの大きい順に順次回路に挿入し、その挿入された遅延
素子の遅延時間が要か、不要かを判定すると共に、要と
判定した遅延素子を、順次直列に接続して適正遅延量を
得るようにし、複数の信号送路の遅延時間を合致させる
ように構成したタイミング校正装置において、論理比較
器における論理比較の結果、フェイルの発生回数をフェ
イルカウンタによって計数し、そのフェイル発生回数が
論理比較回数の半数を越えたか否かにより要、不要を判
定し、その要と判定した結果を保持レジスタに記憶さ
せ、遅延データを得るタイミング校正装置。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路（以下
ＩＣと称す）を試験するＩＣ試験装置に利用することが
できるタイミング校正装置に関する。
ＩＣと称す）を試験するＩＣ試験装置に利用することが
できるタイミング校正装置に関する。
【０００２】
【従来の技術】図２に従来のＩＣ試験装置を示す。図中
１はパターン発生器を示す。このパターン発生器１から
被試験ＩＣ５に与えるテストパターンデータＴＰと、期
待値パターンデータＫＰとが出力される。テストパター
ンデータＴＰは実波形生成器２で実波形を持つテストパ
ターン信号に変換され、このテストパターン信号を可変
遅延回路３と駆動回路４とから成る複数の信号系路ＳＬ
1 ，ＳＬ2 ，…ＳＬN を通じて被試験ＩＣ５に与え、被
試験ＩＣ５の応答出力とパターン発生器１から出力され
る期待値パターンデータＫＰとを論理比較器６に与え、
論理比較器６で被試験ＩＣ５の応答出力と期待値パター
ンデータＫＰとを比較し、不一致を検出することにより
被試験ＩＣ５の不良個所を検出する。
１はパターン発生器を示す。このパターン発生器１から
被試験ＩＣ５に与えるテストパターンデータＴＰと、期
待値パターンデータＫＰとが出力される。テストパター
ンデータＴＰは実波形生成器２で実波形を持つテストパ
ターン信号に変換され、このテストパターン信号を可変
遅延回路３と駆動回路４とから成る複数の信号系路ＳＬ
1 ，ＳＬ2 ，…ＳＬN を通じて被試験ＩＣ５に与え、被
試験ＩＣ５の応答出力とパターン発生器１から出力され
る期待値パターンデータＫＰとを論理比較器６に与え、
論理比較器６で被試験ＩＣ５の応答出力と期待値パター
ンデータＫＰとを比較し、不一致を検出することにより
被試験ＩＣ５の不良個所を検出する。
【０００３】ここまでは一般的なＩＣ試験装置のＩＣ試
験動作である。このようなＩＣ試験装置において、被試
験ＩＣ５の各端子に与えるテストパターン信号の位相が
信号相互に与えられた所定の位相関係を保持していなけ
ればならない。このためには各端子にテストパターン信
号を与える信号系路ＳＬ1 〜ＳＬn の遅延時間を一定値
に揃える必要がある。この調整を一般にスキュー調整と
呼んでいる。
験動作である。このようなＩＣ試験装置において、被試
験ＩＣ５の各端子に与えるテストパターン信号の位相が
信号相互に与えられた所定の位相関係を保持していなけ
ればならない。このためには各端子にテストパターン信
号を与える信号系路ＳＬ1 〜ＳＬn の遅延時間を一定値
に揃える必要がある。この調整を一般にスキュー調整と
呼んでいる。
【０００４】スキュー調整を行なうために、従来より各
信号系路ＳＬ1 〜ＳＬn に可変遅延回路３が設けられて
いる。可変遅延回路３は例えば図３に示すように遅延時
間が８ＮＳ（ナノ秒）、４ＮＳ，２ＮＳ，１ＮＳのよう
に重み付けされた遅延素子３Ａ，３Ｂ，３Ｃ，３Ｄと、
これら各遅延素子３Ａ〜３Ｄを回路に対して挿入するか
否かを切替る切替器３Ｅ，３Ｆ，３Ｇ，３Ｈと、この切
替器３Ｅ〜３Ｈの状態を制御する制御レジスタ３Ｉとに
よって構成することができる。
信号系路ＳＬ1 〜ＳＬn に可変遅延回路３が設けられて
いる。可変遅延回路３は例えば図３に示すように遅延時
間が８ＮＳ（ナノ秒）、４ＮＳ，２ＮＳ，１ＮＳのよう
に重み付けされた遅延素子３Ａ，３Ｂ，３Ｃ，３Ｄと、
これら各遅延素子３Ａ〜３Ｄを回路に対して挿入するか
否かを切替る切替器３Ｅ，３Ｆ，３Ｇ，３Ｈと、この切
替器３Ｅ〜３Ｈの状態を制御する制御レジスタ３Ｉとに
よって構成することができる。
【０００５】スキュー調整は以下のようにして行なわれ
る。スキュー調整時は駆動回路４の出力を被試験ＩＣ５
を通すことなく、直接論理比較器６に与え、論理比較器
６において基準タイミングＴS におけるテストパターン
信号の論理と期待値パターンデータＫＰと比較される。
７は不一致回数を計数するフェイルカウンタを示す。こ
のフェイルカウンタ７によって各端子毎に不一致の発生
回数を計数する。フェイルカウンタ７の計数値はＣＰＵ
８に取込まれ、この計数値に応じて可変遅延回路３の制
御を行なう。
る。スキュー調整時は駆動回路４の出力を被試験ＩＣ５
を通すことなく、直接論理比較器６に与え、論理比較器
６において基準タイミングＴS におけるテストパターン
信号の論理と期待値パターンデータＫＰと比較される。
７は不一致回数を計数するフェイルカウンタを示す。こ
のフェイルカウンタ７によって各端子毎に不一致の発生
回数を計数する。フェイルカウンタ７の計数値はＣＰＵ
８に取込まれ、この計数値に応じて可変遅延回路３の制
御を行なう。
【０００６】つまり、ＣＰＵ８は可変遅延回路３の中で
最も遅延時間が長い遅延素子３Ａを選択して回路に挿入
する切替制御を行なう。このためには切替回路３Ｆ，３
Ｇ，３Ｈは短絡線ＳＨＬを選択し、切替器３Ｅだけが遅
延素子３Ａを選択する。遅延素子３Ａを選択した状態で
パターン発生器１から試験パターンデータＴＰと、期待
値パターンデータＫＰとを発生させる。試験パターンデ
ータＴＰが実波形生成器２でテストパターン信号に変換
され可変遅延回路３で遅延素子３Ａの遅延時間に従って
遅延されて論理比較器６に入力される。期待値パターン
データがＨ論理の場合、テストパターン信号がストロー
ブパルスＳＴＢが与えられるタイミングにおいてＨ論理
に一致すれば良（パス）、ストローブパルスＳＴＢが与
えられるタイミングにおいてテストパターン信号がまだ
Ｌ論理のままであるときは、論理比較器６は不一致を出
す。この様子を図４に示す。図４に示すＴＰＤはテスト
パターン信号を示す。テストパターン信号ＴＰＤがスト
ローブパルスＳＴＢの基準タイミングＴS においてＨ論
理に立上っていれば一致（パス）と判定し、Ｈ論理に達
していなければ不一致と判定する。つまり最初に選択さ
れる遅延素子３Ａの遅延時間τA が長過ぎる場合は信号
ＴＰＤは遅れ過ぎるからストローブパルスＳＴＢのタイ
ミングでは未だＬ論理となっており、不一致と判定され
る。テストパターン信号を複数回出力させ、各回の論理
比較結果をフェイルカウンタ７に計数させる。不一致の
計数値が所定値を越えたとき、ＣＰＵ８はその遅延素子
３Ａは不要と判定し、切替器３Ｅを短絡線ＳＨＬ側に切
替え、次に遅延時間が長い遅延素子３Ｂを回路に挿入す
る切替を行なう。
最も遅延時間が長い遅延素子３Ａを選択して回路に挿入
する切替制御を行なう。このためには切替回路３Ｆ，３
Ｇ，３Ｈは短絡線ＳＨＬを選択し、切替器３Ｅだけが遅
延素子３Ａを選択する。遅延素子３Ａを選択した状態で
パターン発生器１から試験パターンデータＴＰと、期待
値パターンデータＫＰとを発生させる。試験パターンデ
ータＴＰが実波形生成器２でテストパターン信号に変換
され可変遅延回路３で遅延素子３Ａの遅延時間に従って
遅延されて論理比較器６に入力される。期待値パターン
データがＨ論理の場合、テストパターン信号がストロー
ブパルスＳＴＢが与えられるタイミングにおいてＨ論理
に一致すれば良（パス）、ストローブパルスＳＴＢが与
えられるタイミングにおいてテストパターン信号がまだ
Ｌ論理のままであるときは、論理比較器６は不一致を出
す。この様子を図４に示す。図４に示すＴＰＤはテスト
パターン信号を示す。テストパターン信号ＴＰＤがスト
ローブパルスＳＴＢの基準タイミングＴS においてＨ論
理に立上っていれば一致（パス）と判定し、Ｈ論理に達
していなければ不一致と判定する。つまり最初に選択さ
れる遅延素子３Ａの遅延時間τA が長過ぎる場合は信号
ＴＰＤは遅れ過ぎるからストローブパルスＳＴＢのタイ
ミングでは未だＬ論理となっており、不一致と判定され
る。テストパターン信号を複数回出力させ、各回の論理
比較結果をフェイルカウンタ７に計数させる。不一致の
計数値が所定値を越えたとき、ＣＰＵ８はその遅延素子
３Ａは不要と判定し、切替器３Ｅを短絡線ＳＨＬ側に切
替え、次に遅延時間が長い遅延素子３Ｂを回路に挿入す
る切替を行なう。
【０００７】遅延素子３Ｂが回路に挿入された状態でテ
ストパターン信号を発生し、論理比較を行なう。遅延時
間が図４に示すようにτB となってストローブパルスＳ
ＴＢのタイミングにおいてＨ論理になったとすると論理
比較の結果は一致（パス）と判定される。このとき遅延
素子３Ｂはそのままの状態にして次の遅延素子３Ｃを回
路に挿入する切替を行なう。遅延素子３Ｂと３Ｃとが直
列接続された状態で遅延時間がτC となって不一致（フ
ェイル）が検出された場合は、遅延素子３Ｃを除去し、
遅延素子３Ｄを回路に挿入する切替を行なう。遅延素子
３Ｄを挿入して遅延時間がτD となって良と判定された
場合、最終的に遅延素子３Ｂと３Ｄを直列接続した状態
に設定される。この状態は制御レジスタ３Ｉにストアさ
れ遅延素子３Ｂと３Ｄの直列接続状態が維持される。
尚、遅延素子の数は実際は１０個程度設けられ、分解能
よく遅延時間が設定される。
ストパターン信号を発生し、論理比較を行なう。遅延時
間が図４に示すようにτB となってストローブパルスＳ
ＴＢのタイミングにおいてＨ論理になったとすると論理
比較の結果は一致（パス）と判定される。このとき遅延
素子３Ｂはそのままの状態にして次の遅延素子３Ｃを回
路に挿入する切替を行なう。遅延素子３Ｂと３Ｃとが直
列接続された状態で遅延時間がτC となって不一致（フ
ェイル）が検出された場合は、遅延素子３Ｃを除去し、
遅延素子３Ｄを回路に挿入する切替を行なう。遅延素子
３Ｄを挿入して遅延時間がτD となって良と判定された
場合、最終的に遅延素子３Ｂと３Ｄを直列接続した状態
に設定される。この状態は制御レジスタ３Ｉにストアさ
れ遅延素子３Ｂと３Ｄの直列接続状態が維持される。
尚、遅延素子の数は実際は１０個程度設けられ、分解能
よく遅延時間が設定される。
【０００８】
【発明が解決しようとする課題】従来はフェイルカウン
タ７の計数値をＣＰＵ８が取込んで可変遅延回路３の遅
延素子３Ａ〜３Ｄの選択切替を行なっている。ＣＰＵ８
はスキュー調整用のプログラムが必要となる。然もスキ
ュー調整のほぼ全ての制御をＣＰＵ８が実行しなければ
ならないからプログラムは比較的長くなり、ソフト処理
に要する時間が長くなる。従ってＣＰＵ８の負担が重く
なる不都合もある。更にＩＣ試験装置に用意される可変
遅延回路３の数は少なくても被試験ＩＣの端子数に４倍
した値となる。つまり被試験ＩＣの一つの端子に対して
少なくとも４つの信号系路が設けられ、４つの信号系路
の何れか一つを使うか、又は高速試験の場合は４つの信
号系路の全てを使ってテストパターン信号を被試験ＩＣ
に与えている。このように信号系路の数が多いことか
ら、スキュー調整に要する時間が長く掛る欠点もある。
タ７の計数値をＣＰＵ８が取込んで可変遅延回路３の遅
延素子３Ａ〜３Ｄの選択切替を行なっている。ＣＰＵ８
はスキュー調整用のプログラムが必要となる。然もスキ
ュー調整のほぼ全ての制御をＣＰＵ８が実行しなければ
ならないからプログラムは比較的長くなり、ソフト処理
に要する時間が長くなる。従ってＣＰＵ８の負担が重く
なる不都合もある。更にＩＣ試験装置に用意される可変
遅延回路３の数は少なくても被試験ＩＣの端子数に４倍
した値となる。つまり被試験ＩＣの一つの端子に対して
少なくとも４つの信号系路が設けられ、４つの信号系路
の何れか一つを使うか、又は高速試験の場合は４つの信
号系路の全てを使ってテストパターン信号を被試験ＩＣ
に与えている。このように信号系路の数が多いことか
ら、スキュー調整に要する時間が長く掛る欠点もある。
【０００９】この発明の目的は短時間にスキュー調整を
行なうことができ、然も制御器の負担を軽減することが
できるタイミング校正装置を提供しようとするものであ
る。
行なうことができ、然も制御器の負担を軽減することが
できるタイミング校正装置を提供しようとするものであ
る。
【００１０】
【課題を解決するための手段】この発明においては可変
遅延回路に設けた各遅延素子の中の遅延時間が長い遅延
素子から順に回路に挿入する制御を行なう制御用シフト
レジスタと、この制御用シフトレジスタが選択して回路
に挿入した遅延素子の遅延時間が適正か否かの判定結果
を出力するフェイルカウンタと、このフェイルカウンタ
の判定出力を取込んで記憶し、適正な遅延時間を与える
遅延素子の組合せを記憶する保持レジスタとによってタ
イミング校正装置を構成する。
遅延回路に設けた各遅延素子の中の遅延時間が長い遅延
素子から順に回路に挿入する制御を行なう制御用シフト
レジスタと、この制御用シフトレジスタが選択して回路
に挿入した遅延素子の遅延時間が適正か否かの判定結果
を出力するフェイルカウンタと、このフェイルカウンタ
の判定出力を取込んで記憶し、適正な遅延時間を与える
遅延素子の組合せを記憶する保持レジスタとによってタ
イミング校正装置を構成する。
【００１１】この発明の構成によれば、ハードウエアに
よってタイミング校正動作を実行するから動作を高速化
することができる。またＣＰＵを介在することなく校正
を行なうことができるからＣＰＵの負担を軽減すること
ができる。
よってタイミング校正動作を実行するから動作を高速化
することができる。またＣＰＵを介在することなく校正
を行なうことができるからＣＰＵの負担を軽減すること
ができる。
【００１２】
【実施例】図１にこの発明の一実施例を示す。図中、図
２と対応する部分には同一符号を付し、その重複説明は
省略するが、この発明においてはシフトレジスタ１１を
設け、このシフトレジスタ１１によって遅延時間が長い
遅延素子３Ａから順に回路に挿入する制御を行なわせ
る。つまりシフトレジスタ１１は出力端子Ａ，Ｂ，Ｃ，
Ｄを有し、クロック入力端子ＣＫにクロックが与えられ
る毎に出力端子Ａ，Ｂ，Ｃ，Ｄに順次Ｈ論理を出力す
る。このＨ論理を可変遅延回路３の切替器３Ｅ，３Ｆ，
３Ｇ，３Ｈにそれぞれ与えることにより、Ｈ論理が与え
られた切替器３Ｅ〜３Ｈはその前段側に設けられた遅延
素子３Ａ〜３Ｄを選択して回路に挿入する動作を行な
う。
２と対応する部分には同一符号を付し、その重複説明は
省略するが、この発明においてはシフトレジスタ１１を
設け、このシフトレジスタ１１によって遅延時間が長い
遅延素子３Ａから順に回路に挿入する制御を行なわせ
る。つまりシフトレジスタ１１は出力端子Ａ，Ｂ，Ｃ，
Ｄを有し、クロック入力端子ＣＫにクロックが与えられ
る毎に出力端子Ａ，Ｂ，Ｃ，Ｄに順次Ｈ論理を出力す
る。このＨ論理を可変遅延回路３の切替器３Ｅ，３Ｆ，
３Ｇ，３Ｈにそれぞれ与えることにより、Ｈ論理が与え
られた切替器３Ｅ〜３Ｈはその前段側に設けられた遅延
素子３Ａ〜３Ｄを選択して回路に挿入する動作を行な
う。
【００１３】各遅延素子３Ａ〜３Ｄが回路に挿入されて
いる状態でパターン発生器１からテストパターンデータ
ＴＰ及び期待値データＫＰを出力させ、テストパターン
データＴＰを実波形生成器２で実波形を持つテストパタ
ーン信号に変換し、このテストパターン信号を可変遅延
回路３と駆動回路４を通じて論理比較器６に入力し、論
理比較器６で基準タイミングにおけるテストパターン信
号の論理と期待値データＫＰと論理比較する。論理比較
の結果、不一致（フェイル）の回数をフェイルカウンタ
７で計数する。
いる状態でパターン発生器１からテストパターンデータ
ＴＰ及び期待値データＫＰを出力させ、テストパターン
データＴＰを実波形生成器２で実波形を持つテストパタ
ーン信号に変換し、このテストパターン信号を可変遅延
回路３と駆動回路４を通じて論理比較器６に入力し、論
理比較器６で基準タイミングにおけるテストパターン信
号の論理と期待値データＫＰと論理比較する。論理比較
の結果、不一致（フェイル）の回数をフェイルカウンタ
７で計数する。
【００１４】この発明では更にフェイルカウンタ７の計
数値によって現在回路に挿入している遅延素子が要か不
要かの判定を行なわせる。つまりフェイルカウンタとし
て多桁のバイナリカウンタを用いたとすると、フェイル
の回数がこのカウンタの最大計数値の半数を越えると最
上位ビットの出力端子にＨ論理が出力される。従って最
上位ビットの出力端子の論理を読むことにより、全論理
比較回数中フェイルの回数が半数を越えたか否かを判定
することができる。例えば８ビットのバイナリカウンタ
を用いたとすると、２５６回の比較動作中１２８回以上
フェイルが発生するとこのバイナリカウンタの最上位桁
の出力端子にＨ論理が出力され、このＨ論理をインバー
タによって極性反転させて保持レジスタ１４の所定ビッ
ト位置に記憶される。よってこの場合は、そのとき回路
に挿入している遅延素子は不要であると判定する。
数値によって現在回路に挿入している遅延素子が要か不
要かの判定を行なわせる。つまりフェイルカウンタとし
て多桁のバイナリカウンタを用いたとすると、フェイル
の回数がこのカウンタの最大計数値の半数を越えると最
上位ビットの出力端子にＨ論理が出力される。従って最
上位ビットの出力端子の論理を読むことにより、全論理
比較回数中フェイルの回数が半数を越えたか否かを判定
することができる。例えば８ビットのバイナリカウンタ
を用いたとすると、２５６回の比較動作中１２８回以上
フェイルが発生するとこのバイナリカウンタの最上位桁
の出力端子にＨ論理が出力され、このＨ論理をインバー
タによって極性反転させて保持レジスタ１４の所定ビッ
ト位置に記憶される。よってこの場合は、そのとき回路
に挿入している遅延素子は不要であると判定する。
【００１５】逆に２５６回の比較動作中にフェイルの回
数が１２８回以下の場合は、バイナリカウンタの最上位
ビットの出力端子は、Ｌ論理のまま変化しないがインバ
ータ１２を通じて極性反転させ、Ｈ論理として保持レジ
スタ１４に書込を行なう。従ってこの場合は、そのとき
回路に挿入している遅延素子は挿入要と判定し、接続を
維持する信号、この例ではＨ論理を保持レジスタ１４に
記憶させる。
数が１２８回以下の場合は、バイナリカウンタの最上位
ビットの出力端子は、Ｌ論理のまま変化しないがインバ
ータ１２を通じて極性反転させ、Ｈ論理として保持レジ
スタ１４に書込を行なう。従ってこの場合は、そのとき
回路に挿入している遅延素子は挿入要と判定し、接続を
維持する信号、この例ではＨ論理を保持レジスタ１４に
記憶させる。
【００１６】保持レジスタ１４の前段にゲート１３Ａ〜
１３Ｄが設けられる。ゲート１３Ａ〜１３Ｄは各遅延素
子３Ａ〜３Ｄを回路に挿入している状態で、各遅延する
３Ａ〜３Ｎに対応する一つのゲートが開に制御される。
このためにはシフトレジスタ１１の出力をゲート１３Ａ
〜１３Ｄに入力し、このゲート１３Ａ〜１３Ｄを順次開
の状態に制御する。従ってシフトレジスタ１１の出力端
子ＡがＨ論理を出力している状態ではゲート１３Ａが開
に制御され、出力端子ＢがＨ論理を出力している状態で
はゲート１３Ｂが開に制御され、以下同様に出力端子Ｃ
がＨ論理を出力している状態ではゲート１３Ｃが開に制
御され、出力端子ＤがＨ論理を出力している状態ではゲ
ート１３Ｄが開に制御される。
１３Ｄが設けられる。ゲート１３Ａ〜１３Ｄは各遅延素
子３Ａ〜３Ｄを回路に挿入している状態で、各遅延する
３Ａ〜３Ｎに対応する一つのゲートが開に制御される。
このためにはシフトレジスタ１１の出力をゲート１３Ａ
〜１３Ｄに入力し、このゲート１３Ａ〜１３Ｄを順次開
の状態に制御する。従ってシフトレジスタ１１の出力端
子ＡがＨ論理を出力している状態ではゲート１３Ａが開
に制御され、出力端子ＢがＨ論理を出力している状態で
はゲート１３Ｂが開に制御され、以下同様に出力端子Ｃ
がＨ論理を出力している状態ではゲート１３Ｃが開に制
御され、出力端子ＤがＨ論理を出力している状態ではゲ
ート１３Ｄが開に制御される。
【００１７】各ゲート１３Ａ〜１３Ｄの各出力は保持レ
ジスタ１４の各入力端子ＤA ，ＤB ，ＤC ，ＤD に入力
され、ゲート１３Ａ〜１３Ｄから出力される論理をクロ
ック入力端子ＣＫに与えられるクロックによって読込
む。このように構成することにより、遅延素子３Ａを回
路に接続した状態で、フェイル発生回数が１２８を越え
たとき、フェイルカウンタ７の最上位ビットの出力端子
はＨ論理を出力するが、インバータにはＬ論理を出力す
るから、保持レジスタ１４の入力端子ＤA にはＬ論理が
入力される。よって保持レジスタ１４の最上位ビットの
出力端子ＱA にはＬ論理が出力される。従って遅延素子
３Ａは回路から切離される。
ジスタ１４の各入力端子ＤA ，ＤB ，ＤC ，ＤD に入力
され、ゲート１３Ａ〜１３Ｄから出力される論理をクロ
ック入力端子ＣＫに与えられるクロックによって読込
む。このように構成することにより、遅延素子３Ａを回
路に接続した状態で、フェイル発生回数が１２８を越え
たとき、フェイルカウンタ７の最上位ビットの出力端子
はＨ論理を出力するが、インバータにはＬ論理を出力す
るから、保持レジスタ１４の入力端子ＤA にはＬ論理が
入力される。よって保持レジスタ１４の最上位ビットの
出力端子ＱA にはＬ論理が出力される。従って遅延素子
３Ａは回路から切離される。
【００１８】次のクロックによりシフトレジスタ１１は
出力端子ＢにＨ論理を出力し、遅延素子３を回路に挿入
する。この状態で論理比較を行ない、フェイルの発生回
数が１２８回以下であればこの遅延素子３Ｂは要と判定
される。つまりこのときフェイルカウンタ７の最上位ビ
ットの出力端子はＬ論理を出力するが、インバータ１２
でＨ論理に反転される。このＨ論理はこのとき開の状態
に制御されているゲート１３Ｂを通じて保持レジスタ１
４の入力端子ＤB に入力されラッチされる。この結果、
出力端子ＱB からＨ論理が出力され、このＨ論理がオア
ゲート１５Ｂを通じて切替回路３Ｆに与えられることに
より、遅延素子３Ｂは回路に挿入された状態に維持され
る。
出力端子ＢにＨ論理を出力し、遅延素子３を回路に挿入
する。この状態で論理比較を行ない、フェイルの発生回
数が１２８回以下であればこの遅延素子３Ｂは要と判定
される。つまりこのときフェイルカウンタ７の最上位ビ
ットの出力端子はＬ論理を出力するが、インバータ１２
でＨ論理に反転される。このＨ論理はこのとき開の状態
に制御されているゲート１３Ｂを通じて保持レジスタ１
４の入力端子ＤB に入力されラッチされる。この結果、
出力端子ＱB からＨ論理が出力され、このＨ論理がオア
ゲート１５Ｂを通じて切替回路３Ｆに与えられることに
より、遅延素子３Ｂは回路に挿入された状態に維持され
る。
【００１９】次にシフトレジタ１１は出力端子ＣにＨ論
理を出力する。シフトレジスタ１１の出力端子ＣにＨ論
理が出力されることにより、保持レジスタ１４の出力端
子Ｑ C から出力されるＨ論理が加えられるから遅延素子
３Ｂと３Ｃが直列に接続された状態で回路に接続され
る。この状態で論理比較を行ない、フェイルの発生回数
が１２８回を越えたとすると、この遅延素子３Ｃは不要
と判定される。従ってこの場合には保持レジスタ１４の
出力端子ＱCにはＬ論理が出力される。
理を出力する。シフトレジスタ１１の出力端子ＣにＨ論
理が出力されることにより、保持レジスタ１４の出力端
子Ｑ C から出力されるＨ論理が加えられるから遅延素子
３Ｂと３Ｃが直列に接続された状態で回路に接続され
る。この状態で論理比較を行ない、フェイルの発生回数
が１２８回を越えたとすると、この遅延素子３Ｃは不要
と判定される。従ってこの場合には保持レジスタ１４の
出力端子ＱCにはＬ論理が出力される。
【００２０】次にシフトレジスタ１１は出力端子ＱD に
Ｈ論理を出力する。このとき出力端子ＱB からＨ論理が
出力されているから、遅延素子３Ｂと３Ｄが回路に接続
される。この状態で論理比較を行ない、フェイル発生回
数が１２８回より下であればこの遅延素子３Ｄは接続要
と判定される。つまりフェイルカウンタ７の最上位ビッ
トの出力端子はＬ論理を出力する。このＬ論理はインバ
ータ１２で極性反転され、保持レジスタ１４の入力端子
ＤD にＨ論理を出力する。このＨ論理がオアゲート１５
Ｄを通じて切替回路３Ｈに与えられるから遅延素子３Ｄ
は回路に接続された状態に維持される。尚、保持レジス
タ１４に保持されたデータは必要に応じてＣＰＵ８に読
込まれ、その信号系路の遅延データとして記憶される。
また必要に応じてＣＰＵ８から読出した遅延データを保
持レジスタ１４に再設定できるように構成することがで
きる。
Ｈ論理を出力する。このとき出力端子ＱB からＨ論理が
出力されているから、遅延素子３Ｂと３Ｄが回路に接続
される。この状態で論理比較を行ない、フェイル発生回
数が１２８回より下であればこの遅延素子３Ｄは接続要
と判定される。つまりフェイルカウンタ７の最上位ビッ
トの出力端子はＬ論理を出力する。このＬ論理はインバ
ータ１２で極性反転され、保持レジスタ１４の入力端子
ＤD にＨ論理を出力する。このＨ論理がオアゲート１５
Ｄを通じて切替回路３Ｈに与えられるから遅延素子３Ｄ
は回路に接続された状態に維持される。尚、保持レジス
タ１４に保持されたデータは必要に応じてＣＰＵ８に読
込まれ、その信号系路の遅延データとして記憶される。
また必要に応じてＣＰＵ８から読出した遅延データを保
持レジスタ１４に再設定できるように構成することがで
きる。
【００２１】
【発明の効果】以上説明したように、この発明によれば
遅延素子３Ａ，３Ｂ，３Ｃ，３Ｄが要か、不要かを判定
することと、その判定結果を記憶する動作は全てハード
ウェアで処理される。よってその判定結果を得るまでの
時間及び判定結果を記憶する時間を短かくすることがで
きスキュー調整を短時間に済ませることができる。
遅延素子３Ａ，３Ｂ，３Ｃ，３Ｄが要か、不要かを判定
することと、その判定結果を記憶する動作は全てハード
ウェアで処理される。よってその判定結果を得るまでの
時間及び判定結果を記憶する時間を短かくすることがで
きスキュー調整を短時間に済ませることができる。
【００２２】またスキュー調整をハードウェアによって
実行するからＣＰＵ８の負担が軽減される。よってＣＰ
Ｕ８に他の仕事を行なわせることができ、ＣＰＵ８の利
用効率を向上させることができる。
実行するからＣＰＵ８の負担が軽減される。よってＣＰ
Ｕ８に他の仕事を行なわせることができ、ＣＰＵ８の利
用効率を向上させることができる。
【図１】この発明の一実施例を示すブロック図。
【図２】従来の技術を説明するためのブロック図。
【図３】従来の技術の要部の構成を説明するための接続
図。
図。
【図４】従来の技術の動作を説明するためのグラフ。
１ パターン発生器 ２ 実波形生成器 ＳＬ1 〜ＳＬn 信号系路 ３ 可変遅延回路 ３Ａ〜３Ｄ 遅延素子 ３Ｅ〜３Ｈ 切替器 ４ 駆動回路 ６ 論理比較器 ７ フェイルカウンタ ８ ＣＰＵ １１ シフトレジスタ １２ インバータ １３Ａ〜１３Ｄ ゲート １４ 保持レジスタ １５Ａ〜１５Ｄ オアゲート
Claims (1)
- 【請求項１】 Ａ．複数の信号系路のそれぞれに挿入さ
れ、遅延時間が異なる複数の遅延素子を選択的に直列接
続する切替回路を具備して各信号系路の遅延時間を調整
する可変遅延回路と、 Ｂ．この可変遅延回路に設けられた遅延素子の中の遅延
時間が長い方から順に順次信号系路に接続する制御を行
なうシフトレジスタと、 Ｃ．このシフトレジスタによって選択された遅延素子が
各信号系路に接続された状態で各信号系路を通過する信
号の位相が基準タイミングより進み（パス）か、遅れ
（フェイル）かを所定回数ずつ判定する論理比較器と、 Ｄ．この論理比較器の比較結果の中の遅れ（フェイル）
と判定される回数を計数するフェイルカウンタと、 Ｅ．このフェイルカウンタの計数値が所定値以上に達し
た状態で、現在選択されている遅延素子に対応したビッ
ト位置にこの遅延素子が不要であることを表わす信号を
読込むと共に、この読込んだデータを上記可変遅延回路
に設けられた切替回路に与え、各遅延素子を各信号系路
に接続するか否かを保持する保持レジスタと、 によって構成したタイミング校正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200533A JP2993621B2 (ja) | 1991-08-09 | 1991-08-09 | タイミング校正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200533A JP2993621B2 (ja) | 1991-08-09 | 1991-08-09 | タイミング校正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0545418A true JPH0545418A (ja) | 1993-02-23 |
| JP2993621B2 JP2993621B2 (ja) | 1999-12-20 |
Family
ID=16425891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200533A Expired - Fee Related JP2993621B2 (ja) | 1991-08-09 | 1991-08-09 | タイミング校正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993621B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003010549A1 (en) * | 2001-07-27 | 2003-02-06 | Advantest Corporation | Timing generator and semiconductor test apparatus |
| WO2004031788A1 (ja) * | 2002-10-01 | 2004-04-15 | Advantest Corporation | マルチストローブ装置、試験装置、及び調整方法 |
| US6944801B2 (en) | 2000-12-20 | 2005-09-13 | Nec Corporation | Skew adjusting circuit and semiconductor integrated circuit |
| JP2005300469A (ja) * | 2004-04-15 | 2005-10-27 | Advantest Corp | 検査装置および検査装置のクロック同期方法 |
| US7132844B2 (en) | 2002-11-21 | 2006-11-07 | Advantest Corporation | Testing device and testing method for testing an electronic device |
| US7406646B2 (en) | 2002-10-01 | 2008-07-29 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
| JP2009032310A (ja) * | 2007-07-25 | 2009-02-12 | Fujitsu Ltd | 高速製品の試験方法及び装置 |
-
1991
- 1991-08-09 JP JP3200533A patent/JP2993621B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6944801B2 (en) | 2000-12-20 | 2005-09-13 | Nec Corporation | Skew adjusting circuit and semiconductor integrated circuit |
| US7430142B2 (en) | 2000-12-20 | 2008-09-30 | Nec Corporation | Skew adjusting circuit and semiconductor integrated circuit |
| WO2003010549A1 (en) * | 2001-07-27 | 2003-02-06 | Advantest Corporation | Timing generator and semiconductor test apparatus |
| US7034518B2 (en) | 2001-07-27 | 2006-04-25 | Advantest Corp. | Timing generator and semiconductor test apparatus |
| WO2004031788A1 (ja) * | 2002-10-01 | 2004-04-15 | Advantest Corporation | マルチストローブ装置、試験装置、及び調整方法 |
| US7406646B2 (en) | 2002-10-01 | 2008-07-29 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
| US7132844B2 (en) | 2002-11-21 | 2006-11-07 | Advantest Corporation | Testing device and testing method for testing an electronic device |
| JP2005300469A (ja) * | 2004-04-15 | 2005-10-27 | Advantest Corp | 検査装置および検査装置のクロック同期方法 |
| JP2009032310A (ja) * | 2007-07-25 | 2009-02-12 | Fujitsu Ltd | 高速製品の試験方法及び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2993621B2 (ja) | 1999-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0491290B1 (en) | IC Tester | |
| JPH027434B2 (ja) | ||
| US5406132A (en) | Waveform shaper for semiconductor testing devices | |
| JPH09318704A (ja) | Ｉｃ試験装置 | |
| US6493829B1 (en) | Semiconductor device enable to output a counter value of an internal clock generation in a test mode | |
| JPS6232511B2 (ja) | ||
| JP2993621B2 (ja) | タイミング校正装置 | |
| US6215345B1 (en) | Semiconductor device for setting delay time | |
| US5043985A (en) | Integrated circuit testing arrangement | |
| JPH04248481A (ja) | Ｉｃ試験装置の論理比較回路 | |
| JP3339479B2 (ja) | クロック制御回路および方法 | |
| JP2001305197A (ja) | 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置 | |
| JP4198274B2 (ja) | タイミング校正方法及びこのタイミング校正方法を用いて校正動作する位相補正回路を搭載したｉｃ試験装置 | |
| JP4422223B2 (ja) | Ｉｃ試験装置 | |
| JP4192429B2 (ja) | Ｉｃ試験装置、その制御方法、及び記憶媒体 | |
| JP2675159B2 (ja) | Ｌｓｉ試験装置およびｌｓｉ試験方法 | |
| JP3101686B2 (ja) | Ｉｃテスター | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| US5651040A (en) | Dynamic division system and method for improving testability of a counter | |
| JP2002196049A (ja) | Ｉｃ試験装置 | |
| JPH0587878A (ja) | データ取込み回路 | |
| JP3223924B2 (ja) | Ｉｃ試験装置用論理比較器 | |
| JP2846383B2 (ja) | 集積回路試験装置 | |
| JPS60187870A (ja) | 半導体集積論理回路 | |
| JPS6222085A (ja) | テスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990921 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |