JP4198274B2

JP4198274B2 - タイミング校正方法及びこのタイミング校正方法を用いて校正動作する位相補正回路を搭載したｉｃ試験装置

Info

Publication number: JP4198274B2
Application number: JP18488699A
Authority: JP
Inventors: 正則大島
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2008-12-17
Anticipated expiration: 2019-06-30
Also published as: JP2001013217A

Description

【０００１】
【発明の属する技術分野】
この発明は例えば半導体集積回路素子（ＩＣ）を試験するＩＣ試験装置に関し、特に被試験ＩＣに試験パターン信号を供給する試験パターン供給経路に設けた位相補正回路のタイミング校正方法及びこのタイミング校正方法によって校正動作する位相補正回路を搭載したＩＣ試験装置に関する。
【０００２】
【従来の技術】
図４にＩＣ試験装置の概略の構成を示す。図中ＴＥＳはＩＣ試験装置の全体を示す。ＩＣ試験装置ＴＥＳは主制御器１１１と、パターン発生器１１２，タイミング発生器１１３，波形フォーマッタ１１４，論理比較器１１５，ドライバ１１６，アナログ比較器１１７，不良解析メモリ１１８，論理振幅基準電圧源１２１，比較基準電圧源１２２，ディバイス電源１２３等により構成される。
【０００３】
主制御器１１１は一般にコンピュータシステムによって構成され、利用者が作成した試験プロクラムに従って主にパターン発生器１１２とタイミング発生器１１３を制御し、パターン発生器１１２から試験パターンデータを発生させ、この試験パターンデータを波形フォーマッタ１１４で実波形を持つ試験パターン信号に変換し、この試験パターン信号を論理振幅基準電圧源１２１で設定した振幅値を持った波形に電圧増幅するドライバ１１６を通じて被試験ＩＣ１１９に印加する。
【０００４】
被試験ＩＣ１１９から出力される応答信号はアナログ比較器１１７で比較基準電圧源１２２から与えられる基準電圧と比較し、所定の論理レベル（Ｈ論理の電圧、Ｌ論理の電圧）を持っているか否かを判定し、所定の論理レベルを持っていると判定した信号は論理比較器１１５でパターン発生器１１２から出力される期待値と比較し、期待値と不一致が発生した場合、被試験ＩＣ１１９がメモリの場合はその読み出したアドレスのメモリセルに不良があるものと判定し、不良発生ごとに不良解析メモリ１１８に不良アドレスを記憶し、試験終了時点で例えば不良セルの救済が可能か否かを判定する。なお、被試験ＩＣ１１９はメモリの場合る限らずロジック回路で構成されるロジックＩＣの場合もある。
【０００５】
ここで、タイミング発生器１１３は被試験ＩＣ１１９に与える試験パターン信号の波形の立上がりのタイミング及び立下りのタイミングを規定するタイミングと、論理比較器１１５で論理比較のタイミングを規定するストローブパルスのタイミングを発生する。
これらの各タイミングは利用者が作成した試験プログラムに記載され、利用者が意図したタイミングで被試験ＩＣ１１９を動作させ、またその動作が正常か否かを試験できるように構成されている。つまり、試験中に試験パターン信号の印加タイミングを意図的にずらし、動作限界を測定する等の試験が行われる。
【０００６】
このために波形フォーマッタ１１４には位相補正回路が設けられる。この位相補正回路に位相設定値を設定することにより、被試験ＩＣ１１９の各端子に供給する試験パターン信号の位相を制御できる構成とされる。
図５に従来から用いられている位相補正回路の構成を示す。図中１０は位相補正回路の全体を示す。位相補正回路１０は試験パターン信号に所望の遅延量を与える可変遅延回路１１と、この可変遅延回路１１に遅延時間を設定するための制御信号を与える設定器１２とによって構成される。
【０００７】
従来の可変遅延回路１１は複数の遅延素子ＤＹ１〜ＤＹ４と、これら遅延素子ＤＹ１〜ＤＹ４を通過した信号と遅延素子ＤＹ１〜ＤＹ４のそれぞれを通過しない信号の何れか一方を選択して出力する複数のセレクタＳＥ１〜ＳＥ４とによって構成される。
各セレクタＳＥ１〜ＳＥ４は縦続接続され、入力端子Ａには遅延素子ＤＹ１またはＤＹ２，ＤＹ３，ＤＹ４を通過しない信号を入力し、入力端子Ｂには遅延素子ＤＹ１またはＤＹ２，ＤＹ３，ＤＹ４を通過した信号を入力する。遅延素子ＤＹ１は例えば１００Ps（ピコ秒）の遅延時間を持ち、ＤＹ２は２００Ps，ＤＹ３は４００Ps，ＤＹ４は８００Psの遅延時間を持つものとする。
【０００８】
これらの遅延時間を持つ遅延素子ＤＹ１〜ＤＹ４を選択的に縦続接続することにより可変遅延回路１１には遅延時間を１００Ps，２００Ps，３００Ps，４００Ps，５００Ps・・・１５００Psの１００Ps間隔で１５種類の遅延時間を持たせることができる。
設定器１２はレジスタによって構成され、入力端子Ｄ０，Ｄ１，Ｄ２，Ｄ３に主制御器１１１から遅延時間の設定データが入力され、この設定データが書込指令信号ＷＴに従って書き込まれ、設定データが出力端子Ｑ₀〜Ｑ₃に出力されてセレクタＳＥ１〜ＳＥ４の制御入力端子Ｓに入力され、制御入力端子Ｓに入力される制御信号の論理値によってセレクタＳＥ１〜ＳＥ４は入力端子Ａに選択する状態と、入力端子Ｂを選択する状態に設定される。
【０００９】
位相補正回路１０の出力側にドライバ１１６が接続され、ドライバ１１６から出力される信号の位相が所望の位相に設定されたか否かを信号読取回路１４で読み取って判定する。つまり、図５は校正モードの接続状態を示す。信号読取回路１４はストローブパルスＳＴＢの入力のタイミングにおいて、入力されている信号が基準電圧ＶＯＨより小さいか、大きいかを比較し、その比較結果を出力する電圧比較器ＣＰによって構成することができる。図５に示す例では位相補正回路１０と信号読取手段１４との間にリレーマトリクス１３を接続し、リレーマトリクス１３によって複数の位相補正回路１０を選択的に信号読取手段１４に接続し、各位相補正回路１０に設定される遅延時間が所望の設定値に設定されたか否かを判定できる構成とした場合を示す。
【００１０】
ドライバ１１６から出力される信号の振幅がＬ論理のとき０Ｖ，Ｈ論理のとき３Ｖであるものとすると、電圧比較器ＣＰに与える比較電圧ＶＯＨは1.５Ｖ程度に設定される。ドライバ１１６が出力する信号はリレーマトリクス１３を通じて電圧比較器ＣＰの反転入力端子に入力される。従ってドライバ１１６がＬ論理を出力している状態で電圧比較器ＣＰにストローブパルスＳＴＢが与えられると、電圧比較器ＣＰはＨ論理を出力し、ドライバ１１６がＨ論理を出力している状態で電圧比較器ＣＰにストローブパルスＳＴＢが与えられると、電圧比較器ＣＰはＬ論理を出力する。
【００１１】
従って、ストローブパルスＳＴＢの位相を基準に採り、位相補正回路１０の遅延時間を校正しようとした場合、信号読取手段１４から出力される信号の論理値がＨ論理からＬ論理に反転する境界となる遅延時間を位相補正回路１０に設定することにより、位相補正回路１０の遅延時間をストローブパルスの位相に校正したこととなる。
【００１２】
位相補正回路１０の位相補正値を所望の位相補正値に設定する作業は次のようにして行われる。主制御器１１１はストローブパルスＳＴＢを図６に示すテスト周期ＴＳ内の所望の位相位置Ｔ₁に設定すると共に、設定器１２には、例えば「１，０，０，０」を設定し、位相補正回路１０の遅延時間を例えば８００Psに設定する。
【００１３】
これによりパターン信号ＰＴＳ−１はテスト周期ＴＳの初期位相位置から８００Ps遅延した位相位置でＨ論理に立上がる。このとき、ストローブパルスＳＴＢはパターン信号ＰＴＳ−１のＬ論理を打ち抜くので電圧比較器ＣＰはＨ論理を出力する。主制御器１１１は電圧比較器ＣＰがＨ論理を出力していることから、位相補正回路１０の遅延時間が「過大である」と判定し、設定器１２に例えば「０，０，０，１」を設定し、位相補正回路１０にこの例では１００Psの遅延時間を設定する。つまり、バイナリーサーチによってストローブパルスＳＴＢの遅延時間Ｔ₁に最も近い遅延時間を探索する。バイナリーサーチによれば、この例では４ビットの制御信号でサーチする場合は４回の設定変更で最適値をサーチすることができる。図６に示す例では、１回目が８００Ps，２回目が１００Ps，３回目が４００Psに設定した状態を示し、次の４回目で最適値が決定される。
【００１４】
【発明が解決しようとする課題】
上述したように、従来は主制御器１１１は図７に示すテストプログラムＴＳＰＬＧで校正用プロクラムＣＡＬＰＬＧが読み出されるごとに、校正用プログラムＣＡＬＰＬＧを繰り返し実行し、位相補正回路１０の遅延時間を校正する。
校正プログラムＣＡＬＰＬＧは、
▲１▼ 位相補正回路１０に設けた設定器１２をクリアし、設定値を設定する。
【００１５】
▲２▼ パターン発生器１１２にパターン発生命令を出力。
▲３▼ 信号読取手段１４にストローブパルスを与え、信号の読み取りを実行させる。
▲４▼ 信号読取手段１４の出力が反転したか否かを判定する。
一つの位相補正回路１０を校正するには▲１▼〜▲４▼の動作を可変遅延回路１１のビット数分繰り返し、更にその動作をリレーマトリクス１３に接続した位相補正回路１０の数（例えば６４）だけ繰り返す。
【００１６】
▲１▼〜▲４▼の各動作は主制御器１１１がプログラムに従って実行するために各動作ごとに、例えば１μs 程度の時間が掛かる。更にパターン発生器１１２がパターンを発生する時間が約0.２５μs 程度、可変遅延回路１１のセレクタの数が「４」，リレーマトリクス１３に接続される位相補正回路１０の数が６４とすると、位相補正回路１０を校正するに要する時間ＴＭは、
ＴＭ＝６４×４×（１＋（１＋0.２５）＋１＋１）＝１０８８（μs)
となる。
【００１７】
被試験ＩＣ１１９の端子数Ｎと、可変遅延回路１１のセレクタの数Ｍとが多くなると、
ＴＭ＝Ｎ×Ｍ（１＋（１＋0.２５）＋１＋１）μs
となり、校正に要する時間が長くなる欠点がある。
また、特にテスト中にしばしば試験パターン信号の印加タイミングを変更するごとに、位相補正回路１０の校正を実行しなければならないので、試験時間が益々増加する欠点が生じる。
【００１８】
この発明の目的は、位相補正回路の遅延時間を設定する校正動作を短時間に済ませることができる構成を具備した位相補正回路を搭載したＩＣ試験装置を提供しようとすにものである。
【００１９】
【課題を解決するための手段】
この発明の請求項１では、被試験ＩＣの各端子に与える試験パターン信号の位相を制御する位相補正回路の遅延時間を信号読取手段に供給するストローブパルスの印加タイミングの近傍に校正する校正方法において、
位相補正回路にカウンタを設け、このカウンタにテスト周期ごとに発生するクロックを計数させ、この計数値に従って位相補正回路の遅延時間を変更させ、位相補正回路を通過して信号読取手段に入力される試験パターン信号の位相を遅れ方向または進み方向の何れか一方に少しずつシフトさせ、信号読取手段の出力の論理が反転したことを検出して試験パターン信号の位相がストローブパルスの印加タイミングを横切ったと判定させすることを特徴とするタイミング校正方法を提案するものである。
【００２０】
この発明の請求項２では、Ａ．遅延素子を通過した信号と遅延素子を通過しない信号の何れか一方を選択して出力するセレクタが複数縦続接続されて構成された位相補正回路を具備し、この位相補正回路の遅延時間に従って被試験ＩＣの各端子に印加される試験パターン信号の位相を所望の位相に設定するＩＣ試験装置において、
Ｂ．位相補正回路に設けられ、ＩＣ試験装置のテスト周期ごとに出力されるクロックを計数し、その計数値を位相補正回路を構成するセレクタに設定信号として与え、位相補正回路を通過する信号の位相をテスト周期ごとに順次遅れ方向または進み方向に変化させる制御を行うカウンタと、
Ｃ．このカウンタに供給するクロックを開閉制御するゲートと、
Ｄ．位相補正回路を通過した信号の論理値を所定のタイミングで読み取る信号読取手段と、
Ｅ．この信号読取手段が読み取る論理値が一方の論理値から他方の論理値に転換したことを検出して、位相補正回路の遅延時間が信号読取回路の読み取りのタイミングに合致したものとしてゲートを閉じるゲート制御手段と、
によって構成した位相補正回路を搭載したＩＣ試験装置を提案する。
【００２１】
この発明の請求項３では請求項２記載のＩＣ試験装置において、信号読取手段はストローブパルスの供給によって入力されている信号の論理が比較電圧より高いか低いかを判定して出力するコンパレータによって構成され、ストローブパルスの印加タイミングにおいて、信号読取手段が出力する論理値が反転したとき、請求項２記載のゲートを閉じる制御を行う構成とした位相補正回路を搭載したＩＣ試験装置を提案する。
【００２２】
この発明の請求項４では請求項２または３項記載のＩＣ試験装置の何れかにおいて、ゲート制御手段は信号読取手段の論理値を読み取るレジスタによって構成した位相補正回路を搭載したＩＣ試験装置を提案する。
【００２３】
【作用】
この発明のタイミング校正方法及びこのタイミング校正方法によって校正動作する位相補正回路を搭載したＩＣ試験装置によれば、主制御器はカウンタ及びレジスタを初期化した後にパターン発生器にパターン信号の発生命令を出力すれば、その状態からカウタンが１テスト周期ごとに、クロックを１個ずつ計数し、その計数値を位相補正回路に入力し、計数値に従って位相補正回路の遅延時間を遅れ方向または進み方向に徐々に変化させる。遅延時間が変化するごとに信号読取回路の出力の論理値が反転するか否かを監視し、信号読取回路の出力の論理値が反転したことによりゲートを閉じてカウンタの動作を停止させれば、そのカウンタに計数された値が位相補正回路の求める遅延時間を決める校正値である。
【００２４】
従って、この発明によれば主制御器はレジスタとカウンタをクリアして初期化する動作と試験パターン発生器にパターンの発生命令を出力する動作を１回だけ実行すれば、その後は各テスト周期ごとにパターン信号が発生し、そのパターン信号がクロックの計数値に従って漸次遅れ方向または進み方向に変化し、その位相の変化に伴って信読取手段が出力する論理値が反転したことにより、カウンタに対するクロックの供給を停止させることができ、自動的に位相補正回路の遅延時間の校正を完了することができる。
【００２５】
よって、この発明によれば主制御器１１１は
▲１▼ レジスタの初期化（１μs ）
▲２▼ カウンタの初期化（１μs ）
▲３▼ パターン発生器にパターン信号の発生命令を出力する（１μs ）の動作を１回だけ実行し、その後１６回パターン信号を発生させればよいから、一つの位相補正回路１０の遅延時間を校正するに必要な時間ＴＭは一例として
ＴＭ≒（１＋１＋１＋0.２５×１６）μs ＝４４８μs
となり、従来より大幅に時間を短縮ことができる利点が得られる。
【００２６】
【発明の実施の形態】
図１にこの発明によるＩＣ試験装置の要部の構成を示す。図５と対応する部分には同一符号を付し、その重複説明は省略するが、この発明では位相補正回路１０にカウンタ１５と、ゲート１６と、レジスタ１７を設けた構成を特徴とするものである。
【００２７】
カウンタ１５はこの例では４つの出力端子Ｑ₀〜Ｑ₃を具備したカウンタを用いた場合を示す。このカウンタ１５はクロック入力端子ＣＫにクロックが１個入力されると、出力端子Ｑ₀にＨ論理が出力され、２個目のクロックが入力されると出力端子Ｑ₀がＬ論理に立下がり、代わって出力端子Ｑ₁がＨ論理に立上がる。３個目のクロックが入力されると、出力端子Ｑ₀とＱ₁がＨ論理となる、いわゆるバイナリーカウンタを用いることができる。
【００２８】
出力端子Ｑ₀の出力を例えば１００Psの遅延素子ＤＹ１の遅延時間を選択するか否かを制御するセレクタＳＥ１の制御端子Ｓに入力し、出力端子Ｑ₁の出力を２００Psの遅延素子ＤＹ２の遅延時間を選択するか否かを制御するセレクタＳＥ２の制御端子Ｓに入力し、出力端子Ｑ₂の出力を４００Psの遅延時間を選択するか否かを制御するセレクタＳＥ３の制御端子Ｓに入力し、出力端子Ｑ₃の出力を８００Psの遅延時間を選択するか否かを制御するセレクタＳＥ４の制御端子Ｓに入力する。
【００２９】
従って、カウンタ１５にクロックが１個入力されるごとに、可変遅延回路１１はこの例では＋１００Psずつ遅延時間が増加する方向に変化し、１６個目のクロックが入力されると最長遅延時間１５００Psの遅延時間に設定される。
カウンタ１５のクロック入力端子ＣＫの入力側にはゲート１６が設けられ、このゲート１６によりクロックＣＫ２の供給状態が制御される。つまり、ゲート１６の一方の入力端子にはレジスタ１７の出力端子Ｑから開閉制御信号が供給される。レジスタ１７は例えばＤ型フリップフロップによって構成することができ、そのデータ入力端子Ｄに信号読取手段１４が読み取った論理値を入力する。
【００３０】
図２を用いてこの発明の要部の動作を説明する。図２はカウンタ１５及びレジスタ１７がクリアされた直後からゲート１６が閉じるまでの様子を示す。カウンタ１５及びレジスタ１７がクリアされた時点ではカウンタ１５の計数値は「０」である。従って、可変遅延回路１１を構成するセレクタＳＥ１〜ＳＥ４は全て入力端子Ａを選択した状態に制御され、遅延時間は最小値τ₀となる。この結果、ドライバ１１６から出力されるパターン信号ＰＴＳ−１はテスト周期ＴＳ−１の初期位相位置からτ₀だけ遅延したタイミングでＨ論理に立上がる。ストローブパルスＳＴＢは設定された遅延時間Ｔ₁で信号読取手段１４に入力されるから、信号読取手段１４はＨ論理を読み込む。これにより信号読取手段１４は図２Ｄに示すようにＬ論理を出力する。
【００３１】
テスト周期ＴＳ−１で１個目のクロックＣＫ２−１がゲート１６を通じてカウンタ１５に入力されると、セレクタＳＥ１の制御端子ＳにＨ論理が入力され、遅延素子ＤＹ１を通過した信号を選択して取り出す状態に切り替わる。
この結果、可変遅延回路１１の遅延時間はこの例ではτ₀＋１００Psとなる。その後、クロックＣＫ２がカウンタ１５に入力されるごとにカウンタ１５の計数値が順次「２」，「３」，「４」・・・と＋１ずつ増加し、これに伴って可変遅延回路１１の遅延時間も＋１００Psずつ増加する方向に制御され、ドライバ１１６から出力されるパターン信号（図２Ｂ参照）の位相は順次遅れ方向にシフトされる。
【００３２】
ストローブパルスＳＴＢの位相設定値はＴ₁に固定されているから、パターン信号の立上がりのタイミングはクロックＣＫ２の供給ごとにストローブパルスＳＴＢの立上がりのタイミングに＋１００Psずつ順次近づいていくことになる。図２の例では８個目のクロックＣＫ２−８が入力され、カウンタ１５の計数値が「８」になり、可変遅延回路１１の遅延時間がτ₀＋８００Psに達した状態でパターン信号ＰＴＳ−９の立上がりのタイミングがストローブパルスＳＴＢの立上がりのタイミングＴ₁より遅れた位相になった状態を示す。
【００３３】
信号読取手段１４がＬ論理を読み取ると、信号読取手段１４はＨ論理を出力する。このＨ論理をレジスタ１７にクロックＣＫ１−９の立上がりのエッジで取り込むことにより、レジスタ１７の出力はＬ論理からＨ論理に反転し、ゲート１６を閉じる。この結果、９個目のクロックＣＫ２−９はゲート１６の通過を阻止され、カウンタ１５の計数値は「８」の状態に維持される。これにより、位相補正回路１０の遅延時間はτ₀＋８００Psの状態に校正されたことになる。
【００３４】
なお、カウンタ１５の計数動作はテスト周期ＴＳ−９で停止するが、パターン発生器１１２はパターン信号を１６回出力し、一つの位相補正回路１０の校正を終了する。
従って、この発明によれば
▲１▼ 主制御器１１１がカウンタ１５の内容をクリアする時間を１μs ，
▲２▼ 主制御器１１１がレジスタ１７の内容をクリアする時間を１μs ，
▲３▼ 主制御器１１１がパターン発生器１１２にパターン発生命令を出力し、パターンが発生され始めるまでの時間を１μs ，
▲４▼ パターン発生器１１２がパターン信号を１６回続けて出力する時間を0.２５×１６＝４１μs ，
とすると、一つの位相補正回路１０の遅延時間をストローブパルスＳＴＢの位相に合わせる校正を行う時間は、
１＋１＋１＋0.２５×１６＝７μs
となる。
【００３５】
従って、６４端子分の位相補正回路１０を校正するには
約７μs ×６４＝４４８μs
となり、従来の１０８８μs より約半分の時間で済むことになる。
図３にテストプロクラムＴＳＰＬＧと、このテストプロクラムＴＳＰＬＧの実行中に呼び出されて校正動作を実行する校正用プログラムＣＡＬＰＬＧと、この校正用プログラムＣＡＬＰＬＧから呼び出されてパターン発生器１１２を動作させるパターン発生用プロクラムＰＧＰＬＧの概要を示す。
【００３６】
テストプロクラムＴＳＰＬＧの実行中に校正用プログラムＣＡＬＰＬＧが読み出されると、校正用プログラムＣＡＬＰＬＧが実行される。校正用プログラムＣＡＬＰＬＧは、
▲１▼ 主制御器１１１がカウンタ１５をクリアする。
▲２▼ 主制御器１１１がレジスタ１７をクリアする。
【００３７】
▲３▼ 主制御器１１１がパターン発生器１１２に校正用パターン発生命令を出力し、校正用パターンを発生させる。
を実行する。
▲４▼ パターン発生器１１２は校正用パターンを１６回出力する。
を実行し、一つの位相補正回路１０の校正を終了する。
【００３８】
なお、上述ではカウンタ１５のクリアに１μs ，レジスタ１７のクリアに１μs ，パターン発生器１１２にパターン発生命令を入力し、パターンを発生させるまでの時間を１μs ，１６回のパターン発生時間を0.２５μs としたが、これらの各時間は一例であり、必ずしもこの時間に限定されるものでないことは容易に理解できよう。
【００３９】
また、上述ではカウンタ１５を加算カウンタとした場合を説明したが、減算カウンタを用いることにより、位相補正回路１０の遅延時間を最大遅延時間から漸次減少させる方向にシフトさせる構成も採ることができる。
【００４０】
【発明の効果】
以上説明したように、この発明によれば位相補正回路１０にカウンタ１５と、ゲート１６及びレジスタ１７を設けるだけの簡単な構成により、校正に要する時間を半減することができる。従って、テストプログラムＴＳＰＬＧの中に校正用プログラムＣＡＬＰＬＧが多数回にわたって呼び出しされても校正に要する時間が短くて済むため、テスト時間も短くできる利点が得られ、スループットの向上が達せられる大きな利点が得られる。
【図面の簡単な説明】
【図１】この発明の要部の構成を説明するためのブロック図。
【図２】図１の動作を説明するためのタイミングチャート。
【図３】この発明によるＩＣ試験装置を動作させるためのプログラムの概要を説明する流れ図。
【図４】ＩＣ試験装置の概要を説明するためのブロック図。
【図５】図４に示したＩＣ試験装置の波形フォーマッタに設けられる位相補正回路の構成及び動作を説明するためのブロック図。
【図６】図５に示した位相補正回路の動作を説明するためのタイミングチャート。
【図７】従来のＩＣ試験装置で用いられているテストプログラムと、校正用プログラム、パターン発生用プログラムの概要を説明するための図。
【符号の説明】
１０位相補正回路
１１可変遅延回路
ＳＥ１〜ＳＥ４セレクタ
ＤＹ１〜ＤＹ４遅延素子
１３リレーマトリクス
１４信号読取手段
１５カウンタ
１６ゲート
１７レジスタ

Claims

被試験ＩＣの各端子に与える試験パターン信号の位相を制御する位相補正回路の遅延時間を、順次１つの信号読取手段に供給するストローブパルスの制御手段が設定した印加タイミングの近傍に校正する校正方法において、
それぞれの位相補正回路にカウンタを設け、このカウンタにテスト周期ごとに発生するクロックを計数させ、この計数値に従って上記位相補正回路の遅延時間を増加方向又は減少方向の何れか一方に変更させて上記位相補正回路を通過して上記信号読取手段に入力される試験パターン信号の位相を遅れ方向または進み方向の何れか一方にシフトさせ、上記信号読取手段の出力の論理が反転したことを検出して試験パターン信号の位相が上記ストローブパルスの印加タイミングを横切ったと判定させ、上記カウンタの計数動作を停止させることを特徴とするタイミング校正方法。
Ａ．遅延素子を通過した信号と遅延素子を通過しない信号の何れか一方を選択して出力するセレクタが複数縦続接続されて構成された位相補正回路を具備し、この位相補正回路の遅延時間に従って被試験ＩＣの各端子に印加される試験パターン信号の位相を制御手段が設定した位相に設定するＩＣ試験装置において、
Ｂ．上記位相補正回路に設けられ、上記ＩＣ試験装置のテスト周期ごとに出力されるクロックを計数し、その計数値を上記位相補正回路を構成するセレクタに設定信号として与え、上記位相補正回路を通過する試験パターン信号の位相を上記テスト周期ごとに順次遅れ方向または進み方向に変化させる制御を行うカウンタと、
Ｃ．このカウンタに供給するクロックを開閉制御するゲートと、
Ｄ．上記位相補正回路を通過した試験パターン信号の論理値を順次制御手段が設定したタイミングで読み取る１つの信号読取手段と、
Ｅ．この信号読取手段が読み取る論理値が一方の論理値から他方の論理値に転換したことを検出して、上記位相補正回路の遅延時間が上記信号読取回路の読み取りのタイミングに合致したものとして上記ゲートを閉じるゲート制御手段と、によって構成した位相補正回路を搭載したことを特徴とするＩＣ試験装置。
請求項２記載のＩＣ試験装置において、上記信号読取手段はストローブパルスの供給によって入力されている信号の論理が比較電圧より高いか低いかを判定して出力するコンパレータによって構成され、ストローブパルスの印加タイミングにおいて、上記信号読取手段が出力する論理値が反転したとき、上記ゲートを閉じる制御を行う構成とした位相補正回路を搭載したことを特徴とするＩＣ試験装置。
請求項２または３項記載のＩＣ試験装置の何れかにおいて、上記ゲート制御手段は上記信号読取手段の論理値を読み取るレジスタによって構成した位相補正回路を搭載したことを特徴とするＩＣ試験装置。