JP2002196049A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP2002196049A JP2002196049A JP2001323699A JP2001323699A JP2002196049A JP 2002196049 A JP2002196049 A JP 2002196049A JP 2001323699 A JP2001323699 A JP 2001323699A JP 2001323699 A JP2001323699 A JP 2001323699A JP 2002196049 A JP2002196049 A JP 2002196049A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay
- circuit
- transistor
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【課題】分解能精度が低い遅延回路を用いても高分解能
のクロックを発生する。 【構成】ＩＣ試験装置は、一定周期クロックパルスの原
振130、クロックパルスに基き所望周期で第１クロック
を発生する手段101、クロックパルスを計数し、原振周
期の整数倍の周期で計数クロックを発生する計数回路10
2〜106、各計数クロックを遅延させて第２クロックを発
生する遅延回路108〜112、高精度な時間分解能を有し、
クロックパルスに基き基準クロックを発生する基準クロ
ック発生手段137,129、基準クロックを任意遅延回路へ
分配する分配手段128、計数クロック及び基準クロック
を遅延回路に選択的に入力する選択入力手段113〜117、
１対の遅延回路の出力(第２クロック、基準クロック)の
位相一致を検出する位相検出手段125〜127、第２クロッ
ク側遅延回路へ与えるデータを可変すると共に位相一致
が検出された第２クロック側遅延回路に与えたデータを
保持する手段119を備える。
のクロックを発生する。 【構成】ＩＣ試験装置は、一定周期クロックパルスの原
振130、クロックパルスに基き所望周期で第１クロック
を発生する手段101、クロックパルスを計数し、原振周
期の整数倍の周期で計数クロックを発生する計数回路10
2〜106、各計数クロックを遅延させて第２クロックを発
生する遅延回路108〜112、高精度な時間分解能を有し、
クロックパルスに基き基準クロックを発生する基準クロ
ック発生手段137,129、基準クロックを任意遅延回路へ
分配する分配手段128、計数クロック及び基準クロック
を遅延回路に選択的に入力する選択入力手段113〜117、
１対の遅延回路の出力(第２クロック、基準クロック)の
位相一致を検出する位相検出手段125〜127、第２クロッ
ク側遅延回路へ与えるデータを可変すると共に位相一致
が検出された第２クロック側遅延回路に与えたデータを
保持する手段119を備える。
Description
【０００１】
【産業上の利用分野】本発明はＩＣ試験装置に関するも
のである。
のである。
【０００２】
【従来の技術】ＩＣの試験では、ＩＣ試験装置から被試
験ＩＣへ試験信号を印加し、被試験ＩＣからの応答信号
をＩＣ試験装置内へ取込み、被試験ＩＣの良否判定を行
なっている。この試験信号の作成、応答信号の判定に
は、複数の時間精度の高いクロックパルスが必要であ
り、従来、図１１に示すようなクロック発生回路を用い
ていた。
験ＩＣへ試験信号を印加し、被試験ＩＣからの応答信号
をＩＣ試験装置内へ取込み、被試験ＩＣの良否判定を行
なっている。この試験信号の作成、応答信号の判定に
は、複数の時間精度の高いクロックパルスが必要であ
り、従来、図１１に示すようなクロック発生回路を用い
ていた。
【０００３】以下、図１１に示す回路の動作を図１２の
タイミングチャートを用いて説明する。周期クロック発
生回路Ｂ３では、原振Ｂ１を計数した後、計数出力を遅
延させて、サイクルごとに所望の周期Ｒ（Ｋ）、Ｒ（Ｋ
＋１）を有する周期クロックＢ８を発生する（Ｋはサイ
クル数）。この所望の周期のことを設定周期とよび、予
め周期クロック発生回路Ｂ３内のメモリ等に設定、記憶
されており、必要に応じて読み出されるものである。読
みだしに必要なメモリのアドレスＡ（Ｋ）、Ａ（Ｋ＋
１）は（図１２中には図示せず）、パターン発生回路Ｂ
２から供給される。一方、前述の試験時に必要となる高
時間精度のクロックパルスのことをエッジクロックと称
し、エッジクロック用計数回路Ｂ４，Ｂ５，…と、遅延
回路Ａ，Ｂ，…（Ｂ６，Ｂ７，…）とによりエッジクロ
ック１，２，…（Ｂ９，Ｂ１０，…）を作成する。エッ
ジクロックの設定遅延量とは、図１２に示すように周期
クロックからの遅延量Ｅ１（Ｋ）〜Ｅ２（Ｋ＋１）であ
り、これらも設定周期と同様に、エッジクロック用計数
回路Ｂ４、Ｂ５内に予め設定、記憶されているものであ
る。エッジクロック用計数回路Ｂ４では、設定遅延量Ｅ
１（Ｋ）に応じて、原振Ｂ１からのクロックをディジタ
ル計数し、原振周期の整数倍の長さを持つ計数クロック
１を作成する。遅延回路Ａでは、この計数クロック１を
入力して、原振周期以下の遅延を行ない、所望の設定遅
延量Ｅ１（Ｋ）をもつエッジクロック１を発生する。遅
延回路Ｂについても同様にしてエッジクロック２を発生
する。但し、図１２の示したエッジクロック２の例で
は、エッジクロックの遅延量が周期クロッックの設定周
期を越える場合（Ｅ２（Ｋ）＞Ｒ（Ｋ））を示している
が、このような設定は図１１の従来回路では実現できな
い。
タイミングチャートを用いて説明する。周期クロック発
生回路Ｂ３では、原振Ｂ１を計数した後、計数出力を遅
延させて、サイクルごとに所望の周期Ｒ（Ｋ）、Ｒ（Ｋ
＋１）を有する周期クロックＢ８を発生する（Ｋはサイ
クル数）。この所望の周期のことを設定周期とよび、予
め周期クロック発生回路Ｂ３内のメモリ等に設定、記憶
されており、必要に応じて読み出されるものである。読
みだしに必要なメモリのアドレスＡ（Ｋ）、Ａ（Ｋ＋
１）は（図１２中には図示せず）、パターン発生回路Ｂ
２から供給される。一方、前述の試験時に必要となる高
時間精度のクロックパルスのことをエッジクロックと称
し、エッジクロック用計数回路Ｂ４，Ｂ５，…と、遅延
回路Ａ，Ｂ，…（Ｂ６，Ｂ７，…）とによりエッジクロ
ック１，２，…（Ｂ９，Ｂ１０，…）を作成する。エッ
ジクロックの設定遅延量とは、図１２に示すように周期
クロックからの遅延量Ｅ１（Ｋ）〜Ｅ２（Ｋ＋１）であ
り、これらも設定周期と同様に、エッジクロック用計数
回路Ｂ４、Ｂ５内に予め設定、記憶されているものであ
る。エッジクロック用計数回路Ｂ４では、設定遅延量Ｅ
１（Ｋ）に応じて、原振Ｂ１からのクロックをディジタ
ル計数し、原振周期の整数倍の長さを持つ計数クロック
１を作成する。遅延回路Ａでは、この計数クロック１を
入力して、原振周期以下の遅延を行ない、所望の設定遅
延量Ｅ１（Ｋ）をもつエッジクロック１を発生する。遅
延回路Ｂについても同様にしてエッジクロック２を発生
する。但し、図１２の示したエッジクロック２の例で
は、エッジクロックの遅延量が周期クロッックの設定周
期を越える場合（Ｅ２（Ｋ）＞Ｒ（Ｋ））を示している
が、このような設定は図１１の従来回路では実現できな
い。
【０００４】尚、この種の装置として関連するものに
は、特開昭５８−３２１７８号、特開昭６１−８１０２
６号、特開昭６３−２９８０７６号公報、特開平３−１
３１７７８号、特開平３−１３５７７９号の各公報記載
のものがある。
は、特開昭５８−３２１７８号、特開昭６１−８１０２
６号、特開昭６３−２９８０７６号公報、特開平３−１
３１７７８号、特開平３−１３５７７９号の各公報記載
のものがある。
【０００５】
【発明が解決しようとする課題】このような遅延回路に
おいては、設定遅延量を可変する際に常に一定の時間間
隔で可変できること、即ち遅延分解能が高精度に一定で
あることが望まれるが、従来例においてはこのことが配
慮されていなかった。特に、ＩＣ試験装置の小型化を図
るために、回路をＣＭＯＳＬＳＩ化しようとした場合に
遅延回路に高い精度を要求することが困難であった。
おいては、設定遅延量を可変する際に常に一定の時間間
隔で可変できること、即ち遅延分解能が高精度に一定で
あることが望まれるが、従来例においてはこのことが配
慮されていなかった。特に、ＩＣ試験装置の小型化を図
るために、回路をＣＭＯＳＬＳＩ化しようとした場合に
遅延回路に高い精度を要求することが困難であった。
【０００６】また、図１２中のエッジクロック２の設定
遅延量Ｅ２（Ｋ）に見られるように、エッジクロックの
設定が周期クロッックの設定周期Ｒ（Ｋ）を越えて設定
したい（Ｅ２（Ｋ）＞Ｒ（Ｋ））場合があり、これにつ
いても従来例では配慮されていなかった。
遅延量Ｅ２（Ｋ）に見られるように、エッジクロックの
設定が周期クロッックの設定周期Ｒ（Ｋ）を越えて設定
したい（Ｅ２（Ｋ）＞Ｒ（Ｋ））場合があり、これにつ
いても従来例では配慮されていなかった。
【０００７】本発明の目的は、低精度の分解能を有する
遅延回路を用いた場合であっても遅延回路の遅延分解能
を高精度に設定することができるＩＣ試験装置を提供す
ることにある。
遅延回路を用いた場合であっても遅延回路の遅延分解能
を高精度に設定することができるＩＣ試験装置を提供す
ることにある。
【０００８】本発明の他の目的は、周期クロックの設定
周期を超えてエッジクロックの遅延量を設定することが
できるＩＣ試験装置を提供することにある。
周期を超えてエッジクロックの遅延量を設定することが
できるＩＣ試験装置を提供することにある。
【０００９】本発明のさらに他の目的は、小型のＩＣ試
験装置実現に適した遅延回路を提供することにある。
験装置実現に適した遅延回路を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるＩＣ試験装置は、一定周期のクロック
パルスを発生する原振と、該原振からのクロックパルス
を入力し所望周期の第１クロックを発生する手段と、該
原振からのクロックパルスを計数して、該原振周期の整
数倍の周期を有する複数の計数クロックを作成する複数
の計数回路と、該複数の計数クロックをそれぞれ遅延さ
せることにより複数の第２クロックを発生する複数の遅
延回路とを備えたＩＣ試験装置において、高精度な時間
分解能を有し、前記原振からのクロックを入力して、補
正の基準となる基準クロックを発生する基準クロック発
生手段と、該基準クロックを任意の前記遅延回路へ分配
する分配手段と、前記遅延回路の入力側に設けられ、該
遅延回路へ当該計数クロックおよび前記基準クロックの
どちらかを選択的に入力するための選択入力手段と、そ
れぞれ１対の遅延回路の出力が接続され、両遅延回路を
それぞれ通過した第２クロックと基準クロックの位相一
致を検出する複数の位相検出手段と、前記第２クロック
側の遅延回路に与えるデータを可変する制御手段と、前
記位相検出手段による一致検出時の第２クロック側の遅
延回路に与えたデータを記憶保持する記憶手段と、を具
備したものである。
に、本発明によるＩＣ試験装置は、一定周期のクロック
パルスを発生する原振と、該原振からのクロックパルス
を入力し所望周期の第１クロックを発生する手段と、該
原振からのクロックパルスを計数して、該原振周期の整
数倍の周期を有する複数の計数クロックを作成する複数
の計数回路と、該複数の計数クロックをそれぞれ遅延さ
せることにより複数の第２クロックを発生する複数の遅
延回路とを備えたＩＣ試験装置において、高精度な時間
分解能を有し、前記原振からのクロックを入力して、補
正の基準となる基準クロックを発生する基準クロック発
生手段と、該基準クロックを任意の前記遅延回路へ分配
する分配手段と、前記遅延回路の入力側に設けられ、該
遅延回路へ当該計数クロックおよび前記基準クロックの
どちらかを選択的に入力するための選択入力手段と、そ
れぞれ１対の遅延回路の出力が接続され、両遅延回路を
それぞれ通過した第２クロックと基準クロックの位相一
致を検出する複数の位相検出手段と、前記第２クロック
側の遅延回路に与えるデータを可変する制御手段と、前
記位相検出手段による一致検出時の第２クロック側の遅
延回路に与えたデータを記憶保持する記憶手段と、を具
備したものである。
【００１１】本発明による他のＩＣ試験装置は、一定周
期のクロックパルスを発生する原振と、該原振からのク
ロックパルスを入力し所望の周期を有する第１クロック
を発生する手段と、該第１クロックから所望の遅延量だ
け遅延した複数の第２クロックを作成する手段とを備え
たＩＣ試験装置において、第１クロックの発生手段は、
前記原振からのクロックパルスを計数する計数手段と、
所望の周期に対応したデータを保持する第１記憶手段か
ら逐次読み出されたデータを累積加算する第１の演算手
段と、該第１演算手段と前記計数手段の両出力を比較し
一致を検出する第１の一致検出手段と、一致が検出され
た時に前記原振からのクロックパルスを入力して遅延す
る第１の遅延制御手段とにより構成され、第２クロック
の発生手段は、前記第１の記憶手段と同じ内容のデータ
が格納されている第２の記憶手段と、第２クロックの所
望の遅延量が格納された第３の記憶手段と、第２、第３
の記憶手段のアドレスを前記第１クロックに同期して格
納し、前記第２クロックに同期して読み出す先入れ・先
出しメモリと、前記第２の記憶手段から読み出されたデ
ータを累積加算する第２の演算手段と、該第２の演算手
段の出力と前記第３の記憶手段からのデータとを加算す
る加算手段と、該加算手段と前記計数手段の両出力を比
較し一致を検出する第２の一致検出手段と、一致が検出
された時に原振からのクロックパルスを入力して遅延す
る第２の遅延制御手段により構成されるものである。
期のクロックパルスを発生する原振と、該原振からのク
ロックパルスを入力し所望の周期を有する第１クロック
を発生する手段と、該第１クロックから所望の遅延量だ
け遅延した複数の第２クロックを作成する手段とを備え
たＩＣ試験装置において、第１クロックの発生手段は、
前記原振からのクロックパルスを計数する計数手段と、
所望の周期に対応したデータを保持する第１記憶手段か
ら逐次読み出されたデータを累積加算する第１の演算手
段と、該第１演算手段と前記計数手段の両出力を比較し
一致を検出する第１の一致検出手段と、一致が検出され
た時に前記原振からのクロックパルスを入力して遅延す
る第１の遅延制御手段とにより構成され、第２クロック
の発生手段は、前記第１の記憶手段と同じ内容のデータ
が格納されている第２の記憶手段と、第２クロックの所
望の遅延量が格納された第３の記憶手段と、第２、第３
の記憶手段のアドレスを前記第１クロックに同期して格
納し、前記第２クロックに同期して読み出す先入れ・先
出しメモリと、前記第２の記憶手段から読み出されたデ
ータを累積加算する第２の演算手段と、該第２の演算手
段の出力と前記第３の記憶手段からのデータとを加算す
る加算手段と、該加算手段と前記計数手段の両出力を比
較し一致を検出する第２の一致検出手段と、一致が検出
された時に原振からのクロックパルスを入力して遅延す
る第２の遅延制御手段により構成されるものである。
【００１２】また、本発明による主たる遅延回路は、遅
延されるべき信号が入力される入力手段と、該入力手段
に接続され、ＣＭＯＳトランジスタで構成されるインバ
ータと、該インバータで遅延された信号が出力される出
力手段と、前記インバータと電源またはグランドとの間
に設けた、少なくとも１つ以上のＭＯＳトランジスタが
直列に接続されたトランジスタ列を少なくとも２列以上
並列に接続した遅延制御回路部とを備え、該遅延制御回
路部の各ＭＯＳトランジスタのゲート電極には、前記直
列に接続されたトランジスタ列のいずれを導通するかを
決定する制御信号が印加されるようにしたものである。
延されるべき信号が入力される入力手段と、該入力手段
に接続され、ＣＭＯＳトランジスタで構成されるインバ
ータと、該インバータで遅延された信号が出力される出
力手段と、前記インバータと電源またはグランドとの間
に設けた、少なくとも１つ以上のＭＯＳトランジスタが
直列に接続されたトランジスタ列を少なくとも２列以上
並列に接続した遅延制御回路部とを備え、該遅延制御回
路部の各ＭＯＳトランジスタのゲート電極には、前記直
列に接続されたトランジスタ列のいずれを導通するかを
決定する制御信号が印加されるようにしたものである。
【００１３】
【作用】高精度な分解能を有する基準遅延回路から出力
される基準クロックと、第２クロック（エッジクロッ
ク）との位相合わせを行なって、位相一致時のエッジク
クロックに与えたデータを補正データとして用いるた
め、エッジクロック生成用の遅延回路の分解能を高精度
化できる。
される基準クロックと、第２クロック（エッジクロッ
ク）との位相合わせを行なって、位相一致時のエッジク
クロックに与えたデータを補正データとして用いるた
め、エッジクロック生成用の遅延回路の分解能を高精度
化できる。
【００１４】また、先入れ・先出しメモリにより、設定
遅延量がエッジクロックを書き込みクロックとして遅延
を発生させる回路部に設定できるため、周期クロックの
周期に関係無く設定遅延量を大きくすることができる。
遅延量がエッジクロックを書き込みクロックとして遅延
を発生させる回路部に設定できるため、周期クロックの
周期に関係無く設定遅延量を大きくすることができる。
【００１５】また、遅延回路は、少なくとも１つ以上の
ＭＯＳトランジスタが直列に接続されたトランジスタ列
を少なくとも２列以上並列に接続した遅延制御回路部を
インバータの負荷抵抗として設け、どのトランジスタ列
を選択するかによって、オン抵抗の総和の相違によって
インバータの異なる遅延時間を得ることができる。ＭＯ
Ｓトランジスタの使用により、回路の高集積化が可能に
なり、ＩＣ試験装置の小型化が図れる。この遅延回路の
分解能精度は低いが、この問題は上述した分解能補正手
法により解決することができる。
ＭＯＳトランジスタが直列に接続されたトランジスタ列
を少なくとも２列以上並列に接続した遅延制御回路部を
インバータの負荷抵抗として設け、どのトランジスタ列
を選択するかによって、オン抵抗の総和の相違によって
インバータの異なる遅延時間を得ることができる。ＭＯ
Ｓトランジスタの使用により、回路の高集積化が可能に
なり、ＩＣ試験装置の小型化が図れる。この遅延回路の
分解能精度は低いが、この問題は上述した分解能補正手
法により解決することができる。
【００１６】
【実施例】まず、図１に、本発明によるＩＣ試験装置の
要部である、遅延回路分解能補正回路付きクロック発生
回路の構成を示す。
要部である、遅延回路分解能補正回路付きクロック発生
回路の構成を示す。
【００１７】図１において、周期クロック発生回路１０
１は、所望設定周期に応じた周期クロックを出力端子１
３１に発生する。エッジクロック用計数回路１０２〜１
０６では、公知の様にそれぞれの設定遅延量に応じて、
原振１３０をディジタル計数し、原振周期の整数倍の周
期を有する計数クロックを後段の遅延回路１０８〜１１
２へ出力するものである。エッジクロック用計数回路１
０２〜１０６では得られない微小な遅延時間は、遅延回
路１０８〜１１２で、この入力された計数クロックを、
それぞれの設定遅延量に応じて、原振周期以下の遅延量
で遅延させることにより得る。このようにして、所望の
設定遅延量を持つエッジクロックを作成し、それぞれ出
力端子１３２〜１３６へ出力する。
１は、所望設定周期に応じた周期クロックを出力端子１
３１に発生する。エッジクロック用計数回路１０２〜１
０６では、公知の様にそれぞれの設定遅延量に応じて、
原振１３０をディジタル計数し、原振周期の整数倍の周
期を有する計数クロックを後段の遅延回路１０８〜１１
２へ出力するものである。エッジクロック用計数回路１
０２〜１０６では得られない微小な遅延時間は、遅延回
路１０８〜１１２で、この入力された計数クロックを、
それぞれの設定遅延量に応じて、原振周期以下の遅延量
で遅延させることにより得る。このようにして、所望の
設定遅延量を持つエッジクロックを作成し、それぞれ出
力端子１３２〜１３６へ出力する。
【００１８】遅延回路１０８〜１１２の分解能精度を補
償するために、本実施例では、原振１３０からのクロッ
クを入力して、基準となる高精度な分解能を有する基準
クロックを作成するための基準クロック用計数回路１３
７および基準遅延回路１２９と、基準クロックを各遅延
回路に選択的に分配する分配回路１２８、基準クロック
と計数クロックとを選択的に遅延回路へ入力するための
選択入力ゲート１１３〜１１７、基準クロックが入力さ
れた遅延回路と計数クロックが入力された遅延回路に接
続され、基準クロックと計数クロックとの位相一致を検
出する位相検出回路１２５〜１２７、位相一致検出のた
めの遅延回路へのデータを設定し、位相一致が検出され
たときの設定データを記憶するためのデータ制御保持回
路１１９〜１２３が設けられる。
償するために、本実施例では、原振１３０からのクロッ
クを入力して、基準となる高精度な分解能を有する基準
クロックを作成するための基準クロック用計数回路１３
７および基準遅延回路１２９と、基準クロックを各遅延
回路に選択的に分配する分配回路１２８、基準クロック
と計数クロックとを選択的に遅延回路へ入力するための
選択入力ゲート１１３〜１１７、基準クロックが入力さ
れた遅延回路と計数クロックが入力された遅延回路に接
続され、基準クロックと計数クロックとの位相一致を検
出する位相検出回路１２５〜１２７、位相一致検出のた
めの遅延回路へのデータを設定し、位相一致が検出され
たときの設定データを記憶するためのデータ制御保持回
路１１９〜１２３が設けられる。
【００１９】図４に、データ制御保持回路１１９の構成
例を示す。このデータ制御保持回路１１９は、周期クロ
ックを計数するカウンタ１１９ａと、遅延回路１０８の
高精度分解能を保証する設定データを格納するメモリ１
１９ｂと、このメモリのアドレスを出力するアドレスカ
ウンタ１１９ｃと、カウンタ１１９ａまたはメモリ１１
９ｂの出力を選択して遅延回路１０８へ供給するセレク
タ１１９ｄからなる。セレクタ１１９ｄは図示しない制
御レジスタ等によって、遅延回路の設定データの決定時
にはカウンタ１１９ａの出力を選択し、実際のＩＣ試験
時にはメモリ１１９ｂの出力を選択するよう切換制御さ
れる。ＩＣ試験時には図示しないアドレス設定手段によ
りメモリ１１９ｂにアドレスが与えられる。
例を示す。このデータ制御保持回路１１９は、周期クロ
ックを計数するカウンタ１１９ａと、遅延回路１０８の
高精度分解能を保証する設定データを格納するメモリ１
１９ｂと、このメモリのアドレスを出力するアドレスカ
ウンタ１１９ｃと、カウンタ１１９ａまたはメモリ１１
９ｂの出力を選択して遅延回路１０８へ供給するセレク
タ１１９ｄからなる。セレクタ１１９ｄは図示しない制
御レジスタ等によって、遅延回路の設定データの決定時
にはカウンタ１１９ａの出力を選択し、実際のＩＣ試験
時にはメモリ１１９ｂの出力を選択するよう切換制御さ
れる。ＩＣ試験時には図示しないアドレス設定手段によ
りメモリ１１９ｂにアドレスが与えられる。
【００２０】以下の説明では便宜上、出力端子１３２、
１３３から出力されるエッジクロックの分解能を補正す
る場合について述べる。基準クロック用計数回路１３７
はエッジクロック用計数回路１０２等が出力する計数ク
ロックと同一周期となるように設定されており、基準遅
延回路１２９は、補正に先だって必要とされる分解能の
クロックが高精度に作成できるように事前補正されてい
る。
１３３から出力されるエッジクロックの分解能を補正す
る場合について述べる。基準クロック用計数回路１３７
はエッジクロック用計数回路１０２等が出力する計数ク
ロックと同一周期となるように設定されており、基準遅
延回路１２９は、補正に先だって必要とされる分解能の
クロックが高精度に作成できるように事前補正されてい
る。
【００２１】このようにして作成された基準クロックは
分配回路１２８に入力され、まず、遅延回路１０８には
エッジクロック計数回路１０２からの計数クロックが供
給され、遅延回路１０９には分配回路１２８から基準ク
ロックが供給されるように、エッジクロック用計数回路
１０３の出力と分配回路出力１２８ー２とが共にローレ
ベルに制御される。この後、データ制御保持回路１１９
から遅延回路１０８へ一連の、例えばビットサーチ用の
データ（図４では周期クロックの計数値）を順次供給
し、位相検出回路１２５により計数クロックと基準クロ
ックとの位相一致が検出されるまで、遅延回路１０８に
よる計数クロックの遅延量を変化させる。計数クロック
と基準クロックとの位相一致が検出された時の遅延回路
１０８へのデータを検知し、このデータをデータ制御保
持回路１１９に記憶する。すなわち、図４のデータ制御
保持回路１１９では、位相一致検出信号２０２Ａに従っ
て、その時点のカウンタ１１９ａの計数出力がメモリ１
１９ｂに格納される。これと共に、カウンタ１１９ａが
次のビットサーチ用データの生成のためにリセットされ
る。同時にアドレスカウンタ１１９ｃがインクリメント
される。カウンタ１１９ａをリセットして再度計数を始
めるのは、後述するような低精度の遅延回路を用いたと
きに、遅延回路に与える制御データの大きさと得られる
遅延量とは比例しないだけでなく、部分的には制御デー
タの増加に対して遅延量が減少するような場合も考えれ
らるからである。
分配回路１２８に入力され、まず、遅延回路１０８には
エッジクロック計数回路１０２からの計数クロックが供
給され、遅延回路１０９には分配回路１２８から基準ク
ロックが供給されるように、エッジクロック用計数回路
１０３の出力と分配回路出力１２８ー２とが共にローレ
ベルに制御される。この後、データ制御保持回路１１９
から遅延回路１０８へ一連の、例えばビットサーチ用の
データ（図４では周期クロックの計数値）を順次供給
し、位相検出回路１２５により計数クロックと基準クロ
ックとの位相一致が検出されるまで、遅延回路１０８に
よる計数クロックの遅延量を変化させる。計数クロック
と基準クロックとの位相一致が検出された時の遅延回路
１０８へのデータを検知し、このデータをデータ制御保
持回路１１９に記憶する。すなわち、図４のデータ制御
保持回路１１９では、位相一致検出信号２０２Ａに従っ
て、その時点のカウンタ１１９ａの計数出力がメモリ１
１９ｂに格納される。これと共に、カウンタ１１９ａが
次のビットサーチ用データの生成のためにリセットされ
る。同時にアドレスカウンタ１１９ｃがインクリメント
される。カウンタ１１９ａをリセットして再度計数を始
めるのは、後述するような低精度の遅延回路を用いたと
きに、遅延回路に与える制御データの大きさと得られる
遅延量とは比例しないだけでなく、部分的には制御デー
タの増加に対して遅延量が減少するような場合も考えれ
らるからである。
【００２２】次に、基準遅延回路１２９の設定遅延量を
補正したい分解能の量だけ増加して設定する。その後、
先述と同様に、データ制御保持回路１１９により遅延回
路１０８から出力される計数クロックの遅延量を変化さ
せて、位相検出回路１２５により計数クロックと基準ク
ロックの位相一致が検出された時の遅延回路１０８に与
えたデータを検知し、このデータをデータ制御保持回路
１１８に記憶する。以降、順次同様に、基準遅延回路１
２９の設定遅延量を所望分解能に応じて増加し、一致検
出時の遅延回路１０８の設定データを記憶する動作を繰
返して行なうことにより、出力端子１３２より出力され
るエッジクロックの分解能の補正が行なわれる。このよ
うに、位相一致検出時に遅延回路１０８に与えた設定デ
ータを記憶しておき、必要時にこの設定データを用いれ
ば正確な分解能でクロックを出力することが可能とな
る。
補正したい分解能の量だけ増加して設定する。その後、
先述と同様に、データ制御保持回路１１９により遅延回
路１０８から出力される計数クロックの遅延量を変化さ
せて、位相検出回路１２５により計数クロックと基準ク
ロックの位相一致が検出された時の遅延回路１０８に与
えたデータを検知し、このデータをデータ制御保持回路
１１８に記憶する。以降、順次同様に、基準遅延回路１
２９の設定遅延量を所望分解能に応じて増加し、一致検
出時の遅延回路１０８の設定データを記憶する動作を繰
返して行なうことにより、出力端子１３２より出力され
るエッジクロックの分解能の補正が行なわれる。このよ
うに、位相一致検出時に遅延回路１０８に与えた設定デ
ータを記憶しておき、必要時にこの設定データを用いれ
ば正確な分解能でクロックを出力することが可能とな
る。
【００２３】一方、遅延回路１０９の分解能補正は、遅
延回路１０９に計数クロックが入力され、遅延回路１０
８に基準クロックが入力されるようにしておき、以上の
説明と同様の手順でおこなえばよい。
延回路１０９に計数クロックが入力され、遅延回路１０
８に基準クロックが入力されるようにしておき、以上の
説明と同様の手順でおこなえばよい。
【００２４】本実施例によれば、エッジクロックの分解
能補正を、全エッジクロックの半数ずつ同時に実行する
ことができ、補正に要する時間を短縮できる。
能補正を、全エッジクロックの半数ずつ同時に実行する
ことができ、補正に要する時間を短縮できる。
【００２５】なお、位相検出回路１２５に入力される計
数クロックの数を単一としたが、信号セレクタ等をもち
いて、１つの検出回路に複数の計数クロックを選択的に
入力して補正動作を行なうこともできる。図２はこのよ
うな構成を有する本発明の他の実施例を示す。図１と同
一の部分には同一の番号を付してある。本実施例では、
検出回路２０２が１つだけ設けられ、補正されるべきエ
ッジクロック１３２〜１３６は信号セレクタ２０１によ
り選択的に検出回路２０２に入力される。本実施例にお
ける補正動作は、先の実施例の場合と異なり、遅延回路
１０８から遅延回路１１２まで、順次行なわれる。
数クロックの数を単一としたが、信号セレクタ等をもち
いて、１つの検出回路に複数の計数クロックを選択的に
入力して補正動作を行なうこともできる。図２はこのよ
うな構成を有する本発明の他の実施例を示す。図１と同
一の部分には同一の番号を付してある。本実施例では、
検出回路２０２が１つだけ設けられ、補正されるべきエ
ッジクロック１３２〜１３６は信号セレクタ２０１によ
り選択的に検出回路２０２に入力される。本実施例にお
ける補正動作は、先の実施例の場合と異なり、遅延回路
１０８から遅延回路１１２まで、順次行なわれる。
【００２６】さらに、基準クロック用計数回路１３７、
基準遅延回路１２９、および検出回路１２５を複数個設
け、補正を並列に行なうことも可能である。
基準遅延回路１２９、および検出回路１２５を複数個設
け、補正を並列に行なうことも可能である。
【００２７】このようなクロックパルスを発生するため
の実施例について、図３、図１３〜図１５を用いて説明
する。発生しようとするクロックは、図１３，１４に示
す周期クロック３２１およびエッジクロック３２２であ
る。これらのクロックの発生に先だって、周期クロック
３２１では所望の設定周期Ｒ（Ｋ）が、エッジクロック
３２２では周期クロックからの設定遅延量Ｅ（Ｋ）が決
定され、設定周期Ｒ（Ｋ）および設定遅延量Ｅ（Ｋ）
は、予めメモリＡ３０７、メモリＣ３１２にそれぞれ格
納されている（Ｋ＝１、２、３...Ｎ...）。尚、メモリ
Ｂ３１１は、メモリＡと同一の内容（設定周期）が格納
されているものである。本例では、これら設定値Ｒ
（Ｋ）、Ｅ（Ｋ）を、図１５に示す様に便宜的に原振周
期ｔの任意数倍で表し、設定されているものとする。な
お、本実施例を図１の実施例と組み合わせ、遅延回路３
０５、３１８等は図１で説明した手順により予め分解能
を補正しておくことができる。
の実施例について、図３、図１３〜図１５を用いて説明
する。発生しようとするクロックは、図１３，１４に示
す周期クロック３２１およびエッジクロック３２２であ
る。これらのクロックの発生に先だって、周期クロック
３２１では所望の設定周期Ｒ（Ｋ）が、エッジクロック
３２２では周期クロックからの設定遅延量Ｅ（Ｋ）が決
定され、設定周期Ｒ（Ｋ）および設定遅延量Ｅ（Ｋ）
は、予めメモリＡ３０７、メモリＣ３１２にそれぞれ格
納されている（Ｋ＝１、２、３...Ｎ...）。尚、メモリ
Ｂ３１１は、メモリＡと同一の内容（設定周期）が格納
されているものである。本例では、これら設定値Ｒ
（Ｋ）、Ｅ（Ｋ）を、図１５に示す様に便宜的に原振周
期ｔの任意数倍で表し、設定されているものとする。な
お、本実施例を図１の実施例と組み合わせ、遅延回路３
０５、３１８等は図１で説明した手順により予め分解能
を補正しておくことができる。
【００２８】図３に示すように本例では、原振３０１か
らのクロックパルスを計数するためのカウンタ３０２が
設けられ、カウンタ出力は一致回路Ａ３０３、一致回路
Ｂ３１６に入力される。一方、メモリＡ３０７では、ラ
ッチＡ３０６を介して設定周期が格納されているアドレ
ス（図１３，１４中、Ａ（Ｋ））が供給され、このアド
レスに従って設定周期Ｒ（Ｋ）が、加算回路Ａ３０８、
ラッチＢ３０９で構成される演算回路へ読み出される。
この演算回路は、メモリＡから読み出される設定周期を
順次加算し、累積しておくためのものである。演算回路
の出力（ラッチＢ３０９の出力）は遅延回路Ａ３０５の
遅延量を制御する。一致回路Ａ３０３では、演算回路の
出力値（図１３，１４中、Ｃ（Ｋ））とカウンタ出力値
との一致が見られた場合に、ゲートＡ３０４を開き原振
クロックを通過させることにより、原振周期の整数倍の
クロックを作成し、遅延回路Ａ３０５に入力する。遅延
回路Ａ３０５では、原振周期以下の遅延量が設定されて
おり、所望の設定周期を有する周期クロック３２１が作
成される。例えば、設定周期Ｒ（Ｎ）＝１.７５ｔに相
当する周期クロックを発生する場合には、演算回路の出
力値Ｃ（Ｎ）は１２.２５ｔ＝１２ｔ＋０.２５ｔであ
り、カウンタ３０２の出力値が１２となった時に一致回
路Ａ３０２で一致が検出されゲートＡ３０３よりクロッ
クパルスが出力される。この時、遅延回路Ａには０.２
５ｔの遅延量が設定されており、この設定値に応じてク
ロックパルスが遅延され、周期１.７５ｔの周期パルス
３２１が出力される。
らのクロックパルスを計数するためのカウンタ３０２が
設けられ、カウンタ出力は一致回路Ａ３０３、一致回路
Ｂ３１６に入力される。一方、メモリＡ３０７では、ラ
ッチＡ３０６を介して設定周期が格納されているアドレ
ス（図１３，１４中、Ａ（Ｋ））が供給され、このアド
レスに従って設定周期Ｒ（Ｋ）が、加算回路Ａ３０８、
ラッチＢ３０９で構成される演算回路へ読み出される。
この演算回路は、メモリＡから読み出される設定周期を
順次加算し、累積しておくためのものである。演算回路
の出力（ラッチＢ３０９の出力）は遅延回路Ａ３０５の
遅延量を制御する。一致回路Ａ３０３では、演算回路の
出力値（図１３，１４中、Ｃ（Ｋ））とカウンタ出力値
との一致が見られた場合に、ゲートＡ３０４を開き原振
クロックを通過させることにより、原振周期の整数倍の
クロックを作成し、遅延回路Ａ３０５に入力する。遅延
回路Ａ３０５では、原振周期以下の遅延量が設定されて
おり、所望の設定周期を有する周期クロック３２１が作
成される。例えば、設定周期Ｒ（Ｎ）＝１.７５ｔに相
当する周期クロックを発生する場合には、演算回路の出
力値Ｃ（Ｎ）は１２.２５ｔ＝１２ｔ＋０.２５ｔであ
り、カウンタ３０２の出力値が１２となった時に一致回
路Ａ３０２で一致が検出されゲートＡ３０３よりクロッ
クパルスが出力される。この時、遅延回路Ａには０.２
５ｔの遅延量が設定されており、この設定値に応じてク
ロックパルスが遅延され、周期１.７５ｔの周期パルス
３２１が出力される。
【００２９】エッジクロック３２２の発生に関しては、
設定周期Ｒ（Ｋ）及び設定遅延量Ｅ（Ｋ）が格納されて
いるメモリＢ３１１、メモリＣ３１２のアドレスが、周
期クロック３２１に同期して先入れ・先出し（ＦＩＦ
Ｏ）メモリ３１０へ書き込まれ、エッジクロック３２２
が与えるタイミングで出力され、メモリＢ３１１、メモ
リＣ３１２から、設定周期Ｒ（Ｋ）及び設定遅延量Ｅ
（Ｋ）が読み出される。加算回路Ｂ３１３とラッチＣ３
１４で構成される演算回路では、前述と同様にＫー１番
目までの設定周期の加算と累積が行なわれ、この累積値
が加算回路Ｃ３１５により設定遅延量Ｅ（Ｋ）と加算さ
れ、その出力値Ｄ（Ｋ）とカウンタ３０２の出力値との
一致が、一致回路Ｂ３１６により検出される。ゲートＢ
３１７は一致が検出された時に開き、原振３０１からの
クロックパルスを通過させ、原振周期の整数倍の周期を
有するクロックを作成し、遅延回路Ｂ３１８により原振
周期以下の遅延を行なって、所望のエッジクロック３２
２を得る。遅延回路Ｂ３１８の遅延量は加算回路Ｃ３１
５の出力値Ｄ（Ｋ）により制御される。例えば、図１３
〜図１５に示す、設定周期Ｒ（Ｎ）＝１.７５ｔに対し
て設定遅延量Ｅ（Ｎ）＝２ｔのエッジクロックを発生す
る場合には、加算回路Ｃ３１５の出力値Ｄ（Ｎ）は１
２.５ｔ＝１２ｔ＋０.５ｔであり、カウンタ３０２の出
力値が１２となった時に一致回路Ｂ３１６で一致が検出
され、ゲートＢ３１７からクロックパルスが出力され
る。この時、遅延回路Ｂ３１８には、０.５ｔの遅延量
が設定されており、この設定値に応じてクロックパルス
が遅延され、設定遅延量２ｔのエッジクロック３２２が
出力される。また、この場合には、エッジクロックに同
期してデータ（メモリＢ，Ｃのアドレス）を出力する先
入れ・先出しメモリ３１０を設けたことにより、Ｎ番目
のエッジクロック３２２の設定遅延量Ｅ（Ｎ）を、周期
クロック３２１のＮ番目の設定周期Ｒ（Ｎ）よりも大き
な値とすることができ、Ｎ＋１番目の周期クロックより
も時間的にうしろに設定することが可能となっている。
本例では、エッジクロックの設定は、先入れ・先出しメ
モリの深さをＭ段とすれば、Ｎ＋Ｍー１番目の周期クロ
ックよりも後ろに設定することが可能である。
設定周期Ｒ（Ｋ）及び設定遅延量Ｅ（Ｋ）が格納されて
いるメモリＢ３１１、メモリＣ３１２のアドレスが、周
期クロック３２１に同期して先入れ・先出し（ＦＩＦ
Ｏ）メモリ３１０へ書き込まれ、エッジクロック３２２
が与えるタイミングで出力され、メモリＢ３１１、メモ
リＣ３１２から、設定周期Ｒ（Ｋ）及び設定遅延量Ｅ
（Ｋ）が読み出される。加算回路Ｂ３１３とラッチＣ３
１４で構成される演算回路では、前述と同様にＫー１番
目までの設定周期の加算と累積が行なわれ、この累積値
が加算回路Ｃ３１５により設定遅延量Ｅ（Ｋ）と加算さ
れ、その出力値Ｄ（Ｋ）とカウンタ３０２の出力値との
一致が、一致回路Ｂ３１６により検出される。ゲートＢ
３１７は一致が検出された時に開き、原振３０１からの
クロックパルスを通過させ、原振周期の整数倍の周期を
有するクロックを作成し、遅延回路Ｂ３１８により原振
周期以下の遅延を行なって、所望のエッジクロック３２
２を得る。遅延回路Ｂ３１８の遅延量は加算回路Ｃ３１
５の出力値Ｄ（Ｋ）により制御される。例えば、図１３
〜図１５に示す、設定周期Ｒ（Ｎ）＝１.７５ｔに対し
て設定遅延量Ｅ（Ｎ）＝２ｔのエッジクロックを発生す
る場合には、加算回路Ｃ３１５の出力値Ｄ（Ｎ）は１
２.５ｔ＝１２ｔ＋０.５ｔであり、カウンタ３０２の出
力値が１２となった時に一致回路Ｂ３１６で一致が検出
され、ゲートＢ３１７からクロックパルスが出力され
る。この時、遅延回路Ｂ３１８には、０.５ｔの遅延量
が設定されており、この設定値に応じてクロックパルス
が遅延され、設定遅延量２ｔのエッジクロック３２２が
出力される。また、この場合には、エッジクロックに同
期してデータ（メモリＢ，Ｃのアドレス）を出力する先
入れ・先出しメモリ３１０を設けたことにより、Ｎ番目
のエッジクロック３２２の設定遅延量Ｅ（Ｎ）を、周期
クロック３２１のＮ番目の設定周期Ｒ（Ｎ）よりも大き
な値とすることができ、Ｎ＋１番目の周期クロックより
も時間的にうしろに設定することが可能となっている。
本例では、エッジクロックの設定は、先入れ・先出しメ
モリの深さをＭ段とすれば、Ｎ＋Ｍー１番目の周期クロ
ックよりも後ろに設定することが可能である。
【００３０】図５は本発明の他の実施例であり、図３と
同一の部分には同一番号を付してある。本実施例では、
前述のメモリＢ３１１および、加算回路Ｂ３１３とラッ
チＣ３１４で構成される演算回路のかわりに、第２の先
入れ・先出しメモリ５０１が設けられる。先入れ・先出
しメモリ５０１には、周期クロック側の累積値が、周期
クロック３２１により書き込まれ、エッジクロック３２
２により読み出されるため、加算回路Ｃ３１５からは前
述と同様の演算結果が得られエッジクロックを発生する
ことが可能である。
同一の部分には同一番号を付してある。本実施例では、
前述のメモリＢ３１１および、加算回路Ｂ３１３とラッ
チＣ３１４で構成される演算回路のかわりに、第２の先
入れ・先出しメモリ５０１が設けられる。先入れ・先出
しメモリ５０１には、周期クロック側の累積値が、周期
クロック３２１により書き込まれ、エッジクロック３２
２により読み出されるため、加算回路Ｃ３１５からは前
述と同様の演算結果が得られエッジクロックを発生する
ことが可能である。
【００３１】以上の実施例における遅延回路は、例えば
図６〜図１０に示される回路構成で実現できる。図６に
おいて、本例による遅延回路には遅延されるべきパルス
が、緩衝回路である入力用インバータ６０５を経て次段
のインバータ６０６に入力される。インバータ６０６の
Ｐチャネルトランジスタ（以下、ＰーＣＨトランジスタ
とする）６０６ａと電源ＶＣＣとの間には、それぞれ直
列接続数が１、２、３、および４であるＰーＣＨトラン
ジスタ列６０１、６０２、６０３、および６０４が並列
に接続された遅延制御回路と、制御入力６０９〜６１２
が設けられている。従って、制御入力６０９〜６１２の
いずれかにローレベル論理信号を与えることにより、対
応したトランジスタ列毎にオン状態とし、インバータ６
０６と電源ＶＣＣ間を、ＰーＣＨトランジスタのオン抵
抗を介して導通状態とすることができ、ローレベル論理
信号の与え方により遅延制御回路内のオン抵抗の値を変
えることが可能である。一方、インバータ６０６に入力
されるパルスの遅延時間は近似的に、インバータ６０６
のＰーＣＨトランジスタと遅延制御回路と出力用インバ
ータ６０７の入力までで構成される回路の時定数に比例
したものとなるため、制御入力６０９〜６１２に入力す
るローレベル論理信号の与え方を変えれば、異なったオ
ン抵抗の値に応じて、異なった遅延量を持つパルスがイ
ンバータ６０６より出力される。一例として、制御入力
６１２にローレベル論理信号を与え、制御入力６０９〜
６１１にハイレベル論理信号を与えた場合には、トラン
ジスタ列６０４だけがオン状態となり、１つのＰーＣＨ
トランジスタのオン抵抗をＲとおくと、インバータ６０
６と電源ＶＣＣは４Ｒの抵抗を介して接続されたことに
なり、インバータ６０６のＰーＣＨトランジスタと直列
接続されるため、オン抵抗の総和は５Ｒである。これに
対して、制御入力６１１だけにローレベル論理信号を入
力した場合には、オン抵抗の総和は３Ｒ＋Ｒ＝４Ｒとな
る。従って、この２つの場合に得られる入力パルスの遅
延時間の差は、オン抵抗の変化分のみで決定し、５Ｒー
４Ｒ＝Ｒに対応した遅延時間差が得られることになる。
図１６に、本実施例で得られるオン抵抗の、全ての組み
合せについて示す。図１６において、Ａはトランジスタ
列６０１を、Ｂはトランジスタ列６０２を、Ｃはトラン
ジスタ列６０３を、Ｄはトランジスタ列６０４を表すも
のであり、Ａ＾Ｂ＾Ｃは、トランジスタ列６０１、６０
２、６０３がオン状態となり、並列に接続されたことを
示す。以上のようにして遅延された入力パルスは、出力
回路であるインバータ６０７に入力され、正規の論理電
圧レベルを有するパルスに復元され出力される。本遅延
回路では縦続に接続するか、あるいは、遅延制御回路内
の直並列に設けたトランジスタの個数を適宜変えること
により、より大きな遅延時間幅またはより小さな遅延時
間差を得ることが可能である。
図６〜図１０に示される回路構成で実現できる。図６に
おいて、本例による遅延回路には遅延されるべきパルス
が、緩衝回路である入力用インバータ６０５を経て次段
のインバータ６０６に入力される。インバータ６０６の
Ｐチャネルトランジスタ（以下、ＰーＣＨトランジスタ
とする）６０６ａと電源ＶＣＣとの間には、それぞれ直
列接続数が１、２、３、および４であるＰーＣＨトラン
ジスタ列６０１、６０２、６０３、および６０４が並列
に接続された遅延制御回路と、制御入力６０９〜６１２
が設けられている。従って、制御入力６０９〜６１２の
いずれかにローレベル論理信号を与えることにより、対
応したトランジスタ列毎にオン状態とし、インバータ６
０６と電源ＶＣＣ間を、ＰーＣＨトランジスタのオン抵
抗を介して導通状態とすることができ、ローレベル論理
信号の与え方により遅延制御回路内のオン抵抗の値を変
えることが可能である。一方、インバータ６０６に入力
されるパルスの遅延時間は近似的に、インバータ６０６
のＰーＣＨトランジスタと遅延制御回路と出力用インバ
ータ６０７の入力までで構成される回路の時定数に比例
したものとなるため、制御入力６０９〜６１２に入力す
るローレベル論理信号の与え方を変えれば、異なったオ
ン抵抗の値に応じて、異なった遅延量を持つパルスがイ
ンバータ６０６より出力される。一例として、制御入力
６１２にローレベル論理信号を与え、制御入力６０９〜
６１１にハイレベル論理信号を与えた場合には、トラン
ジスタ列６０４だけがオン状態となり、１つのＰーＣＨ
トランジスタのオン抵抗をＲとおくと、インバータ６０
６と電源ＶＣＣは４Ｒの抵抗を介して接続されたことに
なり、インバータ６０６のＰーＣＨトランジスタと直列
接続されるため、オン抵抗の総和は５Ｒである。これに
対して、制御入力６１１だけにローレベル論理信号を入
力した場合には、オン抵抗の総和は３Ｒ＋Ｒ＝４Ｒとな
る。従って、この２つの場合に得られる入力パルスの遅
延時間の差は、オン抵抗の変化分のみで決定し、５Ｒー
４Ｒ＝Ｒに対応した遅延時間差が得られることになる。
図１６に、本実施例で得られるオン抵抗の、全ての組み
合せについて示す。図１６において、Ａはトランジスタ
列６０１を、Ｂはトランジスタ列６０２を、Ｃはトラン
ジスタ列６０３を、Ｄはトランジスタ列６０４を表すも
のであり、Ａ＾Ｂ＾Ｃは、トランジスタ列６０１、６０
２、６０３がオン状態となり、並列に接続されたことを
示す。以上のようにして遅延された入力パルスは、出力
回路であるインバータ６０７に入力され、正規の論理電
圧レベルを有するパルスに復元され出力される。本遅延
回路では縦続に接続するか、あるいは、遅延制御回路内
の直並列に設けたトランジスタの個数を適宜変えること
により、より大きな遅延時間幅またはより小さな遅延時
間差を得ることが可能である。
【００３２】図６における第２出力用インバータ６０８
は、遅延制御回路内の直列トランジスタ列の導通を個別
に試験するために設けられたものである。例えば、まず
制御入力６１１だけにローレベル論理信号を与えた後、
入力６１６にローレベル信号を与えた時に、出力６１５
がハイレベルとなることによりトランジスタ列６０３が
導通したことを検知する。次に入力６１６にハイレベル
論理信号を与えて、出力６１５をローレベルとした後、
次に制御入力６０９〜６１２の全てにハイレベル論理信
号を入力し、入力６１３にローレベル論理信号を入力し
ても、出力６１５がローレベルのままであることを確認
した後に、制御入力６１２にローレベル論理信号を、入
力６１６にローレベル論理信号を順次与えて、出力６１
５がハイレベルとなることを検知することによりトラン
ジスタ列６０４の導通を試験することができる。
は、遅延制御回路内の直列トランジスタ列の導通を個別
に試験するために設けられたものである。例えば、まず
制御入力６１１だけにローレベル論理信号を与えた後、
入力６１６にローレベル信号を与えた時に、出力６１５
がハイレベルとなることによりトランジスタ列６０３が
導通したことを検知する。次に入力６１６にハイレベル
論理信号を与えて、出力６１５をローレベルとした後、
次に制御入力６０９〜６１２の全てにハイレベル論理信
号を入力し、入力６１３にローレベル論理信号を入力し
ても、出力６１５がローレベルのままであることを確認
した後に、制御入力６１２にローレベル論理信号を、入
力６１６にローレベル論理信号を順次与えて、出力６１
５がハイレベルとなることを検知することによりトラン
ジスタ列６０４の導通を試験することができる。
【００３３】図７〜図１０は、遅延回路の他の構成例を
示すものであり、図６と同一部分には同一番号を付して
ある。図７の例では制御入力が直列トランジスタ列の１
つだけに入力され、他のトランジスタのゲート電極は接
地されている場合である。これにより、遅延時間設定の
切換を高速に行える。図８、図９は、直列トランジスタ
列６０１〜６０４による第１遅延制御回路と、これに直
列に設けられた第２遅延制御回路８０１が、インバータ
６０６の出力と電源との間に設けられたものである。図
１０は、図８の例において第２遅延制御回路を設けず
に、第１遅延制御回路を直接インバータ出力に接続した
例である。尚、以上の説明では遅延制御回路をＰーＣＨ
トランジスタにより構成したが、ＮーＣＨトランジスタ
を用いても同様に構成できる。
示すものであり、図６と同一部分には同一番号を付して
ある。図７の例では制御入力が直列トランジスタ列の１
つだけに入力され、他のトランジスタのゲート電極は接
地されている場合である。これにより、遅延時間設定の
切換を高速に行える。図８、図９は、直列トランジスタ
列６０１〜６０４による第１遅延制御回路と、これに直
列に設けられた第２遅延制御回路８０１が、インバータ
６０６の出力と電源との間に設けられたものである。図
１０は、図８の例において第２遅延制御回路を設けず
に、第１遅延制御回路を直接インバータ出力に接続した
例である。尚、以上の説明では遅延制御回路をＰーＣＨ
トランジスタにより構成したが、ＮーＣＨトランジスタ
を用いても同様に構成できる。
【００３４】
【発明の効果】本発明によるＩＣ試験装置によれば、分
解能の精度が低い遅延回路を用いて、高い分解能のクロ
ックを発生することができる。また、その設定基準とな
る周期クロックの周期を越えて発生させることができ
る。遅延回路そのものについても高い時間分解能で大き
な遅延可変幅が得られる。
解能の精度が低い遅延回路を用いて、高い分解能のクロ
ックを発生することができる。また、その設定基準とな
る周期クロックの周期を越えて発生させることができ
る。遅延回路そのものについても高い時間分解能で大き
な遅延可変幅が得られる。
【図１】本発明によるＩＣ試験装置における分解能補正
回路付きクロック発生回路の一例のブロック図である。
回路付きクロック発生回路の一例のブロック図である。
【図２】本発明における分解能補正回路付きクロック発
生回路の他の例を示すブロック図である。
生回路の他の例を示すブロック図である。
【図３】図１、図２に示したクロック発生回路の一例の
ブロック図である。
ブロック図である。
【図４】図１、図２に示したデータ制御保持回路の一例
のブロック図である。
のブロック図である。
【図５】クロック発生回路の他の例を示すブロック図で
ある。
ある。
【図６】図１、図２に示した遅延回路の一構成例の回路
図である。
図である。
【図７】遅延回路の第２の構成例の回路図である。
【図８】遅延回路の第３の構成例の回路図である。
【図９】遅延回路の第４の構成例の回路図である。
【図１０】遅延回路の第５の構成例の回路図である。
【図１１】従来例を示す構成図である。
【図１２】従来例における所望のタイムチャートであ
る。
る。
【図１３】本発明におけるクロック発生回路のタイムチ
ャートの一部である。
ャートの一部である。
【図１４】図１３のタイムチャートに続くタイムチャー
トの他の部分である。
トの他の部分である。
【図１５】図３に示すクロック発生回路における各設定
値の説明図である。
値の説明図である。
【図１６】図６に示す遅延回路における各抵抗値の説明
図である。
図である。
１０２〜１０６…エッジクロック用計数回路、１２９…
基準遅延回路、１２８…分配回路、１２５〜１２７…位
相一致回路、１０８〜１１２…遅延回路、１１９〜１２
３…データ制御保持回路。
基準遅延回路、１２８…分配回路、１２５〜１２７…位
相一致回路、１０８〜１１２…遅延回路、１１９〜１２
３…データ制御保持回路。
【手続補正書】
【提出日】平成１３年１１月２０日（２００１．１１．
２０）
２０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 ＩＣ試験装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【課題を解決するための手段】 本発明に係るＩＣ試験装
置は、一定周期のクロックパルスを発生する原振と、該
原振からのクロックパルスを入力し所望の周期を有する
第１クロックを発生する手段と、該第１クロックから所
望の遅延量だけ遅延した複数の第２クロックを作成する
手段とを備えたＩＣ試験装置において、前記第１クロッ
クの発生手段は、前記原振からのクロックパルスを計数
する計数手段と、所望の周期に対応したデータを保持す
る第１記憶手段から逐次読み出されたデータを累積加算
する第１の演算手段と、前記第１の演算手段と前記計数
手段の両出力を比較し一致を検出する第１の一致検出手
段と、前記第１の一致検出手段により一致が検出された
場合に、前記原振からのクロックパルスを入力して遅延
する第１の遅延制御手段と、を備え、前記第２クロック
の発生手段は、前記第１の記憶手段と同じ内容のデータ
が格納されている第２の記憶手段と、第２クロックの所
望の遅延量が格納された第３の記憶手段と、前記第２お
よび前記第３の記憶手段のアドレスを前記第１クロック
に同期して格納し、前記第２クロックに同期して読み出
す先入れ・先出しメモリと、前記第２の記憶手段から読
み出されたデータを累積加算する第２の演算手段と、前
記第２の演算手段の出力と前記第３の記憶手段からのデ
ータとを加算する加算手段と、前記加算手段と前記計数
手段の両出力とを比較し、一致を検出する第２の一致検
出手段と、前記第２の一致検出手段によって一致が検出
された場合に原振からのクロックパルスを入力して遅延
する第２の遅延制御手段と、を備えるものである。
置は、一定周期のクロックパルスを発生する原振と、該
原振からのクロックパルスを入力し所望の周期を有する
第１クロックを発生する手段と、該第１クロックから所
望の遅延量だけ遅延した複数の第２クロックを作成する
手段とを備えたＩＣ試験装置において、前記第１クロッ
クの発生手段は、前記原振からのクロックパルスを計数
する計数手段と、所望の周期に対応したデータを保持す
る第１記憶手段から逐次読み出されたデータを累積加算
する第１の演算手段と、前記第１の演算手段と前記計数
手段の両出力を比較し一致を検出する第１の一致検出手
段と、前記第１の一致検出手段により一致が検出された
場合に、前記原振からのクロックパルスを入力して遅延
する第１の遅延制御手段と、を備え、前記第２クロック
の発生手段は、前記第１の記憶手段と同じ内容のデータ
が格納されている第２の記憶手段と、第２クロックの所
望の遅延量が格納された第３の記憶手段と、前記第２お
よび前記第３の記憶手段のアドレスを前記第１クロック
に同期して格納し、前記第２クロックに同期して読み出
す先入れ・先出しメモリと、前記第２の記憶手段から読
み出されたデータを累積加算する第２の演算手段と、前
記第２の演算手段の出力と前記第３の記憶手段からのデ
ータとを加算する加算手段と、前記加算手段と前記計数
手段の両出力とを比較し、一致を検出する第２の一致検
出手段と、前記第２の一致検出手段によって一致が検出
された場合に原振からのクロックパルスを入力して遅延
する第２の遅延制御手段と、を備えるものである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【作用】 先入れ・先出しメモリにより、設定遅延量がエ
ッジクロックを書き込みクロックとして遅延を発生させ
る回路部に設定できるため、周期クロックの周期に関係
無く設定遅延量を大きくすることができる。
ッジクロックを書き込みクロックとして遅延を発生させ
る回路部に設定できるため、周期クロックの周期に関係
無く設定遅延量を大きくすることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正内容】
【００３４】
【発明の効果】本発明によるＩＣ試験装置によれば、エ
ッジクロックの遅延量を周期クロックの周期を越えて設
定することができる。
ッジクロックの遅延量を周期クロックの周期を越えて設
定することができる。
Claims (11)
- 【請求項１】一定周期のクロックパルスを発生する原振
と、該原振からのクロックパルスを入力し所望周期の第
１クロックを発生する手段と、該原振からのクロックパ
ルスを計数して、該原振周期の整数倍の周期を有する複
数の計数クロックを作成する複数の計数回路と、該複数
の計数クロックをそれぞれ遅延させることにより複数の
第２クロックを発生する複数の遅延回路とを備えたＩＣ
試験装置において、 高精度な時間分解能を有し、前記原振からのクロックを
入力して、補正の基準となる基準クロックを発生する基
準クロック発生手段と、 該基準クロックを任意の前記遅延回路へ分配する分配手
段と、 前記遅延回路の入力側に設けられ、該遅延回路へ当該計
数クロックおよび前記基準クロックのどちらかを選択的
に入力するための選択入力手段と、 それぞれ１対の遅延回路の出力が接続され、両遅延回路
をそれぞれ通過した第２クロックと基準クロックの位相
一致を検出する複数の位相検出手段と、 前記第２クロック側の遅延回路に与えるデータを可変す
る制御手段と、 前記位相検出手段による一致検出時の第２クロック側の
遅延回路に与えたデータを記憶保持する記憶手段と、 を具備したことを特徴とするＩＣ試験装置。 - 【請求項２】前記複数の位相検出手段に代えて単一の位
相検出手段を設けるとともに、前記複数の遅延回路の複
数の出力から１対の出力を選択する選択手段を設け、各
１対の出力について前記単一の位相検出手段を共用する
ことを特徴とする請求項１記載のＩＣ試験装置。 - 【請求項３】一定周期のクロックパルスを発生する原振
と、該原振からのクロックパルスを入力し所望の周期を
有する第１クロックを発生する手段と、該第１クロック
から所望の遅延量だけ遅延した複数の第２クロックを作
成する手段とを備えたＩＣ試験装置において、 第１クロックの発生手段は、前記原振からのクロックパ
ルスを計数する計数手段と、所望の周期に対応したデー
タを保持する第１記憶手段から逐次読み出されたデータ
を累積加算する第１の演算手段と、該第１演算手段と前
記計数手段の両出力を比較し一致を検出する第１の一致
検出手段と、一致が検出された時に前記原振からのクロ
ックパルスを入力して遅延する第１の遅延制御手段とに
より構成され、 第２クロックの発生手段は、前記第１の記憶手段と同じ
内容のデータが格納されている第２の記憶手段と、第２
クロックの所望の遅延量が格納された第３の記憶手段
と、第２、第３の記憶手段のアドレスを前記第１クロッ
クに同期して格納し、前記第２クロックに同期して読み
出す先入れ・先出しメモリと、前記第２の記憶手段から
読み出されたデータを累積加算する第２の演算手段と、
該第２の演算手段の出力と前記第３の記憶手段からのデ
ータとを加算する加算手段と、該加算手段と前記計数手
段の両出力を比較し一致を検出する第２の一致検出手段
と、一致が検出された時に原振からのクロックパルスを
入力して遅延する第２の遅延制御手段により構成される
ことを特徴とするＩＣ試験装置。 - 【請求項４】前記第２の記憶手段および第２の演算手段
に代えて第２の先いれ・先だしメモリを設け、該第２の
先いれ・先だしメモリに前記第１の演算手段の出力を前
記第１クロックに同期して格納し前記第２クロックに同
期して読み出すことを特徴とする請求項３記載のＩＣ試
験装置。 - 【請求項５】遅延されるべき信号が入力される入力手段
と、 該入力手段に接続され、ＣＭＯＳトランジスタで構成さ
れるインバータと、 該インバータで遅延された信号が出力される出力手段
と、 前記インバータと電源またはグランドとの間に設けた、
少なくとも１つ以上のＭＯＳトランジスタが直列に接続
されたトランジスタ列を少なくとも２列以上並列に接続
した遅延制御回路部とを備え、 該遅延制御回路部の各ＭＯＳトランジスタのゲート電極
には、前記直列に接続されたトランジスタ列のいずれを
導通するかを決定する制御信号が印加されることを特徴
とする遅延回路。 - 【請求項６】遅延されるべき信号が入力される入力手段
と、 該入力手段に接続され、ＣＭＯＳトランジスタで構成さ
れるインバータと、 該インバータで遅延された信号が出力される出力手段
と、 前記インバータと電源またはグランドとの間に設けた、
少なくとも１つ以上のＭＯＳトランジスタが直列に接続
されたトランジスタ列を少なくとも２列以上並列に接続
した第１遅延制御回路部と、 該第１遅延制御回路部と直列に接続される第２遅延制御
回路部とを備え、 該第１遅延制御回路部のＭＯＳトランジスタのゲート電
極には、前記直列に接続されたトランジスタ列のいずれ
を導通するかを決定する制御信号が入力され、前記第２
遅延制御回路部のＭＯＳトランジスタのゲート電極に
は、前記インバータの入力信号が入力されることを特徴
とする遅延回路。 - 【請求項７】遅延されるべき信号が入力される入力手段
と、 該入力手段に接続され、ＣＭＯＳトランジスタで構成さ
れるインバータと、 該インバータで遅延された信号が出力される出力手段
と、 前記インバータと電源またはグランドとの間に設けた、
少なくとも１つ以上のＭＯＳトランジスタが直列に接続
されたトランジスタ列を少なくとも２列以上並列に接続
した遅延制御回路部とを備え、 該遅延制御回路部の各トランジスタ列の少なくとも１つ
以上のＭＯＳトランジスタのゲート電極には前記インバ
ータの入力信号が入力され、他の該ＭＯＳトランジスタ
のゲート電極には、前記直列に接続されたトランジスタ
列のいずれを導通するかを決定する制御信号が印加され
ることを特徴とする遅延回路。 - 【請求項８】前記制御信号が印加される遅延制御回路部
の各トランジスタ列に共通に直列接続された他の出力手
段をさらに備えたことを特徴とする請求項５、６または
７記載の遅延回路。 - 【請求項９】前記入力手段および前記出力手段が、ＣＭ
ＯＳトランジスタで構成されるインバータであることを
特徴とする請求項５、６、７または８記載の遅延回路。 - 【請求項１０】前記遅延制御回路部の直列接続された各
トランジスタ列について、１個のトランジスタのゲート
電極にのみ前記制御信号が印加され、他のトランジスタ
のゲート電極には該トランジスタを導通させる固定電位
を印加することを特徴とする請求項５、６または７記載
の遅延回路。 - 【請求項１１】請求項５〜１０のいずれかに記載の遅延
回路を備えたことを特徴とするＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323699A JP3507467B2 (ja) | 2001-10-22 | 2001-10-22 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001323699A JP3507467B2 (ja) | 2001-10-22 | 2001-10-22 | Ｉｃ試験装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30428891A Division JP3255667B2 (ja) | 1991-11-20 | 1991-11-20 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002196049A true JP2002196049A (ja) | 2002-07-10 |
| JP3507467B2 JP3507467B2 (ja) | 2004-03-15 |
Family
ID=19140554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001323699A Expired - Lifetime JP3507467B2 (ja) | 2001-10-22 | 2001-10-22 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3507467B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004031788A1 (ja) * | 2002-10-01 | 2004-04-15 | Advantest Corporation | マルチストローブ装置、試験装置、及び調整方法 |
| US7132844B2 (en) | 2002-11-21 | 2006-11-07 | Advantest Corporation | Testing device and testing method for testing an electronic device |
| JP2007097078A (ja) * | 2005-09-30 | 2007-04-12 | Yokogawa Electric Corp | プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 |
| US7406646B2 (en) | 2002-10-01 | 2008-07-29 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
-
2001
- 2001-10-22 JP JP2001323699A patent/JP3507467B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004031788A1 (ja) * | 2002-10-01 | 2004-04-15 | Advantest Corporation | マルチストローブ装置、試験装置、及び調整方法 |
| US7406646B2 (en) | 2002-10-01 | 2008-07-29 | Advantest Corporation | Multi-strobe apparatus, testing apparatus, and adjusting method |
| US7132844B2 (en) | 2002-11-21 | 2006-11-07 | Advantest Corporation | Testing device and testing method for testing an electronic device |
| JP2007097078A (ja) * | 2005-09-30 | 2007-04-12 | Yokogawa Electric Corp | プログラマブル遅延発生装置の調整方法及び調整装置並びに半導体検査装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3507467B2 (ja) | 2004-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0136204B1 (en) | Control of signal timing apparatus in automatic test systems using minimal memory | |
| US5745498A (en) | Rapid compare of two binary numbers | |
| EP0161639B1 (en) | Self contained array timing | |
| US5438259A (en) | Digital circuitry apparatus | |
| US6493829B1 (en) | Semiconductor device enable to output a counter value of an internal clock generation in a test mode | |
| US6456561B2 (en) | Synchronous semiconductor memory device | |
| US4789835A (en) | Control of signal timing apparatus in automatic test systems using minimal memory | |
| US4837521A (en) | Delay line control system for automatic test equipment | |
| JP2590741Y2 (ja) | 半導体試験装置用タイミング発生器 | |
| US4864570A (en) | Processing pulse control circuit for use in device performing signature analysis of digital circuits | |
| JP3507467B2 (ja) | Ｉｃ試験装置 | |
| JPH0354487B2 (ja) | ||
| JP3039316B2 (ja) | 信号発生装置 | |
| JP3799067B2 (ja) | Ｉｃ試験装置 | |
| JP3255667B2 (ja) | Ｉｃ試験装置 | |
| JP2993621B2 (ja) | タイミング校正装置 | |
| US6145087A (en) | Semiconductor integrated device | |
| JP2001305197A (ja) | 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置 | |
| JP3884948B2 (ja) | クロックの分配供給をする回路装置 | |
| JP2923810B2 (ja) | Ｉｃテスターのタイミング発生回路 | |
| JPH05304477A (ja) | 標本化回路 | |
| JP4422223B2 (ja) | Ｉｃ試験装置 | |
| JP2909218B2 (ja) | 半導体試験装置用周期発生器 | |
| JPS63298076A (ja) | タイミング信号発生器 | |
| SU746515A1 (ru) | Устройство дл управлени полупроводниковой пам тью |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |