CN100361402C - 高频接收装置 - Google Patents
高频接收装置 Download PDFInfo
- Publication number
- CN100361402C CN100361402C CNB2004100557543A CN200410055754A CN100361402C CN 100361402 C CN100361402 C CN 100361402C CN B2004100557543 A CNB2004100557543 A CN B2004100557543A CN 200410055754 A CN200410055754 A CN 200410055754A CN 100361402 C CN100361402 C CN 100361402C
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- test
- test signal
- receiving device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Superheterodyne Receivers (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Circuits Of Receivers In General (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明的高频接收装置,内装产生高频测试信号的测试信号源,因此能够提高成品率,不需要高价的测试信号源,能够实现低成本化。而且,内装的测试信号源由于用作成频率变换用的本机振荡信号所必要的VCO以及振荡器输出的信号来作成所述测试信号,因此,能够将电路的增加保留在最小限度,同时,能够在集成电路的内部进行测试。
Description
技术领域
本发明涉及集成电路化的、且采用频率变换接收数字电视广播等输入的高频信号的高频接收装置。
背景技术
在前述电视广播的接收装置等中,广泛采用将PLL等作成的本机振荡信号与接收到的高频信号混频之后频率变换成中频信号或基带信号的方法。这是由于比较容易获得基带信号。
图5是表示进行上述频率变换的典型的已有技术的高频接收装置(以下,有时也简称作为接收装置)1的电气结构框图。接收装置1是数字电视广播的接收装置。在该接收装置1中,从广播站发送来的高频信号(正交数字调制信号)从输入端2输入。然后,该高频信号由增益可变高频放大器3放大之后,一起输入到2个混频器4、5。该高频信号在上述的混频器4、5中通过与相位互相有90°差异的所述本机振荡信号进行混频,以此解调成由输出I与输出Q形成的正交基带信号。
从所述混频器4输出的基带信号在增益可变基带放大器6中放大。接着,在低通滤波器7中仅将所希望的频带的频率成分提取出,再在放大器8中放大之后,从基带输出端9输出。
同样地,从所述混频器5输出的基带信号在增益可变基带放大器10中放大,接着,在低通滤波器11中仅抽出所希望的频带的频率成分,再在放大器12中放大之后,从基带输出端13输出。
在高频接收装置1中,为了作成所述本机振荡信号,设有电压控制型本机振荡器(VCO)14、振荡器15、PLL(锁相环)电路16以及90°移相器17。由所述VCO14作成的本机振荡信号通过90°移相器17,对所述2个混频器4、5内的一个(图5中的4)作为0°成分原样输入,对另一个(图5中的5)在相位移动90°后进行输入。这样与接收的高频信号混频,能够进行所述的输出I与输出Q的正交基带信号的解调。
所述VCO14中的本机振荡信号利用PLL电路16进行的反馈控制,稳定于与接收频道相对应的频率。即PLL电路16比较由石英振荡器等形成的振荡器15输出的、具有稳定的恒定频率的基准信号与将所述VCO14作成的本机振荡信号分频后的信号的相位,将与该相位差对应的错误输出滤波而成的直流调谐电压提供给所述VCO14。
对所述PLL电路16,从外部的控制微机等供给对应于所述接收频道的设定频率的信号。该PLL电路16与对应于接收频道的设定频率的信号相对应地,改变从所述VCO14输入的本机振荡信号的分频比,以此能够从所述VCO14输出对应于所述接收频道的本机振荡信号。
这里,由上述的增益可变高频放大器3、两个混频器4,5、增益可变基带放大器6,10、低通滤波器7,11、放大器8,12、VCO14、PLL电路16以及90°移相器17等构成将输入的高频信号进行频率变换后接收的频率变换部。
如上所述构成的高频接收装置1中,如图5所示,采用测试信号发送装置18以及测试检查装置19进行该接收装置1的出厂检查。所述测试信号发送装置18取代来自天线的所述接收高频信号,而向所述接收装置1发送测试信号,输入到所述输入端2。测试检查装置19以此检测从基带输出端9,13输出的输出I和输出Q的正交基带信号的电平、频率、相位等,通过检测它们的电平是否在规定值以内,来进行合格品和不合格品的识别。
具体地说,在检查输出I和输出Q的正交基带输出的电平差是否在规定范围内的增益平衡检查时,从测试信号发送装置18发送特定频率的测试信号,由测试检查装置19检测输出I和输出Q的正交基带信号的电平,检查检测到的电平的差是否在规定值以内。
而且,在检查所述I和所述Q的正交基带输出的相位差是否在规定范围内的相位差检查时,从测试信号发送装置18发送特定电平的测试信号,由测试检测装置19检测输出I和输出Q的正交基带信号的相位,检查检测到的相位差是否在规定值以内。
然而,上述测试信号发送装置18以及测试检查装置19,一个测定器通常就要数百万到数千万日币那么高的价格,由于导入检查装置,有时会导致高频接收装置单价的上升。
这里,本专利的申请人先提出了日本公开专利公报“特开2002-232498号(2002年8月16日公开)”。如果采用该在先技术,即在将RF电路与基带电路作成一个芯片的数字和模拟的混载芯片中,通过采用AD变换后的输出进行模拟电路的检查,不需要高价格的测定装置以及检查端子。
作为一般的高频接收装置可举出例如调谐器,但是最近集成电路化不断进步,只要将主要的部件作成一个芯片并外装一部分的部件,就能够完成所述高频接收装置。在作成一个芯片的上述日本公开专利公报“特开2002-232498号”中,在解调电路(数字电路)中设置检查手段,在检查时,取代接收信号而从输入端输入sin信号。
然而,在实际上,很难对所述作成一个芯片的集成电路在晶片试验(wafertest)中输入高频信号。因此,不合格的芯片也会流向后半工序。另一方面,在所述高频接收装置作成一个芯片的同时,如日本公开专利公报“特开2002-232498号”所述那样,将该高频接收装置的芯片与基带处理电路等密封在同一组件中的多片化不断进步。在这种情况下,若如前述那样的不合格芯片流入后半工序,则一体密封的其他芯片也会成为不合格品,因此,晶片阶段的选择变得重要。
发明内容
本发明的目的在于,提供一种在晶片测试中能够进行高频测试信号的输入检查的高频接收装置。
为了实现上述目的,本发明的高频接收装置是被集成电路化,且利用频率变换部将输入的高频信号频率变换后接收的高频接收装置,包含发生高频的测试信号的测试信号源,该测试信号源采用从内装振荡电路输出的信号来产生高频的测试信号,所述内装振荡电路包含于所述频率变换部中,能生成所述频率变换用的本机振荡信号。
采用上述构造,在集成电路化且用于接收高频信号的电路芯片中,由于将多枚芯片密封在同一组件中的多片化不断进步等,晶片阶段的筛选变得重要,对此,在本发明中,通过内装测试信号源,能够实施以往很难进行的芯片试验中的高频测试信号的输入检查。
借助于此,能够提高成品率,并且不需要高价格的测试信号源,能够实现低成本化。而且,内装的测试信号源采用进行频率变换之后接收的装置所必要的、所谓VCO等的内装振荡电路输出的信号来作成测试信号,因此能够将电路增加保留在最小限度,同时能够在集成电路的内部进行测试。
本发明的又一目的、特征以及优点根据以下所示的记载能够充分明白。本发明的益处从根据附图进行的下述说明中能够明白。
附图说明
图1表示本发明实施形态的高频接收装置的电气结构的框图。
图2是表示图1所示高频接收装置的测试信号供给电路的一构造例的框图。
图3是表示图1所示高频接收装置的自诊断电路的一构造例的框图。
图4是表示本发明实施形态的高频接收装置的测试信号供给电路的电气结构的框图。
图5是表示典型的已有技术的高频接收装置的电气结构的框图。
具体实施方式
关于本发明的实施形态,参照图1~图3进行说明如下。
图1是表示本发明的实施形态的高频接收装置(以下,有时单记作“接收装置”)21的电气结构的框图。该接收装置21是数字电视广播的接收装置。在该接收装置21中,从广播站发送来的高频信号(正交数字调制信号)从输入端2输入。然后,通过后述的测试信号供给电路23,输入到增益可变高频放大器24进行放大之后,一起输入到两个混频器25,26。这两个混频器25,26中,通过与相互相位相差90°的所述本机振荡信号混频,解调成I和Q的正交基带信号。
从所述混频器25输出的基带信号在增益可变基带放大器27中放大。接着,在低通滤波器28中仅抽出所希望的频带的频率成分,再在放大器29中放大之后,从基带输出端30输出。
同样,从所述混频器26输出的基带信号在增益可变基带放大器31中放大。接着在低通滤波器32中仅抽出所希望的频带的频率成分,再在放大器33中放大之后,从基带输出端34输出。
在接收装置21中,为了作成所述本机振荡信号,设有电压控制型本机振荡器(VCO)35、振荡器36、PLL(锁相环)电路37以及90°移相器38。由所述VCO35作成的本机振荡信号通过90°移相器38,对所述2个混频器25、26中的一个(图1中是25)作为0°成分原样输入,对另一个(图1中的26)在相位90°变换后输入。这样,通过与接收高频信号进行混频,能够进行所述I和Q的正交基带信号的解调。
所述VCO35中的本机振荡信号通过PLL电路37进行的反馈控制,被稳定成对应于接收频道的频率。即PLL电路37比较基准信号与将所述VCO35作成的本机振荡信号分频后的信号的相位,将对应于该相位差的错误输出滤波后形成的直流调谐电压提供给所述VCO35,上述基准信号是从石英振荡器等构成的振荡器36输出的,具有稳定的恒定频率的基准信号。
对所述PLL电路37从外部的控制微机等供给与所述接收频道对应的设定频率的信号。该PLL电路37与对应于接收频道的设定频率的信号对应地,通过改变从所述VCO35输入的本机振荡信号的分频比,能够从所述VCO35输出对应于所述接收频道的本机振荡信号。
这里,由上述的增益可变高频放大器24、2个混频器25,26、增益可变基带放大器27,31、低通滤波器28,32、放大器29,33、VCO35、PLL电路37以及90°移相器38等构成将输入的高频信号频率变换后接收的频率变换部。
以上的构造与上述图5所示的高频接收装置1相类似。要关注的在于,在该高频接收装置21中,在集成电路化的该接收装置21中,还添加有所述测试信号供给电路23、测试信号源39、自诊断电路40。
所述测试信号源39如图2所示,由混频器电路构成,将从所述振荡器36输出的基准信号与所述VCO35输出的本机振荡信号进行混频之后调制,生成在该高频接收装置21的测试中使用的测试信号。因此,采用作成频率变换用的本机振荡信号的已有结构(VCO35、振荡器36以及PLL电路37),仅通过添加所述混频电路,就能够实现所述测试信号源39,能够减小电路规模。
所述测试信号供给电路23择一地在通常接收时选择从输入端22输入的接收高频信号,在测试时选择由所述测试信号源39生成的测试信号,提供给所述增益可变高频放大器24。具体地说,所述测试信号供给电路23如图2所示,具备分别位于所述接收高频信号的线以及测试信号的线上的增益切换放大器41,42和将它们的输出如上所述那样择一地进行切换的开关43构成。
利用所述外部的控制微机等,所述增益切换放大器41,42的放大率在通常时和接收时能够进行切换。具体地说,放大所述接收高频信号的增益切换放大器41的放大率,在测试时设定得较低,在通常时设定得较高。以此能够使在测试时来自外部的高频信号不会泄漏而影响测试。
放大所述测试信号的增益切换放大器42的放大率,在测试时设定得较高,在通常时设定得较低。以此能够使得在通常时测试信号不会泄漏而影响特性。
另一方面,所述自诊断电路40将从放大器29,33输出的I和Q的各基带信号作为输入,诊断本身的高频接收装置21的特性。以此能够不需要以往测试时所需要的测试检查装置。
图3是表示所述自诊断电路40的一构造例的框图。该自诊断电路40具备AD变换器45,46、以及可编程序逻辑47而构成。
所述AD变换器45,46将所述测试信号进行频率变换后的模拟信号、即I和Q的各基带信号变换成数字信号。所述可编程序逻辑47将变换成数字信号的所述I和Q的各基带信号用利用编程写入的电路进行信号处理,进行关于检查项目是否合格的判断。借助于此,利用编程能够容易地改变与判断基准等是否符合的判断相关的设定,能够使得测试规格等具有灵活性。
这样,在集成电路化的高频接收装置21中,通过内装所述测试信号源39以及测试信号供给电路23,能够进行以往很难进行的晶片测试中的高频测试信号的输入检查。以此能够提高成品率,而且不需要高价的测试信号源,能够实现低成本化。而且,内装的测试信号源采用从频率变换之后进行接收的装置所必要的、所谓VCO35以及振荡器36输出的信号来作成测试信号,因此,能够将电路增加限制于最小限度,同时能够在集成电路的内部进行测试。
而且在本发明中,在如上所述能够省略高价的测试信号源以及测试检查装置的反面,通过内装测试信号源39、测试信号供给电路23以及自诊断电路40,芯片面积会增加。因此,若考虑容易进行所述晶片等级的评价且不需要外部装置的成本优化方面,特别地对于数量少的产品以及成品率低的产品的测试,实施上述构造是理想的。与此相对,对于能够确保数量并且能够返回所述测试信号源以及测试检查装置的买入成本的芯片来说,也可以采用以往的检查系统。然而,这种情况下,若品种多,则为了不使得批量生产体制崩溃,确保这些装置及其设置场所变得很困难,从这点上也可以说,不需要这些装置的本发明是有效的。
而且,对于所述自诊断电路40的设置场所,可以任意设定,然而,考虑到布线来回导致的信号劣化以及AD变换的取样频率,则图1所示的频率最低的最终级的位置容易进行诊断,以此是适宜的。
下面参照图4对本发明的其他实施形态作说明如下。
图4是表示本发明的其他实施形态的高频接收装置中的测试信号供给电路23a的电气结构的框图。本发明的其他实施形态的高频接收装置的不同点仅在于,取代前述实施形态的高频接收装置21与测试信号供给电路23,设置测试信号供给电路23a。
测试信号供给电路23a与所述测试信号供给电路23同样地具备增益切换放大器41以及开关43,同时切断测试信号的线,且在该切断的端部形成短路用衰减器(pad)51,52。这样,测试时通过将所述衰减器51,52之间短路,能够连接所述测试信号的路径,在通常时通过使所述衰减器之间断开,能够切断该路径。
因此,能够发挥在通常时能不使得测试信号泄漏而影响特性这样的更好的效果。
本发明的高频接收装置,在集成电路化且将输入的高频信号进行频率变换后接收的装置中,包含测试信号源,该测试信号源采用作成所述高频变换用的本机振荡信号的内装振荡电路输出的信号来产生高频的测试信号。
采用上述的构造,在集成电路化且将输入的高频信号进行频率变换后接收的装置中,由于将多个芯片封入同一组件的多片化正在发展等,晶片阶段的筛选变得重要,对此,在本发明中,能够通过内装测试信号源来进行以往难以进行的晶片测试中的高频测试信号的输入检查。
以此能够提高成品率,并且不需要高价的测试信号源,能够实现低成本化。而且,内装的测试信号源是采用进行频率变换之后接收的装置所必要的所谓VCO等的内装振荡电路输出的信号来作成测试信号,因此,能够将电路增加限制于最小限度,同时能够在集成电的内部进行测试。
而且,本发明的高频接收装置还具备对根据产生的所述测试信号的信号处理结果进行自诊断的自诊断电路。
采用上述构成,高频接收装置还内装自诊断电路,采用内装的测试信号源输出的测试信号,诊断本身的特性。
因此,能够不需要在以往测试所必要的测试检查装置。
再者,在本发明的高频接收装置中,所述自诊断电路具备将所述测试信号频率变换后的结果进行模拟/数字变换的AD变换器、以及对所述AD变换器的输出进行信号处理且该信号处理程序是可编程的可编程序逻辑而构成。
采用上述结构,AD变换器将模拟信号的基带信号等的测试信号进行频率变换后的信号变换成数字信号。另一方面,可编程序逻辑采用利用编程写入的电路对变换成该数字信号的基带信号等进行信号处理,进行检查项目的合格判断。
因此,可编程序逻辑利用编程写入的电路对所述基带信号等进行信号处理,进行检查项目的合格判断,因此,通过编程能够容易地改变与判断基准等合格判断相关的设定,能够使得测试规格等具有灵活性。
而且,在本发明的高频接收装置中,所述测试信号源是根据从外附的振荡电路输入的、成为锁相环电路的所述本机振荡信号的作成基准的基准信号和所述内装振荡电路输出的本机振荡信号来生成所述测试信号的测试用混频器。
采用上述结构,所述频率变换用的本机振荡信号是采用高精度振荡的石英振荡器等的外附的振荡电路输出的基准信号,由PLL电路作成后,收到反馈控制以收敛成设定频率,所述测试信号源由混频器电路构成,将所述本机振荡信号与该基准信号混频之后作成所述测试信号。
因此,采用作成频率变换用的本机振荡信号的已有构造,仅仅利用所述混频电路就能够实现所述测试信号源,能够消减电路规模。
而且,本发明的高频接收装置在所述测试信号的线上具备在测试时和通常时进行放大率切换的放大器。
采用上述构造,所述放大器采用所述内装振荡电路输出的信号,将所述测试信号源作成的测试信号放大,使得该放大率在测试时为较高、通常时为较低。
因此,能够使得在通常时测试信号不会泄漏而影响特性。
而且,本发明的高频接收装置,切断所述测试信号的线并且在切断的端部形成短路用衰减器,在测试时通过短路所述衰减器之间,能够连接所述测试信号的路径,在通常时通过使所述衰减器之间断开,能够切断该路径。
采用上述构造,预先切断测试信号的线,将该切断的线在测试时通过短路短路用衰减器之间进行连接,在通常时使所述衰减器之间断开。
因此,能够使得在通常时测试信号不会泄漏而影响特性。
再者,本发明的高频接收装置在所述输入高频信号的线上具有在测试时和通常时能够切换放大率的放大器。
采用上述构造,所述放大器将从外部输入的高频信号放大,使得该放大率在测试时较低,在通常时较高。
因此,能够使得在测试时来自外部的高频信号不会泄漏而影响到特性。
发明的详细说明中的具体实施形态或实施例,只不过是用于揭示本发明的技术内容,并不能够限定于上述的具体例而进行狭义地解释,在本发明的精神以及所附专利权利要求项的范围内,能够通过各种变更来实施。
Claims (7)
1.一种高频接收装置,该高频接收装置被集成电路化,且利用频率变换部将输入的高频信号频率变换后接收,其特征在于,
该高频接收装置包含产生高频的测试信号的测试信号源,
该测试信号源采用从内装振荡电路输出的信号来产生高频的测试信号,所述内装振荡电路包含在所述频率变换部内,生成所述频率变换用的本机振荡信号;
所述测试信号源是测试用混频器电路,
该测试用混频器电路根据基准信号和从所述内装振荡电路输出的本机振荡信号生成所述测试信号,所述基准信号是从外附的振荡电路输入的,且成为利用所述频率变换部中包含的锁相环电路产生的所述本机振荡信号的作成基准。
2.如权利要求1所述的高频接收装置,其特征在于,
还包括择一地在通常时选择所述输入的高频信号,在测试时选择由所述测试信号源产生的测试信号,提供给所述频率变换部的测试信号供给电路。
3.如权利要求1所述的高频接收装置,其特征在于,
在将所述测试信号供给所述频率变换部的信号线上,具有在测试时和通常时切换放大率的放大器。
4.如权利要求1所述的高频接收装置,其特征在于,
在将所述测试信号供给所述频率变换部的信号线中途切断的同时,在该切断的信号线的端部形成短路用焊盘,在测试时通过使所述焊盘之间短路以连接所述测试信号的路径,在通常时所述焊盘之间断开从而切断所述测试信号的路径。
5.如权利要求1所述的高频接收装置,其特征在于,在将所述输入的高频信号供给所述频率变换部的信号线上,具备在测试时和通常时切换放大率的放大器。
6.如权利要求1所述的高频接收装置,其特征在于,
还包括自诊断电路,
所述自诊断电路对由所述测试信号源产生的所述测试信号用所述频率变换部处理后的结果进行自诊断。
7.如权利要求6所述的高频接收装置,其特征在于,
所述自诊断电路包括
对所述测试信号经过频率变换后的结果、即所述频率变换部的输出进行模拟/数字变换的AD变换器;以及
可编程序逻辑,对所述AD变换器的输出进行信号处理,其信号处理程序是可编程的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003202362 | 2003-07-28 | ||
JP2003202362A JP4108560B2 (ja) | 2003-07-28 | 2003-07-28 | 高周波受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1578170A CN1578170A (zh) | 2005-02-09 |
CN100361402C true CN100361402C (zh) | 2008-01-09 |
Family
ID=34100574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100557543A Expired - Fee Related CN100361402C (zh) | 2003-07-28 | 2004-07-28 | 高频接收装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7269404B2 (zh) |
JP (1) | JP4108560B2 (zh) |
CN (1) | CN100361402C (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006007714A1 (en) * | 2004-07-20 | 2006-01-26 | Nortel Networks Limited | Cdma probe for self-testing base station receivers |
US8126452B2 (en) * | 2007-11-29 | 2012-02-28 | Intel Mobile Communications GmbH | Systems and methods for self-calibrating transceivers |
US8711981B2 (en) * | 2008-07-17 | 2014-04-29 | Freescale Semiconductor, Inc. | Integrated testing circuitry for high-frequency receiver integrated circuits |
JP4650554B2 (ja) * | 2008-10-22 | 2011-03-16 | ソニー株式会社 | 無線受信機 |
EP2273705A1 (fr) * | 2009-07-06 | 2011-01-12 | EM Microelectronic-Marin SA | Procédé de test de fonctionnement d'un circuit émetteur-récepteur de signaux |
US8335279B2 (en) * | 2009-07-24 | 2012-12-18 | Intel Corporation | Alignment of channel filters for multiple-tuner apparatuses |
US10220408B2 (en) * | 2016-09-12 | 2019-03-05 | The Boeing Company | Variable radius print head end effector |
EP3327961B1 (en) * | 2016-11-28 | 2019-11-06 | Nxp B.V. | Receiver testing |
CN108512559B (zh) * | 2018-01-18 | 2024-01-30 | 加特兰微电子科技(上海)有限公司 | 变压器、射频接收装置及其控制方法 |
JP7063004B2 (ja) * | 2018-02-27 | 2022-05-09 | 株式会社デンソー | 自己診断装置 |
CN110927453B (zh) * | 2019-11-28 | 2022-04-08 | 加特兰微电子科技(上海)有限公司 | 移相器的测试装置及测试方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720045A (en) * | 1980-07-10 | 1982-02-02 | Nec Corp | Testing circuit of receiver |
CN1056203A (zh) * | 1990-04-30 | 1991-11-13 | 汤姆森消费电子有限公司 | 单片电视信号处理集成电路的双功能输入端信号箝位器 |
CN1122918A (zh) * | 1994-08-29 | 1996-05-22 | 松下电器产业株式会社 | 具有可测试部件块的半导体集成电路 |
CN1170936A (zh) * | 1996-05-15 | 1998-01-21 | 三星电子株式会社 | 带有测试电路的半导体集成电路 |
CN1296186A (zh) * | 1999-11-10 | 2001-05-23 | 现代电子产业株式会社 | 利用开关诊断天线的设备和方法 |
WO2002023713A2 (en) * | 2000-09-18 | 2002-03-21 | Broadcom Corporation | Direct conversion tuner |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835850A (en) * | 1996-08-12 | 1998-11-10 | At&T Corp | Self-testing transceiver |
US6088581A (en) * | 1998-03-27 | 2000-07-11 | Motorola, Inc. | Method and apparatus for reducing amplitude modulated interference in a receiver |
US6259314B1 (en) * | 1999-02-12 | 2001-07-10 | Trw Inc. | Built-in self test for a satellite demodulator |
DE10018021A1 (de) * | 2000-04-11 | 2001-10-25 | Nokia Mobile Phones Ltd | Empfängeranordnung zum Empfangen frequenzmodulierter Funksignale sowie Verfahren zum Anpassen und Testen eines Empfangszweiges der Empfängeranordnung |
SE519319C2 (sv) * | 2000-06-27 | 2003-02-11 | Ericsson Telefon Ab L M | Transceiverkrets samt förfarande för kalibrering av komponenter i nämnd transceiver |
JP3647756B2 (ja) | 2001-02-06 | 2005-05-18 | シャープ株式会社 | 半導体集積回路 |
-
2003
- 2003-07-28 JP JP2003202362A patent/JP4108560B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-27 US US10/899,060 patent/US7269404B2/en not_active Expired - Fee Related
- 2004-07-28 CN CNB2004100557543A patent/CN100361402C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720045A (en) * | 1980-07-10 | 1982-02-02 | Nec Corp | Testing circuit of receiver |
CN1056203A (zh) * | 1990-04-30 | 1991-11-13 | 汤姆森消费电子有限公司 | 单片电视信号处理集成电路的双功能输入端信号箝位器 |
CN1122918A (zh) * | 1994-08-29 | 1996-05-22 | 松下电器产业株式会社 | 具有可测试部件块的半导体集成电路 |
CN1170936A (zh) * | 1996-05-15 | 1998-01-21 | 三星电子株式会社 | 带有测试电路的半导体集成电路 |
CN1296186A (zh) * | 1999-11-10 | 2001-05-23 | 现代电子产业株式会社 | 利用开关诊断天线的设备和方法 |
WO2002023713A2 (en) * | 2000-09-18 | 2002-03-21 | Broadcom Corporation | Direct conversion tuner |
Also Published As
Publication number | Publication date |
---|---|
JP2005045482A (ja) | 2005-02-17 |
US7269404B2 (en) | 2007-09-11 |
CN1578170A (zh) | 2005-02-09 |
JP4108560B2 (ja) | 2008-06-25 |
US20050026579A1 (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100361402C (zh) | 高频接收装置 | |
US10605856B2 (en) | System and method for testing a radio frequency integrated circuit having an RF circuit and an on-chip test circuit | |
US9046565B2 (en) | Built-in self-test for radio frequency systems | |
US6812714B2 (en) | Apparatus for collecting signal measurement data at signal ports of an RF and microwave device-under-test, under different impedance load conditions | |
JP2003338752A (ja) | 周波数シンセサイザ回路 | |
US20110273197A1 (en) | Signal generator for a built-in self test | |
CN107462874A (zh) | 具有内建自测试功能的rf接收器 | |
US7741863B2 (en) | Apparatus and methods for performing a test | |
US20170307669A1 (en) | Device and method for testing a mixer | |
CN100440225C (zh) | 具有自动针脚短接配置的集成电路 | |
CN101373979B (zh) | 无线电调谐器用的半导体装置及其制造方法 | |
CN101995542A (zh) | 半导体集成电路测试装置 | |
US7739069B2 (en) | Test prepared RF integrated circuit | |
US20050070268A1 (en) | Method of testing RF circuit, and arrangement | |
US20140342684A1 (en) | Method of Manufacture of a Passive High-Frequency Image Reject Mixer | |
US7333574B2 (en) | Integrated circuit | |
Elkassir et al. | Design and verification of built-in-self-test (BIST) for RF, and Microwave applications | |
US5872486A (en) | Wide-range fine-step vector modulator frequency synthesizer | |
Bardin et al. | A 0.5–20GHz quadrature downconverter | |
CN100452846C (zh) | 调谐器电路 | |
JP2004363692A (ja) | 高周波受信装置 | |
CN104025533A (zh) | 解调器以及调制器 | |
KR20020065278A (ko) | 로우-엔드 테스트용 고주파 발생 장치 | |
Suenaga et al. | Parametrical fault test of CMOS LNA | |
Anders et al. | Re-configuration of sub-blocks for effective application of time domain tests |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080109 Termination date: 20110728 |