CN105790760A - 通过使用减小的频率信号传输使多个振荡器同步的系统和方法 - Google Patents
通过使用减小的频率信号传输使多个振荡器同步的系统和方法 Download PDFInfo
- Publication number
- CN105790760A CN105790760A CN201610009060.9A CN201610009060A CN105790760A CN 105790760 A CN105790760 A CN 105790760A CN 201610009060 A CN201610009060 A CN 201610009060A CN 105790760 A CN105790760 A CN 105790760A
- Authority
- CN
- China
- Prior art keywords
- signal
- vco
- scaled
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000011664 signaling Effects 0.000 title abstract 2
- 238000010586 diagram Methods 0.000 claims description 13
- 238000001914 filtration Methods 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 7
- 230000004048 modification Effects 0.000 claims description 5
- 238000012986 modification Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 108091006146 Channels Proteins 0.000 description 32
- 238000012545 processing Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
- H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
- H01Q3/30—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture varying the relative phase between the radiating elements of an array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明的各个实施例涉及通过使用减小的频率信号传输使多个振荡器同步的系统和方法。一种用于压控振荡器(VCO)控制的实施例方法，包括检测第一VCO的第一VCO输出信号。该第一VCO输出信号具有第一VCO输出频率。该方法还包括根据第一VCO输出信号确定第一按比例缩小的信号。该第一按比例缩小的信号具有相对于第一VCO输出频率的当前值按固定比例减小的第一按比例缩小的频率。该方法还包括：根据第一按比例缩小的信号以及振荡参考信号，通过使用第一锁相环路(PLL)，修改第一VCO输出频率；以及检测第二VCO的第二VCO输出信号。该第二VCO输出信号具有第二VCO输出频率。该方法还包括根据第二VCO输出信号和第一按比例缩小的信号修改第二VCO输出频率。
Description
技术领域
本发明大体上涉及一种用于振荡器控制的系统和方法，并且，在具体的实施例中，涉及一种通过使用减小的频率信号传输使多个振荡器同步的系统和方法。
背景技术
具有频率锁定的或者联合调制的多个高频信道的射频(RF)发射器和接收器可用于多种应用。这些应用包括遥感、雷达、以及机场安全检查系统。高速数据链路、高速无线局域网、以及宽带因特网接入系统也可以受益于高频多信道RF实施。
尽管如此，却给设计这种多个互锁RF信道提出了许多挑战。RF发射器和接收器系统通常实施在印刷电路板(PCB)上，并且许多系统的天线通过使用直接在底层PCB上的迹线实施。然而，在一些应用中，这些PCB天线设计会限制可扩展性和灵活性，并且使增加或者减少信道的数量更难。此外，对于给定PCB材料，能量损失随着信道频率和迹线长度的增加而增加。不考虑天线设计，如果要在单独存在的信道之间共享在高射频下操作的单个本地振荡器(LO)、以提供对信道进行频率锁定或者联合调制的机构，那么会经历这种能量损失的增加。
发明内容
根据本发明的实施例，提供了一种用于压控振荡器(VCO)控制的方法。该方法包括：检测第一VCO的第一VCO输出信号。第一VCO输出信号具有第一VCO输出频率。该方法还包括：根据第一VCO输出信号确定第一按比例缩小的信号。第一按比例缩小的信号具有相对于第一VCO输出频率的当前值按固定比例减小的第一按比例缩小的频率。该方法还包括：根据第一按比例缩小的信号和振荡参考信号，通过使用第一锁相环路(PLL)修改第一VCO输出频率，并且检测第二VCO的第二VCO输出信号。第二VCO输出信号具有第二VCO输出频率。该方法还包括根据第二VCO输出信号和第一按比例缩小的信号修改第二VCO输出频率。
根据本发明的另一实施例，提供了一种用于VCO控制的系统。该系统包括具有第一控制信号和第一VCO输出信号的第一VCO。第一VCO输出信号具有第一VCO输出频率。第一VCO配置为在修改第一控制信号时修改第一VCO输出频率。该系统还包括具有第二控制信号和第二VCO输出信号的第二VCO。第二VCO输出信号具有第二VCO输出频率。第二VCO配置为在修改第二控制信号时修改第二VCO输出频率。该系统还包括耦合至第二VCO的第二控制电路。第二控制电路配置为根据第一按比例缩小的信号修改第二控制信号。该系统还包括耦合至第一VCO并且耦合至第二控制电路的第一控制电路。第一控制电路包括第一频率按比例缩小电路和第一PLL电路。第一频率按比例缩小电路包括混频器和分频器中的至少一个，并且配置为根据第一VCO输出信号确定第一按比例缩小的信号。第一按比例缩小的信号具有相对于第一VCO输出频率的当前值按固定比例减小的第一按比例缩小的频率。第一PLL电路配置为根据第一按比例缩小的信号修改第一控制信号。
根据本发明的另一实施例，提供了一种相控阵列波束形成系统。该系统包括主卫星，该主卫星是包括主VCO的RF前端。该系统还包括至少一个从卫星，该至少一个从卫星是包括从VCO的RF前端。该系统进一步包括耦合至主卫星并且配置为控制主VCO的输出频率的主PLL电路。该系统另外包括相应的从PLL电路，该相应的从PLL电路耦合至该至少一个从卫星，并且配置为根据相位延迟主VCO参考信号控制从VCO的输出频率。
附图说明
为了更加全面地理解本发明及其优点，现在参照结合附图的以下说明，在附图中：
图1示出了根据本发明的各个实施例的包括多个前端的RF收发器系统，该多个前端具有较高的频率，但是该多个前端通过具有较低频率的参考信号而互锁；
图2包括图2A和图2B，是根据本发明的各个实施例的包括多个前端的频率调制连续波(FMCW)系统的框图；
图3是根据本发明的各个实施例的用于模拟波束控制相控阵列的系统的框图；
图4是图示了根据本发明的各个实施例的用于控制在多个前端系统中的压控振荡器(VCO)的方法的流程图；
图5是图示了根据本发明的各个实施例的用于控制在多个前端系统中的VCO的方法的流程图，在该多个前端系统中，将相位延迟添加至从信道；以及
图6是根据本发明的各个实施例的处理系统的框图，该处理系统可以用于实施在此处公开的装置和方法中的一些。
具体实施方式
下面将详细讨论目前优选的各个实施例的制作和使用。然而，应该了解，本发明提供了可以体现在各种各样的具体背景下的许多可应用的发明构思。所讨论的具体实施例仅仅图示了制作和使用本发明的特定方式，并且不限制本发明的范围。
将关于在具体背景下的优选实施例描述本发明，一种使用在RF收发器系统诸如FMCW雷达系统或者相控阵列波束形成系统中的多个振荡器同步的系统和方法。另外的实施例可以应用于要求减小的频率信号传输以使多个振荡器同步以便用在例如遥感、机场安全检查、高速数据链路、高速无线局域网以及宽带因特网接入系统中的其他RF发射器/接收器系统。
图1示出了包括具有较高的发射/接收频率(例如，大于10千兆赫(GHz))的多个前端102和104的实施例RF收发器系统。该系统使用前端102和104，该前端102和104通过同时供应主PLL电路116和一个或者多个从PLL电路112的参考信号而互锁。前端102和104中的每一个前端是使用VCO108或者其他变频振荡器(VFO)作为前端的LO的RF收发器。前端102和104通过使用具有较低频率(例如，小于1GHz)的主VCO参考信号，按主-从关系协调其VCO调制。一个前端102是被包括在用于第一发射/接收信道的控制电路中的主前端，并且另一前端104是被包括在用于第二发射/接收信道的控制电路中的从前端。在一个实施例中，存在多个从前端，并且该多个从前端通过使用主VCO参考信号在多个从信道中协调其调制。
前端102和104中的每一个前端都是封装天线(AIP)卫星芯片，该AIP卫星芯片配置为在一个或多个内置天线处发射相应的出射RF信号并且接收相应的入射RF信号，从而使系统适于安装在低成本、低频率PCB(诸如，例如，FR-4)上。其他实施例使用外置天线，该外置天线通过使用迹线直接实施在能够支持更高频率的PCB材料上。
再次参照图1，对入射RF信号进行下转换(down-convert)，以产生每个前端102和104的相应的中间频率(IF)输出。在一个实施例中，这些IF输出具有小于1MHz的频率。可以将前端102和104的IF的输出传递到一个或者多个模数转换器(ADC)120。然后可以将这些ADC120的数字输出用于基带操作，诸如，例如，在雷达和无线组网应用中的离散傅里叶变换(DFT)处理。
每个前端102和104还生成得自VCO的输出信号，该得自VCO的输出信号的频率可以通过VCO控制信号而被修改。在分频器110中将主前端102的得自VCO的输出在频率上按常数按比例缩小，以产生按比例缩小的信号，该按比例缩小的信号与主前端的VCO102相关、并且被用作主VCO参考信号。主VCO参考信号追踪主前端102的VCO输出信号的频率和调制，但是主VCO参考信号还被用作从PLL电路112的参考。从PLL电路112可以包括，例如，整数PLL和环路滤波器。主VCO参考信号在通过放大器150放大之后，提供给从PLL电路112。当从PLL电路112在锁相中时，其根据主前端102的得自VCO的输出信号，对从前端的VCO进行调谐。
主前端102的VCO控制信号由主PLL电路116提供。主PLL电路116接收主VCO参考信号，并且通过根据参考振荡器124的输出而生成VCO控制信号，对主前端的VCO进行调谐。
图2包括图2A和图2B，示出了包括多个互锁的前端102和104的实施例FMCW系统。图2A示出了使用包括分频器电路110C的主PLL电路的实施例。图2B示出了使用包括用于下混合(down-mixing)的混频器217的主PLL电路的实施例。虽然借助于FMCW应用而描述了图2的实施例，但是本领域的普通技术人员要认识到，也可以通过使用图2的实施例实施其他应用。
现在参照图2A，在天线154处接收每个前端102和104的入射RF信号，并且通过接收放大器238对其放大。然后，通过混频器236将放大的接收信号与VCO108的输出信号混合，以产生每个前端102和104的相应的IF输出。前端102和104的IF输出可以在一个或者多个ADC120B中被数字化，并且然后用于基带操作。
在每个前端102和104中，VCO108还生成VCO输出信号，该VCO输出信号的频率可以根据VCO的调谐特性通过VCO控制信号而修改。VCO输出信号可以通过调制VCO控制信号而被调制，以产生FMCW。由此产生的VCO输出信号由发射放大器240放大，并且由天线152发射。VCO108的输出信号也馈送给分频器110A，其中将VCO输出信号在频率上按第一常数按比例缩小，并且提供为每个前端102和104的相应的得自VCO的输出。
然后，在分频器110B中再次将主前端102的得自VCO的输出按第二常数按比例缩小，以产生第二按比例缩小的信号，该第二按比例缩小的信号与主前端的VCO的频率相关并且被用作主VCO参考信号。在一个实施例中，该主VCO参考信号具有约30MHz的频率。作为第一示例，主VCO可以生成具有60GHz的期望频率的输出信号，该输出信号可以然后在分频器110A中频率按因子32按比例缩小，并且然后在分频器110B中再次频率按因子64按比例缩小。作为另一示例，主VCO可以生成具有80GHz的期望频率的输出信号，该输出信号可以然后在分频器110A中频率按因子42按比例缩小，并且然后，在分频器110B中再次频率按因子64按比例缩小。
主VCO参考信号追踪主前端102的FMCW调制的VCO输出信号的频率和调制。当主VCO参考信号被主PLL电路112扫频、并且从PLL电路112在锁相中时，那么从PLL电路112根据主前端102的VCO输出信号的FMCW而自动调制VCO108的频率。
在图2A的实施例中，主PLL电路116是软件PLL，其对主得自VCO信号进行数字采样并且对主VCO控制信号进行数字调谐。数字调谐的解决方案通过使用多个平行的数模转换器(DAC)222改善。在其他实施例中，使用单个DAC。在另外的其他实施例中，将模拟PLL用作主PLL电路116。
再次参照图2A，在主PLL电路116中，在分频器110C中将主VCO参考信号在频率上又按第三常数按比例缩小，并且然后将输出传递至带通滤波器(BPF)218，并且然后传递至ADC120A。在图2A的实施例中，参考振荡器124提供了用作ADC120A的参考时钟的振荡参考信号。参考振荡器124可以包括晶体振荡器或者任何其他稳定的电子振荡器。在其他实施例中，将振荡参考信号提供给PLL检测器224，而不是提供给ADC120A。
ADC120A根据参考时钟对BPF218的IF输出进行采样。使用下采样，以采用较低频率ADC120A对较高频率BPF输出进行采样。例如，主VCO参考信号可以是30MHz信号，在分频器110C中将该信号在频率上按因子4按比例缩小，并且然后对其进行带通滤波，以提供能够在2MHz下被ADC120A下采样的IF信号。
再次参照图2A，在ADC120A对BPF218的输出进行采样之后，其然后将其数字输出发射至PLL检测器224，该PLL检测器224是相位检测器或者相位频率检测器。PLL检测器224输出作为得自VCO的信号与振荡参考信号之间的相位差或者频率差的误差信号。在图2A的实施例中，PLL通过使用ADC120A的参考时钟控制的(reference-clocked)输出，计算该误差信号。在其他实施例中，PLL检测器224通过将从ADC120A输出的得自VCO的信号与已经被ADC带通滤波并且数字化的参考振荡器124的输出进行比较，计算误差信号。在其他实施例中，参考振荡器将数字输出提供给PLL检测器。
调谐计算器225监测PLL检测器224的误差信号输出，以根据主VCO的调谐特性而迭代地计算调谐信号。该调谐信号可以，例如，包括通过针对在系统操作范围内的每个数字误差信号的数字控制规律而确定的调谐字。这些调谐字指向存储在一个或者多个查找表(LUT)228中的一个或者多个值，该一个或者多个值然后作为输入被提供给一个或者多个DAC222。调谐字被计算以便修改主VCO输出，以便使来自PLL检测器224的误差信号最小化。在图2A的实施例中，在主PLL电路116外部的PLL调制器226提供偏差信号至数字控制规律中，该数字控制规律调节数字调谐字，从而使得根据期望的主VCO调制调制主VCO控制信号。在其他实施例中，不对主VCO控制信号进行调制，而是替代地将IF输入提供给主前端102以对发射的信号进行调制。
在一个实施例中，PLL调制器226为偏差值生成器，该偏差值生成器确定待添加至数字调谐矩阵的分量，以提供线性FMCW控制信号作为主VCO控制信号。将这些调制分量提供给调谐计算器225，该调谐计算器225指向存储在LUT228中的DAC输入值。在其他实施例中，不存在PLL调制器226，并且调谐字由调谐计算器225计算，而不进行修改。
DAC222中的每一个生成相应的模拟控制信号。在一个实施例中，DAC222中的一个生成粗略控制信号，并且另一个生成精细控制信号。通过低通滤波器(LPF)232对这些多个模拟控制信号进行平滑和积分，以提供对主前端的VCO进行调制的单个连续控制信号。
现在参照图2B，示出了图2A的多个前端系统的替代实施例。本实施例与图2A的实施例之间的区别在于，主PLL电路116的分频器110C已经被混频器217替代。该混频器217混合主VCO参考信号和参考振荡器124的输出。混频器217将混合的输出信号提供给BPF218。BPF218输出滤波的信号，该滤波的信号的频率低于主VCO参考信号的频率，但是仍然追踪主VCO频率以支持主VCO的数字调谐，以提供FMCW。
现在参照图3，示出了模拟波束控制相控阵列的实施例系统。该系统将相位延迟添加至主VCO参考信号，以为一个或者多个从前端提供不同的相位。作为示例示出了4个前端310，虽然前端的数量可以更多或者更少。这些前端310中的每一个前端是具有用于通过RF信道进行发射和接收的一个或者多个内置天线的AIP系统。在发射期间，每个前端310将相似的IF信号调制到相应VCO输出信号(即，载波信号)上，该相应VCO输出信号通过使用相应的PLL而被相位和频率控制。信道1是根据参考振荡器124通过使用主PLL电路116控制的主信道。分频器110B接收从信道1前端输出的主VCO，并且将主VCO参考信号提供给从信道2至4。这些从信道中的每一个从信道的VCO输出信号，具有相对于主信道的VCO而应用的相应相移，并且通过使用相应的从PLL电路112控制。
在一个实施例中，每个从信道的相位具有在5度与10度之间的精确度，并且在偏离主信道的相位的正90度或者负90度内。每个从信道的相应相移确定了相控阵列辐射图的波束轴，该波束轴由从前端310发射来的全体信号组成。用于每个从信道的相移，由包括例如变容二极管的相应延迟电路306提供。利用相应的DAC304调谐每个延迟电路306，以将延迟添加至主VCD参考信号。每个DAC304被包括在调制解调器302中，该调制解调器302在延迟控制输入下从外部处理器接收相应的调谐字。
为了对系统进行调谐，将相位延迟递归地应用于每个从信道，直到从信道的输出相位与另一信道(主信道或者先前调谐的从信道)的已知输出相位之差与期望的相位差匹配。多个因子，诸如，PCB布局、温度、以及在分量之间的偏差，将对每个前端310的输出导致不同的传播延迟。结果，期望在将任何相位延迟添加至系统之前测量在前端310之间的初始相位差，并且期望将该初始信息存储为校准偏差。然后可以将提供给DAC304中的每一个DAC的调谐字减小了该校准偏差，该校准偏差是由调制解调器302从外部处理器接收的。
现在参照图4，图示了用于控制在多个前端系统中的VCO的实施例方法。在404中，每个前端的VCO生成相应的输出信号。然后，将VCO输出信号放大，并且在频率上将其按第一常数按比例缩小。提供按比例缩小的信号，作为每个前端的相应的得自VCO的输出。在406中，然后将主前端的得自VCO的输出又按第二常数按比例缩小，以产生第二按比例缩小的信号。该第二按比例缩小的信号与主VCO输出频率相关，并且被用作主VCO参考信号。在408中，主PLL电路根据主VCO参考信号、振荡参考信号，以及可选地根据控制信号调制(诸如，例如，FMCW)，确定主VCO控制信号。在410中，根据主VCO控制信号修改主前端的VCO输出。在412中，从PLL电路根据从前端的得自VCO的输出以及主VCO参考信号确定从VCO控制信号。在414中，根据从VCO控制信号修改从VCO输出。
图5图示了用于控制在多个前端系统中的VCO的方法，在该多个前端系统中，将相位延迟添加至从信道。在504中，每个前端的VCO生成相应的输出信号，然后将该输出信号放大。然后将放大的VCO输出信号在频率上按第一常数按比例缩小，并且提供为每个前端的相应的得自VCO的输出。在506中，然后将主前端的得自VCO的输出在频率上按第二常数按比例缩小以产生第二按比例缩小的信号。该第二按比例缩小的信号具有与主VCO输出频率相关的频率，并且被用作主VCO参考信号。在508中，主PLL电路根据主VCO参考信号和振荡参考信号确定主VCO控制信号。在510中，根据主VCO控制信号修改主前端的VCO输出。在511中，根据从信道的期望相位延迟、并且根据校准偏差，确定从信道的相位延迟。在512中，根据从前端的得自VCO的输出、主VCO参考信号、以及从相位延迟，确定从VCO控制信号。在514中，根据从VCO控制信号修改从VCO输出。
图6示出了可以用于实施此处公开的装置和方法中的一些的处理系统的框图。具体装置可以利用所有示出的组件、或者组件的仅仅一个子集，并且集成度可以根据装置而有所不同。此外，装置可以包括组件的多个实例，诸如，多个处理单元、处理器、存储器、发射器、接收器等等。在一个实施例中，处理系统包括计算机工作站。处理系统可以包括装配有一个或者多个输入/输出装置诸如扬声器、麦克风、鼠标、触摸屏、小型键盘、键盘、打印机、显示器等的处理单元。处理单元可以包括连接至总线的I/O接口、CPU、存储器、海量存储装置、以及视频适配器。在一个实施例中，在单个处理系统中或者在多个处理系统中的多个处理单元可以形成分布式处理池或者分布式编辑池。
总线可以是包括存储器总线或者存储器控制器、外围总线、视频总线等的任何类型的若干总线架构中的一个或者多个。CPU可以包括任何类型的电子数据处理器。存储器可以包括任何类型的系统存储器，诸如，随机存取存储器(RAM)、静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、只读存储器(ROM)、及其组合等。在一个实施例中，存储器可以包括在启动时使用的ROM、以及在执行程序时使用的用于程序和数据存储的DRAM。
海量存储装置可以包括被配置为存储数据、程序、以及其他信息、并且被配置为使该数据、程序、以及其他信息可经由总线访问的任何类型的存储装置。海量存储装置可以包括，例如，固态驱动器、硬盘驱动器、磁盘驱动器、光盘驱动器等中的一个或者多个。
视频适配器和I/O接口提供了将外部输入和输出装置耦合至处理单元的接口。如图所示，输入和输出装置的示例包括耦合至视频适配器的显示器以及耦合至I/O接口的鼠标/键盘/打印机。其他装置可以耦合至处理单元，并且可以利用另外的或者更少的接口卡。例如，可以实用串行接口，诸如，通用串行总线(USB)(未图示)，以提供用于打印机的接口。
处理单元还包括一个或者多个网络接口，该一个或者多个网络接口可以包括至访问节点或者不同网络的有线链路(诸如，以太网电缆等)和/或无线链路。网络接口允许处理单元经由网络与远程单元通信。例如，网络接口可以经由一个或者多个发射器/发射天线以及一个或者多个接收器/接收天线而提供无线通信。在一个实施例中，处理单元耦合至局域网或者广域网，用于数据处理以及与远程装置(诸如，其他处理单元、因特网、远程存储设施等)通信。网络接口可以被配置为具有通信地耦合至这些远程装置中的一个或者多个的各种连接专用的虚拟的或物理的端口。
本发明的图示性实施例具有如下优点：通过使用多个前端而提供多个RF收发器信道，该多个RF收发器信道对频率锁定或者联合调制进行协调，尽管有阻止在前端之间共享LO的约束条件。实施例系统可以使用，例如，用于前端的AIP卫星微芯片，从而使PCB实施的天线不要求昂贵的PCB。虽然已经参照图示性实施例描述了本发明，但是本说明书不旨在解释为是限制意义的。图示性实施例以及本发明的其他实施例的各种修改和组合，根据说明书，对本发明的技术人员是显而易见的。因此，所附权利要求书旨在囊括任何这种修改或者实施例。
Claims (22)
1.一种用于压控振荡器(VCO)控制的方法，所述方法包括：
检测被包括在第一控制电路中的第一VCO的第一VCO输出信号，其中所述第一VCO输出信号具有第一VCO输出频率；
根据所述第一VCO输出信号确定第一按比例缩小的信号，其中所述第一按比例缩小的信号具有相对于所述第一VCO输出频率的当前值按固定比例减小的第一按比例缩小的频率；
根据所述第一按比例缩小的信号和振荡参考信号，通过使用第一锁相环路(PLL)修改所述第一VCO输出频率；
在印刷电路板(PCB)的长度上，将所述第一按比例缩小的信号从所述第一控制电路发送至第二控制电路；
检测被包括在所述第二控制电路中的第二VCO的第二VCO输出信号，其中所述第二VCO输出信号具有第二VCO输出频率；以及
根据所述第二VCO输出信号以及所述第一按比例缩小的信号，修改所述第二VCO输出频率。
2.根据权利要求1所述的方法，其中所述通过使用所述第一PLL修改所述第一VCO输出频率包括：
检测振荡参考信号；
根据所述振荡参考信号以及所述第一按比例缩小的信号，确定第一误差信号，所述第一误差信号包括相位差和频率差中的至少一个；以及
根据所述第一误差信号修改所述第一VCO输出频率。
3.根据权利要求2所述的方法，其中所述确定所述第一误差信号包括：
确定第三按比例缩小的信号，所述第三按比例缩小的信号具有相对于所述第一按比例缩小的频率的当前值按固定比例减小的频率；
对所述第三按比例缩小的信号进行带通滤波，以获得带通滤波的信号；
根据所述振荡参考信号对所述带通滤波的信号进行数字采样，以获得数字的按比例缩小的信号；以及
根据所述数字的按比例缩小的信号确定所述第一误差信号。
4.根据权利要求2所述的方法，进一步包括：
计算用于频率调制连续波的调谐信号；并且
其中所述确定所述第一误差信号进一步根据所述调谐信号。
5.根据权利要求1所述的方法，其中所述修改所述第二VCO输出频率包括：
根据所述第二VCO输出信号确定第二按比例缩小的信号，其中所述第二按比例缩小的信号具有相对于所述第二输出频率的所述当前值按固定比例减小的频率；以及
根据所述第二按比例缩小的信号以及所述第一按比例缩小的信号，通过使用第二PLL修改所述第二VCO输出频率。
6.根据权利要求5所述的方法，其中所述通过使用所述第二PLL修改所述第二VCO输出频率包括：
根据所述第一按比例缩小的信号以及所述第二按比例缩小的信号，确定第二误差信号，所述第二误差信号包括相位差和频率差中的至少一个；以及
根据所述第二误差信号修改所述第二VCO输出频率。
7.根据权利要求5所述的方法，其中所述通过使用所述第二PLL修改所述第二VCO输出频率包括：
将第一相位延迟添加至所述第一按比例缩小的信号，以获得相位延迟的信号；
根据所述相位延迟的信号以及所述第二按比例缩小的信号，确定第二误差信号，所述第二误差信号包括相位差和频率差中的至少一个；以及
根据所述第二误差信号修改所述第二VCO输出频率。
8.根据权利要求7所述的方法，进一步包括：
从耦合至所述第一VCO的第一天线，发射包括在辐射图中的第一信号；以及
从耦合至所述第二VCO的第二天线，发射包括在所述辐射图中的第二信号，
其中所述辐射图具有根据所述第一相位延迟而确定的波束轴。
9.根据权利要求7所述的方法，进一步包括：
计算校准偏差；
接收期望的相位延迟；以及
从所述期望的相位延迟减去所述校准偏差，以获得所述第一相位延迟。
10.一种用于压控振荡器(VCO)控制的系统，包括：
第一VCO，所述第一VCO具有第一控制信号和第一VCO输出信号，其中
所述第一VCO输出信号具有第一VCO输出频率，并且
所述第一VCO被配置为在所述第一控制信号被修改时修改所述第一VCO输出频率；
第二VCO，所述第二VCO具有第二控制信号和第二VCO输出信号，其中
所述第二VCO输出信号具有第二VCO输出频率，并且
所述第二VCO被配置为在所述第二控制信号被修改时修改所述第二VCO输出频率；
第二控制电路，所述第二控制电路耦合至所述第二VCO，其中所述第二控制电路被配置为根据第一按比例缩小的信号修改所述第二控制信号；以及
第一控制电路，所述第一控制电路耦合至所述第一VCO、并且耦合至所述第二控制电路，其中
所述第一控制电路包括第一频率按比例缩小电路和第一锁相环路(PLL)电路，
所述第一按比例缩小的信号具有相对于所述第一VCO输出频率的当前值按固定比例减小的第一按比例缩小的频率，
所述第一控制电路被配置为在印刷电路板(PCB)的长度上将所述第一按比例缩小的信号发送至所述第二控制电路，并且
所述第一PLL电路被配置为根据所述第一按比例缩小的信号修改第一控制信号。
11.根据权利要求10所述的系统，其中
所述第一频率按比例缩小电路包括混频器和分频器中的至少一个，并且被配置为根据所述第一VCO输出信号确定所述第一按比例缩小的信号，
所述第一控制电路进一步包括电子振荡器，所述电子振荡器被配置为提供振荡参考信号；
所述第一PLL电路包括：
第一PLL检测器，所述第一PLL检测器耦合至所述第一频率按比例缩小电路和所述电子振荡器；以及
第一调谐电路，所述第一调谐电路耦合至所述第一PLL检测器和所述第一VCO，其中所述第一调谐电路被配置为根据第一误差信号修改所述第一控制信号；
所述第一PLL检测器被配置为根据所述振荡参考信号以及所述第一按比例缩小的信号确定第一误差信号，并且
所述第一误差信号包括相位差和频率差中的至少一个。
12.根据权利要求11所述的系统，其中
所述调谐电路包括第一环路输出滤波器；
所述第一PLL检测器被配置为根据数字按比例缩小的信号确定所述第一误差信号；以及
所述第一PLL电路进一步包括：
第三频率按比例缩小电路，所述第三频率按比例缩小电路被配置为确定第三按比例缩小的信号，所述第三按比例缩小的信号具有相对于所述第一按比例缩小的频率的当前值按固定比例减小的频率；
带通滤波器，所述带通滤波器被配置为根据所述第三按比例缩小的信号确定带通滤波的信号；以及
第一模数转换器(ADC)，所述第一模数转换器(ADC)被配置为根据所述振荡参考信号对所述带通滤波的信号进行数字采样，以获得所述数字按比例缩小的信号。
13.根据权利要求12所述的系统，其中
所述第一控制电路进一步包括PLL调制器，所述PLL调制器被配置为根据所述第一误差信号确定调制的误差信号；并且
所述第一环路输出滤波器被配置为根据所述调制的误差信号修改所述第一控制信号。
14.根据权利要求13所述的系统，其中
所述PLL调制器包括偏差值生成器；并且
所述调制的误差信号包括用于频率调制连续波的调谐信号。
15.根据权利要求10所述的系统，其中所述第二控制电路进一步包括第二频率按比例缩小电路，所述第二频率按比例缩小电路耦合至所述第二VCO，其中
所述第二频率按比例缩小电路包括混频器和分频器中的至少一个，并且被配置为根据所述第二VCO输出信号确定第二按比例缩小的信号，并且
所述第二按比例缩小的信号具有相对于所述第二VCO输出频率的当前值按固定比例减小的第二按比例缩小的频率。
16.根据权利要求15所述的系统，其中所述第二控制电路进一步包括第二PLL电路，所述第二PLL电路包括：
第二环路输出滤波器，所述第二环路输出滤波器耦合至第二PLL检测器和所述第二VCO，所述第二环路输出滤波器被配置为根据第二误差信号修改所述第二控制信号；以及
所述第二PLL检测器，所述第二PLL检测器耦合至所述第一频率按比例缩小电路和所述第二频率按比例缩小电路，其中
所述第二PLL检测器被配置为根据所述第二按比例缩小的信号以及以下各项中的至少一项确定所述第二误差信号：
所述第一按比例缩小的信号；以及
相位延迟信号，根据所述第一按比例缩小的信号以及第一相位延迟而被确定；以及
所述第二误差信号包括相位差和频率差中的至少一个。
17.根据权利要求16所述的系统，进一步包括：
第一天线，所述第一天线耦合至所述第一VCO，并且被配置为发射被包括在辐射图中的第一信号；以及
第二天线，所述第二天线耦合至所述第二VCO，并且被配置为发射被包括在所述辐射图中的第二信号，
其中所述第二PLL检测器被配置为根据所述相位延迟信号确定所述第二误差信号，并且
其中所述辐射图具有根据所述第一相位延迟而确定的波束轴。
18.根据权利要求17所述的系统，其中所述第二控制电路进一步包括：
延迟电路，耦合至所述第一频率按比例缩小电路和所述第二PLL电路，并且被配置为将所述第一相位延迟添加至所述第一按比例缩小的信号，以获得所述相位延迟信号。
19.根据权利要求18所述的系统，其中
所述第二控制电路进一步包括被配置为接收所述第一相位延迟的调制解调器；并且
所述第一相位延迟包括期望的相位延迟与校准偏差的差值。
20.一种相控阵列波束形成系统，包括：
主卫星，所述主卫星包括射频(RF)前端，所述主卫星包括主压控振荡器(VCO)；
至少一个从卫星，所述从卫星包括RF前端，所述至少一个从卫星包括从VCO；
主锁相环路(PLL)电路，所述主PLL电路耦合至所述主卫星，并且被配置为控制所述主VCO的输出频率；以及
相应的从PLL电路，所述相应的从PLL电路耦合至所述至少一个从卫星，并且被配置为根据相位延迟的主VCO参考信号控制所述从VCO的输出频率。
21.根据权利要求20所述的系统，进一步包括：
第一分频器，所述第一分频器耦合至所述主卫星，并且被配置为确定第一主VCO参考信号，所述第一主VCO参考信号具有相对于所述主VCO输出频率的当前值按固定比例减小的按比例缩小的频率；以及
相应的延迟电路，所述相应的延迟电路耦合至所述第一分频器以及所述相应的从PLL，
其中所述相应的延迟电路被配置为根据所述第一主VCO参考信号确定所述相位延迟的主VCO参考信号。
22.根据权利要求20所述的系统，设置在FR-4印刷电路板上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/597,039 | 2015-01-14 | ||
| US14/597,039 US9866222B2 (en) | 2015-01-14 | 2015-01-14 | System and method for synchronizing multiple oscillators using reduced frequency signaling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105790760A true CN105790760A (zh) | 2016-07-20 |
| CN105790760B CN105790760B (zh) | 2018-11-13 |
Family
ID=56233457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610009060.9A Active CN105790760B (zh) | 2015-01-14 | 2016-01-07 | 通过使用减小的频率信号传输使多个振荡器同步的系统和方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9866222B2 (zh) |
| KR (1) | KR101840919B1 (zh) |
| CN (1) | CN105790760B (zh) |
| DE (1) | DE102016100497A1 (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108233975A (zh) * | 2016-12-19 | 2018-06-29 | 英飞凌科技股份有限公司 | 射频设备和相应的方法 |
| CN108282234A (zh) * | 2017-01-03 | 2018-07-13 | 意法半导体股份有限公司 | 生成自测试信号的方法、对应的电路和装置 |
| CN108574486A (zh) * | 2017-03-14 | 2018-09-25 | 芯籁半导体股份有限公司 | 时脉信号处理系统及其方法 |
| CN110209625A (zh) * | 2019-04-11 | 2019-09-06 | 浙江大学 | 一种基于低频参考信号的片上同步自修复系统 |
| WO2020237690A1 (zh) * | 2019-05-31 | 2020-12-03 | 华为技术有限公司 | 一种相位同步装置、相位同步系统及收发装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160306034A1 (en) * | 2014-12-23 | 2016-10-20 | Infineon Technologies Ag | RF System with an RFIC and Antenna System |
| DE102015106204A1 (de) * | 2015-04-22 | 2016-10-27 | Endress + Hauser Gmbh + Co. Kg | Frequenzgenerator mit zwei spannungsgesteuerten Oszillatoren |
| US10110370B2 (en) * | 2015-05-18 | 2018-10-23 | William Marsh Rice University | Wireless synchronization of mm-wave arrays |
| TWI629597B (zh) * | 2017-03-14 | 2018-07-11 | 芯籟半導體股份有限公司 | 一種時脈訊號處理系統及其方法 |
| DE102018206701A1 (de) * | 2018-05-02 | 2019-11-07 | Robert Bosch Gmbh | Überwachen eines FMCW-Radarsensors |
| US10509104B1 (en) | 2018-08-13 | 2019-12-17 | Analog Devices Global Unlimited Company | Apparatus and methods for synchronization of radar chips |
| EP3851869B1 (en) * | 2020-01-16 | 2022-09-21 | NXP USA, Inc. | Radar system |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124569A (en) * | 1990-10-18 | 1992-06-23 | Star Technologies, Inc. | Digital phase-lock loop system with analog voltage controlled oscillator |
| CN1242890A (zh) * | 1997-10-31 | 2000-01-26 | 交互数字技术公司 | 多天线通信站 |
| CN1272002A (zh) * | 1999-04-28 | 2000-11-01 | 日本电气株式会社 | 使用电荷泵的锁相环频率合成器 |
| CN1345482A (zh) * | 1999-04-06 | 2002-04-17 | 艾利森公司 | 用于通过噪声前馈减少振荡器噪声的方法和装置 |
| CN1617450A (zh) * | 2003-11-14 | 2005-05-18 | Atmel德国有限公司 | 用于多个振荡器同步的方法 |
| CN101657968A (zh) * | 2007-04-12 | 2010-02-24 | 泰拉丁公司 | 成本有效的低噪声单环路合成器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7345549B2 (en) | 2006-02-28 | 2008-03-18 | Teradyne, Inc. | Phase locking on aliased frequencies |
| DE102007030944A1 (de) | 2007-07-03 | 2009-01-15 | Astrium Gmbh | Regelung von Master/Slave-Satellitenkonstellationen |
| TWI342676B (en) | 2007-09-12 | 2011-05-21 | Richwave Technology Corp | Multi-band electronic apparatus and multi-band signal processing method |
| WO2013155259A1 (en) | 2012-04-12 | 2013-10-17 | Marvell World Trade Ltd | Method and apparatus for local oscillator |
-
2015
- 2015-01-14 US US14/597,039 patent/US9866222B2/en active Active
-
2016
- 2016-01-07 CN CN201610009060.9A patent/CN105790760B/zh active Active
- 2016-01-13 KR KR1020160004176A patent/KR101840919B1/ko not_active Application Discontinuation
- 2016-01-13 DE DE102016100497.9A patent/DE102016100497A1/de active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124569A (en) * | 1990-10-18 | 1992-06-23 | Star Technologies, Inc. | Digital phase-lock loop system with analog voltage controlled oscillator |
| CN1242890A (zh) * | 1997-10-31 | 2000-01-26 | 交互数字技术公司 | 多天线通信站 |
| CN1345482A (zh) * | 1999-04-06 | 2002-04-17 | 艾利森公司 | 用于通过噪声前馈减少振荡器噪声的方法和装置 |
| CN1272002A (zh) * | 1999-04-28 | 2000-11-01 | 日本电气株式会社 | 使用电荷泵的锁相环频率合成器 |
| CN1617450A (zh) * | 2003-11-14 | 2005-05-18 | Atmel德国有限公司 | 用于多个振荡器同步的方法 |
| CN101657968A (zh) * | 2007-04-12 | 2010-02-24 | 泰拉丁公司 | 成本有效的低噪声单环路合成器 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108233975A (zh) * | 2016-12-19 | 2018-06-29 | 英飞凌科技股份有限公司 | 射频设备和相应的方法 |
| CN108282234A (zh) * | 2017-01-03 | 2018-07-13 | 意法半导体股份有限公司 | 生成自测试信号的方法、对应的电路和装置 |
| US11150294B2 (en) | 2017-01-03 | 2021-10-19 | Stmicroelectronics S.R.L. | Method of generating self-test signals, corresponding circuit and apparatus |
| US11860223B2 (en) | 2017-01-03 | 2024-01-02 | Stmicroelectronics S.R.L. | Method of generating self-test signals, corresponding circuit and apparatus |
| CN108574486A (zh) * | 2017-03-14 | 2018-09-25 | 芯籁半导体股份有限公司 | 时脉信号处理系统及其方法 |
| CN110209625A (zh) * | 2019-04-11 | 2019-09-06 | 浙江大学 | 一种基于低频参考信号的片上同步自修复系统 |
| CN110209625B (zh) * | 2019-04-11 | 2020-08-11 | 浙江大学 | 一种基于低频参考信号的片上同步自修复系统 |
| WO2020207443A1 (zh) * | 2019-04-11 | 2020-10-15 | 浙江大学 | 一种基于低频参考信号的片上同步自修复系统 |
| US11705908B2 (en) | 2019-04-11 | 2023-07-18 | Zhejiang University | On-chip synchronous self-repairing system based on low-frequency reference signal |
| WO2020237690A1 (zh) * | 2019-05-31 | 2020-12-03 | 华为技术有限公司 | 一种相位同步装置、相位同步系统及收发装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105790760B (zh) | 2018-11-13 |
| KR101840919B1 (ko) | 2018-03-21 |
| US9866222B2 (en) | 2018-01-09 |
| US20160204784A1 (en) | 2016-07-14 |
| KR20160087764A (ko) | 2016-07-22 |
| DE102016100497A1 (de) | 2016-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105790760A (zh) | 通过使用减小的频率信号传输使多个振荡器同步的系统和方法 | |
| US11860223B2 (en) | Method of generating self-test signals, corresponding circuit and apparatus | |
| US9246498B2 (en) | Electronic circuit and control method | |
| CN103297045B (zh) | 高灵敏度单天线fmcw雷达 | |
| US20200348393A1 (en) | System and Method for Radar | |
| CN105991180B (zh) | 用于高速模拟波束形成的系统和方法 | |
| JP5789081B2 (ja) | マイクロ波およびミリメートル波レーダセンサ | |
| US9197223B2 (en) | Electronic circuit, radar apparatus, and method of performing self-diagnosis on radar apparatus | |
| US9473071B2 (en) | System and method for a radio frequency system | |
| US9234784B2 (en) | Frequency modulated radar level gauging | |
| CN112051565A (zh) | 具有多个雷达芯片的雷达系统 | |
| CN109100688A (zh) | 具有高频振荡器监控的雷达前端 | |
| Girma et al. | 122 GHz radar sensor based on a monostatic SiGe-BiCMOS IC with an on-chip antenna | |
| CN103543349A (zh) | 基于vco调制的宽带多波束微波源相关反射测量系统 | |
| US10777891B2 (en) | Scalable radio frequency antenna array structures | |
| KR20170121480A (ko) | 다중 대역폭을 갖는 fmcw 레이더 및 그 제어 방법 | |
| KR102313317B1 (ko) | 다수의 피엘엘을 이용한 에프엠씨더불유 레이다 송수신 장치 | |
| US10837819B2 (en) | Radar fill level measurement device comprising a synchronizing signal on different layers of a printed circuit board | |
| JP3153816U (ja) | Ｆｍ−ｃｗレーダ装置 | |
| CN104485972A (zh) | K波段单天线收发装置 | |
| Maas et al. | A multi-channel S-band FMCW radar front-end | |
| JPWO2012008197A1 (ja) | 送受信装置 | |
| JPWO2020003349A1 (ja) | 周波数掃引回路およびレーダー装置 | |
| WO2002051045A1 (en) | Transmitter/receiver test apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |