CN106027042B - 一种数字式噪声干扰源系统 - Google Patents
一种数字式噪声干扰源系统 Download PDFInfo
- Publication number
- CN106027042B CN106027042B CN201610348693.2A CN201610348693A CN106027042B CN 106027042 B CN106027042 B CN 106027042B CN 201610348693 A CN201610348693 A CN 201610348693A CN 106027042 B CN106027042 B CN 106027042B
- Authority
- CN
- China
- Prior art keywords
- module
- register
- noise
- frequency
- dds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013178 mathematical model Methods 0.000 claims abstract description 7
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 3
- 102100034223 Golgi apparatus protein 1 Human genes 0.000 claims description 5
- 101100449731 Homo sapiens GLG1 gene Proteins 0.000 claims description 5
- 101100439271 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cfr1 gene Proteins 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种数字式噪声干扰源系统,包括FPGA模块、DDS模块和锁相环模块;所述FPGA模块前级接入频率装订信号、后级输出控制信号给DDS模块和锁相环模块,锁相环模块输出参考信号至DDS模块,DDS模块输出合成的噪声干扰信号;所述FPGA模块内设置ROM,ROM中存取高斯白噪声数字模型。本发明可产生频率0Hz‑1400MHz范围带宽可调的宽带高斯白噪声干扰信号,具有噪声模型变换灵活、输出频率高、带宽宽和系统简单等优点,不仅能对雷达系统进行噪声干扰测试,也可作为飞机等载体的干扰设备。
Description
技术领域
本发明涉及一种数字式噪声干扰源系统。
背景技术
现有的数字随机噪声通过随机数表达,由于控制器和存储器的精度有限,现有的随机数产生算法均为伪随机数产生算法。这种方法算法复杂,占用FPGA资源多,并且要求FPGA速度快,D/A转换速率高,同时产生的噪声信号频率低、带宽窄。
发明内容
为解决上述技术问题,本发明提供了一种数字式噪声干扰源系统,该数字式噪声干扰源系统可产生频率0Hz-1400MHz范围带宽可调的宽带高斯白噪声干扰信号,具有噪声模型变换灵活、输出频率高、带宽宽和系统简单等优点。
本发明通过以下技术方案得以实现。
本发明提供的一种数字式噪声干扰源系统,包括FPGA模块、DDS模块和锁相环模块;所述FPGA模块前级接入频率装订信号、后级输出控制信号给DDS模块和锁相环模块,锁相环模块输出参考信号至DDS模块,DDS模块输出合成的噪声干扰信号;所述FPGA模块内设置ROM,ROM中存取高斯白噪声数字模型。
所述FPGA模块通过并行配置内部的CFR1寄存器和CFR2寄存器,生成高24位频率控制字和高8位的幅度控制字,然后从ROM中读取数字模型,结合高24位频率控制字和高8位的幅度控制字发送至DDS模块生成噪声信号。
所述DDS模块生成噪声的频率,由高24位频率控制字中的起始频率,以390.625kHz的大步进256点、每段390.625kHz中以97.65625Hz小步进4000点生成。
所述锁相环模块采用HMC833芯片,所述FPGA模块对锁相环模块的控制在于,初始化之后依次配置:
①Reg00h寄存器,进行软件复位并从复位状态释放出来;
②Reg0Fh寄存器,设置输出指示;
③Reg02h寄存器,设置参考支路分频比;
④Reg06h寄存器,设置芯片工作模式;
⑤Reg07h寄存器,设置锁定检测的时间窗口;
⑥Reg08h寄存器,模拟使能寄存器设定;
⑦Reg09h寄存器,设置电荷泵的电流和补偿电流;
⑧Reg05h寄存器,其配置VCO子系统;
⑨Reg03h寄存器,设置反馈分频比的整数部分值;
⑩Reg04h寄存器,设置反馈分频比的小数部分值。
所述FPGA模块采用XC6SLX9。
所述DDS模块采用AD9914。
本发明的有益效果在于:可产生频率0Hz-1400MHz范围带宽可调的宽带高斯白噪声干扰信号,具有噪声模型变换灵活、输出频率高、带宽宽和系统简单等优点,不仅能对雷达系统进行噪声干扰测试,也可作为飞机等载体的干扰设备。
附图说明
图1是本发明的结构示意图;
图2是本发明的噪声信号产生过程示意图。
具体实施方式
下面进一步描述本发明的技术方案,但要求保护的范围并不局限于所述。
由MATLAB产生高精度的高斯白噪声数字模型,将数字模型存储在XC6SLX9中的块ROM中,通过软件编程读取XC6SLX9中的ROM中的噪声数据,将读取的噪声数据通过并行端口实时送给AD9914进行幅度控制,每个噪声数据对应一个频率点,不同的噪声数据对应的频率不同;为了实现高斯白噪声,则噪声数据均匀的分布在一定带宽的频域上;为了实现频谱特性可控且相参,需用AD9914提供的系统时钟作为FPGA模块的工作时钟;同时FPGA模块还控制HMC833的锁相环来产生AD9914的参考输入信号,保证AD9914能够正常工作。
如图1所示,本发明中FPGA模块要完成系统通信、控制锁相环芯片HMC833芯片和DDS芯片AD9914。如图2所示,FPGA模块的SPI接口接收到所需干扰信号的频率信息,FPGA模块根据频率信息产生用于控制AD9914的频率控制字,然后对AD9914进行初始化,采用将F0~F3引脚设置为0000的并行编程模式配置CFR1和CFR2寄存器,幅度控制必须通过CFR1寄存器中的OSK使能位开启(0x00[8])。
配置完CFR1与CFR2后,将F0~F3引脚设置为0110的24位部分FTW控制和8位部分幅度控制模式,用于D[31:0]引脚发送高24位频率控制字和高8位的幅度控制字。本系统由于是噪声源,所以相位不予控制。在本方案中,生成频率控制值为32位,12位的幅度控制字由MATLAB产生的高斯白噪声模型产生,该数据存放在单端口块ROM中,FPGA程序可直接读取。在系统程序调用频率控制字和幅度控制字时分别做了截断处理,这样既可以保证系统处理速度的同时又再次增加了产生噪声信号的随机性。
系统实现100MHz带宽噪声信号实现过程为:设起始频率控制字为START,每次以32’h100为步进量增加,一直增加到START+32’hFA000为止,此时,频率控制字FTW增加32’hFA000。然后,START以FTW+32’hFA000为初值,继续以32’h100为步进量增加,以此循环,直到FTW大于等于FTW+32’hFA00000为止,然后将START和FTW从新赋初值,系统中START和FTW的赋初值相同。这样就实现了系统以390.625kHz的大步进256点达到100MHz带宽的要求,并且在每个大步进的390.625kHz内,以97.65625Hz的小步进4000点完成,这样既保证了100MHz的带宽要求,同时实现了97.65625Hz的频率细分,频谱覆盖更为紧密。
系统在DDS初始化的同时对锁相环模块进行初始化,然后依次配置HMC833芯片的Reg00h寄存器,进行软件复位并从复位状态释放出来;Reg0Fh寄存器,设置输出指示;Reg02h寄存器,设置参考支路分频比;Reg06h寄存器,设置芯片工作模式;Reg07h寄存器,设置锁定检测的时间窗口;Reg08h寄存器,模拟使能寄存器设定;Reg09h寄存器,设置电荷泵的电流和补偿电流;Reg05h寄存器,其配置VCO子系统;Reg03h寄存器,设置反馈分频比的整数部分值;Reg04h寄存器,设置反馈分频比的小数部分值。其中Reg02h寄存器赋值14’h2,Reg03h寄存器赋值19’h20,Reg04h寄存器赋值24’hC49BA5,Reg05h寄存器赋值16’h1控制锁相环模块输出1.6384GHz的参考信号。
Claims (4)
1.一种数字式噪声干扰源系统,包括FPGA模块、DDS模块和锁相环模块,其特征在于:所述FPGA模块前级接入频率装订信号、后级输出控制信号给DDS模块和锁相环模块,锁相环模块输出参考信号至DDS模块,DDS模块输出合成的噪声干扰信号;所述FPGA模块内设置ROM,ROM中存取高斯白噪声数字模型;
所述FPGA模块通过并行配置内部的CFR1寄存器和CFR2寄存器,生成高24位频率控制字和高8位的幅度控制字,然后从ROM中读取数字模型,结合高24位频率控制字和高8位的幅度控制字发送至DDS模块生成噪声信号;
所述DDS模块生成噪声的频率,由高24位频率控制字中的起始频率,以390.625kHz的大步进256点、每段390.625kHz中以97.65625Hz小步进4000点生成。
2.如权利要求1所述的数字式噪声干扰源系统,其特征在于:所述锁相环模块采用HMC833芯片,所述FPGA模块对锁相环模块的控制在于,初始化之后依次配置:
①Reg00h寄存器,进行软件复位并从复位状态释放出来;
②Reg0Fh寄存器,设置输出指示;
③Reg02h寄存器,设置参考支路分频比;
④Reg06h寄存器,设置芯片工作模式;
⑤Reg07h寄存器,设置锁定检测的时间窗口;
⑥Reg08h寄存器,模拟使能寄存器设定;
⑦Reg09h寄存器,设置电荷泵的电流和补偿电流;
⑧Reg05h寄存器,其配置VCO子系统;
⑨Reg03h寄存器,设置反馈分频比的整数部分值;
⑩Reg04h寄存器,设置反馈分频比的小数部分值。
3.如权利要求1所述的数字式噪声干扰源系统,其特征在于:所述FPGA模块采用XC6SLX9。
4.如权利要求1所述的数字式噪声干扰源系统,其特征在于:所述DDS模块采用AD9914。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610348693.2A CN106027042B (zh) | 2016-05-24 | 2016-05-24 | 一种数字式噪声干扰源系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610348693.2A CN106027042B (zh) | 2016-05-24 | 2016-05-24 | 一种数字式噪声干扰源系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106027042A CN106027042A (zh) | 2016-10-12 |
CN106027042B true CN106027042B (zh) | 2019-03-26 |
Family
ID=57093073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610348693.2A Active CN106027042B (zh) | 2016-05-24 | 2016-05-24 | 一种数字式噪声干扰源系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106027042B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109842379B (zh) * | 2017-11-29 | 2023-09-19 | 北京振兴计量测试研究所 | 一种宽带噪声产生方法 |
CN110531292A (zh) * | 2019-08-26 | 2019-12-03 | 中国科学院合肥物质科学研究院 | 用于强磁场核磁共振的具有高速调制特征的射频信号源 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2258327Y (zh) * | 1996-06-28 | 1997-07-23 | 清华大学 | 高分辨率、低相噪宽带线性扫频信号源 |
CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
CN101771382A (zh) * | 2009-12-18 | 2010-07-07 | 武汉虹信通信技术有限责任公司 | 一种利用直接数字合成技术实现频率微调的方法及装置 |
CN103023507A (zh) * | 2012-12-06 | 2013-04-03 | 北京航天测控技术有限公司 | Dac的采样时钟生成方法及装置 |
CN103323874A (zh) * | 2013-06-28 | 2013-09-25 | 吉林大学 | 可控震源锁相控制系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0701812D0 (en) * | 2007-01-31 | 2007-03-14 | Qinetiq Ltd | Antenna system and radar system incorporating the same |
-
2016
- 2016-05-24 CN CN201610348693.2A patent/CN106027042B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN2258327Y (zh) * | 1996-06-28 | 1997-07-23 | 清华大学 | 高分辨率、低相噪宽带线性扫频信号源 |
CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
CN101771382A (zh) * | 2009-12-18 | 2010-07-07 | 武汉虹信通信技术有限责任公司 | 一种利用直接数字合成技术实现频率微调的方法及装置 |
CN103023507A (zh) * | 2012-12-06 | 2013-04-03 | 北京航天测控技术有限公司 | Dac的采样时钟生成方法及装置 |
CN103323874A (zh) * | 2013-06-28 | 2013-09-25 | 吉林大学 | 可控震源锁相控制系统 |
Also Published As
Publication number | Publication date |
---|---|
CN106027042A (zh) | 2016-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103427835B (zh) | 频率调制器 | |
US8768278B2 (en) | Switching a PLL clock source to reduce wireless communication interference | |
CN106027042B (zh) | 一种数字式噪声干扰源系统 | |
CN105991132A (zh) | 具有动态相位和脉宽控制的频率合成器 | |
KR102038878B1 (ko) | 상이한 플랫폼 간의 효율적인 파형 포팅 가능성을 위한 장치 및 방법 | |
CN103955256B (zh) | 时钟频率调制的方法和时钟频率调制装置 | |
WO2019067194A9 (en) | Serializer/deserializer (serdes) lanes with lane-by-lane datarate independence | |
CN105391447A (zh) | 一种相位插值扩频时钟产生方法 | |
CN105871337B (zh) | 一种改进的可分段调制的信号发生器 | |
CN108107409A (zh) | 一种mimo雷达导引头的中频信号源及其信号产生方法 | |
US8571502B2 (en) | Adjusting PLL clock source to reduce wireless communication interference | |
WO2015081482A1 (en) | Frequency aided clock recovery based on low speed information exchange mechanism | |
CN105871339B (zh) | 一种灵活的可分段调制的信号发生器 | |
CN114499147A (zh) | 一种延迟电路的校准电路、校准方法、装置以及介质 | |
CN111090251B (zh) | 一种高速测控板卡实现方法及系统 | |
CN105207671A (zh) | 一种高速数字信号的并行dds合成方法 | |
CN104460826A (zh) | 基于fpga实现mipi模组dsi时钟重配的方法 | |
CN103888105B (zh) | 一种宽频率连续可调的脉宽波数字产生方法及系统 | |
CN104918321A (zh) | 一种卫星通信的射频收发处理装置及方法 | |
CN102468847B (zh) | 方波的输出方法及装置 | |
CN104391817A (zh) | 与外围设备同步的电子系统 | |
CN104467836A (zh) | 一种时钟信号发生方法及系统 | |
CN105988399B (zh) | 采用现场可编辑逻辑门阵列实现电子齿轮输出的方法 | |
Ryabov et al. | A direct digital synthesizer of compound wideband signals | |
CN205215970U (zh) | 一种用于质子治疗装置慢引出系统的线性扫频信号发生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |