CN114221653A - 一种信号处理装置 - Google Patents

Abstract

本发明公开了一种信号处理装置，包括锁相倍频模块、倍频模块、数字频率处理模块、混频模块和分频模块；其中，通过锁相倍频模块和倍频模块对输入信号的多次倍频处理，能够保证数字频率处理模块能够对不同频率的输入信号进行高分辨率处理，从而使信号处理装置适应于不同频率的输入信号，数控振荡器和数模转换器的配合以保证信号分辨率满足用户需求，且通过混频模块的混频处理，也即误差倍增处理，使输入信号的分辨率进一步提高，保证输出信号的精确度，分频模块将待输出信号处理为期望频率的输出信号。综上，本申请中不仅能够将不同频率的输入信号转换为用户的期望频率的输出信号，还能够保证用户对输出信号的分辨率的需求。

Description

一种信号处理装置

技术领域

本发明涉及信息处理领域，特别是涉及一种信号处理装置。

背景技术

随着科技的发展和社会的进步，许多行业对时间精度的要求越来越高，在交通、电信和安防各个领域，精确的时间信号能够保证各种设备的正常运行，因此，现有技术中需要对信号进行相位和频率的调整，特别是对信号进行频率分辨率的调整，从而提高信号的精度，然而，现有技术中的分辨率处理通常只能对特定频率的信号进行分辨率的提高，无法对不同频率的信号进行高分辨率的处理，也就无法满足不同场景下，不同频率信号的精度需求。

发明内容

本发明的目的是提供一种信号处理装置，不仅能够将不同频率的输入信号转换为用户的期望频率的输出信号，还能够保证用户对输出信号的分辨率的需求。

为解决上述技术问题，本发明提供了一种信号处理装置，包括锁相倍频模块、倍频模块、数字频率处理模块、混频模块和分频模块；所述锁相倍频模块的输出端与所述倍频模块的输入端连接；所述倍频模块的第一输出端与所述数字频率处理模块的输入端连接；所述混频模块的第一输入端与所述倍频模块的第二输出端连接，第二输入端与所述数字频率处理模块的输出端连接，输出端与所述分频模块的输入端连接；

所述锁相倍频模块用于对输入信号进行相位跟踪，并将所述输入信号的频率进行第一预设倍频处理，输出第一子输入信号；所述倍频模块用于对所述第一子输入信号进行第二预设倍频处理和第三预设倍频处理，并将所述第二预设倍频处理后的第二子输入信号发送至所述数字频率处理模块，将所述第三预设倍频处理后的第三子输入信号发送至所述混频模块；所述数字频率处理模块用于对所述第二子输入信号进行高分辨率处理，以输出第四预设倍频处理后，分辨率为第一预设分辨率的第四子输入信号；所述混频模块用于将所述第三子输入信号和所述第四子输入信号进行混频处理，以输出分辨率为第二预设分辨率的待输出信号；所述分频模块用于将所述待输出信号进行第五预设倍频处理，以输出频率为期望频率，分辨率为第二预设分辨率的输出信号，所述第二预设分辨率大于所述第一预设分辨率；

所述数字频率处理模块包括：

数控振荡器，用于基于用户的设定输出控制数字量；

输入端为所述数字频率处理模块的输入端，输出端为所述数字频率处理模块的输出端，控制端与所述数控振荡器的输出端连接的数模转换器，用于基于所述控制数字量对所述第二子输入信号进行高分辨率处理，以输出第四预设倍频处理后，分辨率为第一预设分辨率的第四子输入信号。

优选地，所述倍频模块包括一级倍频器和二级倍频器；所述一级倍频器的输入端为所述倍频模块的输入端，输出端为所述倍频模块的第一输出端；所述二级倍频器的输入端与所述一级倍频器的输出端连接，输出端为所述倍频模块的第二输出端；

所述一级倍频器用于对所述第一子输入信号进行第二预设倍频处理，输出所述第二子输入信号；

所述二级倍频器用于对所述第二子输入信号进行第三预设倍频处理，输出所述第三子输入信号。

优选地，所述混频模块包括：

输入端为所述混频模块的第一输入端，输出端为所述混频模块的第二输入端的混频器，用于将所述第三子输入信号和所述第四子输入信号进行混频处理；

输入端与所述混频器连接的第一滤波电路，用于对所述混频处理后的所述第三子输入信号和所述第四子输入信号进行第一滤波处理；

输入端与所述第一滤波电路的输出端连接的放大电路，用于对第一滤波处理及所述混频处理后的所述第三子输入信号和所述第四子输入信号进行放大处理；

输入端与所述放大电路的输出端连接的第二滤波电路，用于对所述放大处理，所述第一滤波处理及所述混频处理后的所述第三子输入信号和所述第四子输入信号进行第二滤波处理，以输出分辨率为所述第二预设分辨率的待输出信号。

优选地，所述分频模块包括一级分频模块和二级分频模块；所述一级分频模块的输入端为所述分频模块的输入端；所述二级分频模块的输入端与所述一级分频模块的输出端连接，输出端为所述分频模块的输出端；

所述一级分频模块用于将所述待输出信号进行第一分频处理，以输出第一分频处理后的所述待输出信号；

所述二级分频模块用于将所述第一分频处理后的所述待输出信号进行第二频率处理，以输出频率为所述期望频率，分辨率为所述第二预设分辨率的所述输出信号。

优选地，所述一级分频模块包括第一隔离变压器、第一分频器和第二隔离变压器；

所述第一隔离变压器的输入端为所述一级分频模块的输入端，用于对所述待输出信号进行第一耦合处理；

所述第一分频器的输入端与所述第一隔离变压器的输出端连接，用于对所述第一耦合处理后的所述待输出信号进行一级降频处理，以输出所述第一分频处理后的所述待输出信号；

所述第二隔离变压器的输入端与所述第一分频器的输出端连接，用于对所述第一分频处理后的所述待输出信号进行第二耦合处理。

优选地，所述一级分频模块还包括第三滤波电路；

所述第三滤波电路的输入端与所述第二隔离变压器的输入端连接，输出端为所述一级分频模块的输出端，用于对第二耦合处理及所述第一分频处理后的所述待输出信号进行第三滤波处理。

优选地，所述二级分频模块包括第三隔离变压器和第二分频器；

所述第三隔离变压器的输入端为所述二级分频模块的输入端，用于将所述第一分频处理后的所述待输出信号进行第二耦合处理；

所述第二分频器的输入端与所述第三隔离变压器的输出端连接，用于对所述第二耦合处理，及所述第一分频处理后的所述待输出信号进行二级降频处理，以输出频率为所述期望频率，分辨率为所述第二预设分辨率的所述输出信号。

优选地，所述二级分频模块还包括放大器；

所述放大器的输入端与所述第二分频器的输出端连接，输出端为所述二级分频模块的输出端，用于对频率为所述期望频率，分辨率为所述第二预设分辨率的所述输出信号进行放大处理。

优选地，还包括：

输入端与所述分频模块的输出端连接的信号处理模块，用于对所述输出信号进行锁相去抖处理。

本申请提供了一种信号处理装置，包括锁相倍频模块、倍频模块、数字频率处理模块、混频模块和分频模块；其中，通过锁相倍频模块和倍频模块对输入信号的多次倍频处理，能够保证数字频率处理模块能够对不同频率的输入信号进行高分辨率处理，从而使信号处理装置适应于不同频率的输入信号，数控振荡器和数模转换器的配合以保证信号分辨率满足用户需求，且通过混频模块的混频处理，也即误差倍增处理，使输入信号的分辨率进一步提高，保证输出信号的精确度，分频模块将待输出信号处理为期望频率的输出信号。综上，本申请中不仅能够将不同频率的输入信号转换为用户的期望频率的输出信号，还能够保证用户对输出信号的分辨率的需求。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的一种信号处理装置的结构示意图；

图2为本发明提供的一种倍频模块和混频模块具体的结构示意图；

图3为本发明提供的一种信号处理装置的具体的结构示意图；

图4为本发明提供的一种一级分频模块具体的结构示意图；

图5为本发明提供的一种二级分频模块具体的结构示意图；

图6为本发明提供的一种具体实例的示意图。

具体实施方式

本发明的核心是提供一种信号处理装置，不仅能够将不同频率的输入信号转换为用户的期望频率的输出信号，还能够保证用户对输出信号的分辨率的需求。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图1，图1为本发明提供的一种信号处理装置的结构示意图，该装置包括锁相倍频模块21、倍频模块2、数字频率处理模块3、混频模块4和分频模块5；锁相倍频模块21的输出端与倍频模块2的输入端连接；倍频模块2的第一输出端与数字频率处理模块3的输入端连接；混频模块4的第一输入端与倍频模块2的第二输出端连接，第二输入端与数字频率处理模块3的输出端连接，输出端与分频模块5的输入端连接；

锁相倍频模块21用于对输入信号进行相位跟踪，并将输入信号的频率进行第一预设倍频处理，输出第一子输入信号；倍频模块2用于对第一子输入信号进行第二预设倍频处理和第三预设倍频处理，并将第二预设倍频处理后的第二子输入信号发送至数字频率处理模块3，将第三预设倍频处理后的第三子输入信号发送至混频模块4；数字频率处理模块3用于对第二子输入信号进行高分辨率处理，以输出第四预设倍频处理后，分辨率为第一预设分辨率的第四子输入信号；混频模块4用于将第三子输入信号和第四子输入信号进行混频处理，以输出分辨率为第二预设分辨率的待输出信号；分频模块5用于将待输出信号进行第五预设倍频处理，以输出频率为期望频率，分辨率为第二预设分辨率的输出信号，第二预设分辨率大于第一预设分辨率。

本申请中，申请人考虑到现有技术中为了满足用户对时间的精确度的需求，通常会对信号进行灵敏度提高的处理，例如，相位微跃计可以用于对氢原子钟输出的信号进行相位和频率的跟踪和锁定，来产生相同频率和相位的信号，通过对该信号的频率分辨率的调整，保证信号的准确度。但是，现有技术中相位微跃计是针对于频率为10MHz的输入信号进行高分辨率处理，无法适应于对不同频率的输入信号的处理，也无法通过10MHz的输入信号输出不同频率的输出信号，无法满足用户的需求。

为了解决上述技术问题，本申请中的信号处理装置中首先设置了锁相倍频模块21和倍频模块2，通过锁相倍频模块21的相位跟踪，保证第一子输入信号的频相位和输入信号相位保持一致，避免后续对输入信号进行高分辨率处理时出现误差。此外，锁相倍频模块21还能够对输入信号进行第一预设倍频处理，以保证第一子输入信号的频率为输入信号频率的第一预设倍频。随后倍频模块2对第一子输入信号进行第二预设倍频处理及第三预设倍频处理，第二预设倍频处理后得到的第二子输入信号输入至数字频率处理模块3，使数字频率处理模块3对第二子输入信号进行高分辨率的处理，提高第二子输入信号的分辨率，并对第二子输入信号进行第四预设倍频处理，使第四子输入信号的频率为第二子输入信号的频率的第四预设倍频；此外，倍频模块2进行第三预设倍频处理后输出的第三子输入信号输入至混频模块4，混频模块4将第三子输入信号和第四子输入信号进行混频，从而使自身输出的待输出信号进行误差倍增，以提高待输出信号的分辨率，进一步提高输出信号的准确度。随后再经过分频模块5的第五预设倍频处理，使信号处理装置最终输出的输出信号的频率为用户的期望频率，保证用户能够对输出信号进行正确处理。

其中，请参照图2，图2为本发明提供的一种倍频模块和混频模块具体的结构示意图。作为一种优选的实施例，倍频模块2包括一级倍频器21和二级倍频器22；一级倍频器21的输入端为倍频模块2的输入端，输出端为倍频模块2的第一输出端；二级倍频器22的输入端与一级倍频器21的输出端连接，输出端为倍频模块2的第二输出端；一级倍频器21用于对第一子输入信号进行第二预设倍频处理，输出第二子输入信号；二级倍频器22用于对第二子输入信号进行第三预设倍频处理，输出第三子输入信号。

本实施例中在倍频模块2对第一子输入信号进行倍频时，具体可以但不限定为设置一级倍频器21和二级倍频器22，通过一级倍频器21进行第二预设倍频处理，通过二级倍频器22进行第三预设倍频处理，满足了倍频需求，且降低了倍频难度。

相应地，请参照图3，图3为本发明提供的一种信号处理装置的具体的结构示意图。作为一种优选的实施例，分频模块5包括一级分频模块51和二级分频模块52；一级分频模块51的输入端为分频模块5的输入端；二级分频模块52的输入端与一级分频模块51的输出端连接，输出端为分频模块5的输出端；一级分频模块51用于将待输出信号进行第一分频处理，以输出第一分频处理后的待输出信号；二级分频模块52用于将第一分频处理后的待输出信号进行第二频率处理，以输出频率为期望频率，分辨率为第二预设分辨率的输出信号。

本实施例中，分频模块5也可以但不限定为设置为一级分频模块51和二级分频模块52，从而对待输出信号进行两次分频，以输出用户的期望频率的输出信号，相应减小分频模块5的设计难度，且满足用户的频率需求。

当然，用户在通过倍频模块2进行倍频，或通过分频模块5进行分频时，可通过相应改变倍频模块2或分频模块5的参数，实现对倍频后信号的频率或分频后信号的频率的改变，以实现任意频率的输出。

需要说明的是，请参照图4，图4为本发明提供的一种一级分频模块具体的结构示意图。作为一种优选的实施例，一级分频模块51包括第一隔离变压器511、第一分频器512和第二隔离变压器513；第一隔离变压器511的输入端为一级分频模块51的输入端，用于对待输出信号进行第一耦合处理；第一分频器512的输入端与第一隔离变压器511的输出端连接，用于对第一耦合处理后的待输出信号进行一级降频处理，以输出第一分频处理后的待输出信号；第二隔离变压器513的输入端与第一分频器512的输出端连接，用于对第一分频处理后的待输出信号进行第二耦合处理。

作为一种优选的实施例，一级分频模块51还包括第三滤波电路514；第三滤波电路514的输入端与第二隔离变压器513的输入端连接，输出端为一级分频模块51的输出端，用于对第二耦合处理及第一分频处理后的待输出信号进行第三滤波处理。

请参照图5，图5为本发明提供的一种二级分频模块具体的结构示意图。作为一种优选的实施例，二级分频模块52包括第三隔离变压器521和第二分频器522；第三隔离变压器521的输入端为二级分频模块52的输入端，用于将第一分频处理后的待输出信号进行第二耦合处理；第二分频器522的输入端与第三隔离变压器521的输出端连接，用于对第二耦合处理，及第一分频处理后的待输出信号进行二级降频处理，以输出频率为期望频率，分辨率为第二预设分辨率的输出信号。

作为一种优选的实施例，二级分频模块52还包括放大器523；放大器523的输入端与第二分频器522的输出端连接，输出端为二级分频模块52的输出端，用于对频率为期望频率，分辨率为第二预设分辨率的输出信号进行放大处理。

本实施例中的一级分频模块51可以但不限定为包括第一隔离变压器511、第一分频器512和第二隔离变压器513，通过第一隔离变压器511对待输出信号进行第一耦合处理，从而实现待输出信号从混频模块4至第一分频器512的稳定传输，从而保证第一分频器512能够对待输出信号进行一级降频处理，再通过第二隔离变压器513，将一级降频处理后的待输出信号传输至二级分频模块52，二级分频模块52中的第三隔离变压器521接收到一级降频处理后的待输出信号，并将其传输至第二分频器522后，由第二分频器522进行第二分频处理，通过两级分频保证最终的输出信号的频率为期望频率，且保证待输出信号在各个模块之间的稳定传输。

此外，一级分频模块51中还可以但不限定设置第三滤波电路514，第三滤波电路514通过将待输出信号中的杂波滤除，避免待输出信号中的杂波影响信号的精度。

二级分频器中也可以但不限定再设置放大器523，从而将待输出信号进行放大处理后再进行输出，以保证待输出信号的稳定性，减小输出信号受外界信号的干扰。

需要说明的是，通过多级分频器的分频也可以实现对分辨率的提高，例如，假设输入信号的频率为10MHz，第一预设分辨率简单估算量级为1/2⁵⁸=1E-18，而当一级降频处理和二级降频处理总共为96分频时，产生的频率分辨率量级为1E-18/96=1E-20（1×10^-20），也即10MHz的输出信号的分辨率可达1×10^-20。

作为一种优选的实施例，数字频率处理模块3包括：

数控振荡器，用于基于用户的设定输出控制数字量；

输入端为数字频率处理模块3的输入端，输出端为数字频率处理模块3的输出端，控制端与数控振荡器的输出端连接的数模转换器，用于基于控制数字量对第二子输入信号进行高分辨率处理，以输出第四预设倍频处理后，分辨率为第一预设分辨率的第四子输入信号。

本实施例中的数字频率处理模块3在对第二子输入信号进行高分辨率处理时，具体可以通过调节数控振荡器的参数，从而改变数控振荡器的控制数字量，实现对数模转换器的控制，保证数模转换器所输出的第四子输入信号的分辨率为用户所需的第一预设分辨率。

其中，数控振荡器可以但不限定为NCO（Numerically Controlled Oscillator，数控振荡器），DAC（Digital to Analog Converter，数模转换器）构成。通过NCO输出的一组控制数字量来控制DAC的输出，使得DAC能按照输入的控制数字量输出一定频率的信号送给混频器41。

此外，NCO可以但不限定为采用FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）来实现，利用FPGA自带的软核模块，使得NCO的开发难度大大降低。

综上，本申请中的信号处理装置不仅能够将不同频率的输入信号转换为用户的期望频率的输出信号，还能够保证用户对输出信号的分辨率的需求。

在上述实施例的基础上：

作为一种优选的实施例，混频模块4包括：

输入端为混频模块4的第一输入端，输出端为混频模块4的第二输入端的混频器41，用于将第三子输入信号和第四子输入信号进行混频处理；

输入端与混频器41连接的第一滤波电路42，用于对混频处理后的第三子输入信号和第四子输入信号进行第一滤波处理；

输入端与第一滤波电路42的输出端连接的放大电路43，用于对第一滤波处理及混频处理后的第三子输入信号和第四子输入信号进行放大处理；

输入端与放大电路43的输出端连接的第二滤波电路44，用于对放大处理，第一滤波处理及混频处理后的第三子输入信号和第四子输入信号进行第二滤波处理，以输出分辨率为第二预设分辨率的待输出信号。

本实施例中的混频模块4不仅包括用于对第四子输入信号和第三子输入信号进行混频处理的混频器41，还包括第一滤波电路42、放大电路43和第二滤波电路44，第一滤波电路42将混频处理后的第四子输入信号和第三子输入信号进行第一滤波处理，以滤除混频后的信号中的杂波，随后通过放大电路43对该信号进行放大处理，避免该信号受到其他信号的干扰，但是又为了避免信号传输过程中的波动，第二滤波电路44再次将输入来的信号进行第二滤波处理，从而输出待输出信号。

需要说明的是，通过混频器41将第三子输入信号和第四子输入信号进行混频处理，从而对第四子输入信号进行误差倍增，以提高输出的待输出信号的分辨率。

例如，数字频率处理模块3输出的第四子输入信号的分辨率为第一预设分辨率，假设第一预设分辨率简单估算量级为1/2⁵⁸=1E-18，经过混频模块4的误差倍增后可以达到1E-19（1×10^-20）的分辨率，实现分辨率的提高。

此外，若用户不需更高的分辨率，可不仅限信号的混频，仅通过调整数字频率处理模块3的参数即可获得在数字频率处理模块3所能提供的分辨率范围内的分辨率。

作为一种优选的实施例，还包括：

输入端与分频模块5的输出端连接的信号处理模块6，用于对输出信号进行锁相去抖处理。

本实施例中还可以设置信号处理模块6，通过对输出信号进行锁相去抖处理，去除输出信号中的干扰信号。

需要说明的是，信号处理模块6可以但不限定由锁相环构成，对分频模块5输出的输出信号进一步去抖处理，再输出，从而得到稳定的高分辨率输出信号。

下面以一个具体的实例来说明本申请：

请参照图6，图6为本发明提供的一种具体实例的示意图。

以常见的10MHz频率的输入信号，10MHz的输出信号为例。

10MHz的输入信号先经过锁相倍频电路进行第一预设倍频（例如10倍）处理后，产生100MHz的第一子输入信号，100MHz的第一子输入信号经过倍频模块2的一级倍频器21进行第二预设倍频（例如3倍）处理后输出300MHz的第二子输入信号，产生的300MHz的第二子输入信号送入数字频率处理模块3，数字频率处理模块3中NCO通过输出一组控制数字量来控制DAC的输出，使DAC产生60MHz频率的第四子输入信号，为了提高输入信号的分辨率，可以选用64位的NCO来进行控制，考虑到NCO控制DAC的输出的过程中数据的抖动，为了确保DAC的有效输出，此处以58位为例来计算，可知它的理论分辨率简单估算量级为1/2⁵⁸=1E-18，也即第一预设分辨率的简单估算量级为1/2⁵⁸=1E-18，将分辨率为第一预设分辨率的第四子输入信号将送给图2中混频模块4中的混频器41；混频器41的另一部分输入为：从一级倍频器21输出的300MHz的第二子输入信号，送到二级倍频器22经过第三预设倍频（例如3倍）处理提升频率至900MHz，产生的900MHz的第三子输入信号也送给混频模块4中的混频器41，混频器41将二级倍频器22产生的900MHz的第三子输入信号和数字频率处理模块3输出的60MHz的第四子输入信号进行混频处理产生960MHz的待输出信号。混频模块4并不改变混频后的待输出信号的频率，仅仅对待输出信号做滤波和幅度放大的处理，因混频模块4设置的第一滤波电路42为无源滤波器，该滤波器会对信号做滤波处理，不会对该待输出信号引入干扰。960MHz的待输出信号送入分频模块5，先经过一级分频模块51的信号耦合，经过第一分频处理（例如3分频降频处理）后产生320MHz的信号，再送入二级分频模块52进行耦合，第二分频处理（例如32分频降频处理）产生10MHz的输出信号，两级降频处理后，就可以得到所要输出的10MHz频率输出信号，在输出10MHz输出信号前再经过信号处理模块6中的锁相环进行去抖处理就可以得到高分辨率的10MHz输出信号。在整个分频过程中共经过了一级的三分频处理和二级的三十二分频处理，总和为九十六分频，因此产生的频率分辨率量级为：1E-18/96=1E-20（1x10^-20），也即10MHz信号的频率分辨率可以达到1E-20（1x10^-20）的高分辨率量级，满足用户对信号高精度的需求。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种信号处理装置，其特征在于，包括锁相倍频模块、倍频模块、数字频率处理模块、混频模块和分频模块；所述锁相倍频模块的输出端与所述倍频模块的输入端连接；所述倍频模块的第一输出端与所述数字频率处理模块的输入端连接；所述混频模块的第一输入端与所述倍频模块的第二输出端连接，第二输入端与所述数字频率处理模块的输出端连接，输出端与所述分频模块的输入端连接；

所述锁相倍频模块用于对输入信号进行相位跟踪，并将所述输入信号的频率进行第一预设倍频处理，输出第一子输入信号；所述倍频模块用于对所述第一子输入信号进行第二预设倍频处理和第三预设倍频处理，并将所述第二预设倍频处理后的第二子输入信号发送至所述数字频率处理模块，将所述第三预设倍频处理后的第三子输入信号发送至所述混频模块；所述数字频率处理模块用于对所述第二子输入信号进行高分辨率处理，以输出第四预设倍频处理后，分辨率为第一预设分辨率的第四子输入信号；所述混频模块用于将所述第三子输入信号和所述第四子输入信号进行混频处理，以输出分辨率为第二预设分辨率的待输出信号；所述分频模块用于将所述待输出信号进行第五预设倍频处理，以输出频率为期望频率，分辨率为第二预设分辨率的输出信号，所述第二预设分辨率大于所述第一预设分辨率；

所述数字频率处理模块包括：

数控振荡器，用于基于用户的设定输出控制数字量；

输入端为所述数字频率处理模块的输入端，输出端为所述数字频率处理模块的输出端，控制端与所述数控振荡器的输出端连接的数模转换器，用于基于所述控制数字量对所述第二子输入信号进行高分辨率处理，以输出第四预设倍频处理后，分辨率为第一预设分辨率的第四子输入信号。

2.如权利要求1所述的信号处理装置，其特征在于，所述倍频模块包括一级倍频器和二级倍频器；所述一级倍频器的输入端为所述倍频模块的输入端，输出端为所述倍频模块的第一输出端；所述二级倍频器的输入端与所述一级倍频器的输出端连接，输出端为所述倍频模块的第二输出端；

所述一级倍频器用于对所述第一子输入信号进行第二预设倍频处理，输出所述第二子输入信号；

所述二级倍频器用于对所述第二子输入信号进行第三预设倍频处理，输出所述第三子输入信号。

3.如权利要求1所述的信号处理装置，其特征在于，所述混频模块包括：

输入端为所述混频模块的第一输入端，输出端为所述混频模块的第二输入端的混频器，用于将所述第三子输入信号和所述第四子输入信号进行混频处理；

输入端与所述混频器连接的第一滤波电路，用于对所述混频处理后的所述第三子输入信号和所述第四子输入信号进行第一滤波处理；

输入端与所述第一滤波电路的输出端连接的放大电路，用于对第一滤波处理及所述混频处理后的所述第三子输入信号和所述第四子输入信号进行放大处理；

输入端与所述放大电路的输出端连接的第二滤波电路，用于对所述放大处理，所述第一滤波处理及所述混频处理后的所述第三子输入信号和所述第四子输入信号进行第二滤波处理，以输出分辨率为所述第二预设分辨率的待输出信号。

4.如权利要求1所述的信号处理装置，其特征在于，所述分频模块包括一级分频模块和二级分频模块；所述一级分频模块的输入端为所述分频模块的输入端；所述二级分频模块的输入端与所述一级分频模块的输出端连接，输出端为所述分频模块的输出端；

所述一级分频模块用于将所述待输出信号进行第一分频处理，以输出第一分频处理后的所述待输出信号；

所述二级分频模块用于将所述第一分频处理后的所述待输出信号进行第二频率处理，以输出频率为所述期望频率，分辨率为所述第二预设分辨率的所述输出信号。

5.如权利要求4所述的信号处理装置，其特征在于，所述一级分频模块包括第一隔离变压器、第一分频器和第二隔离变压器；

所述第一隔离变压器的输入端为所述一级分频模块的输入端，用于对所述待输出信号进行第一耦合处理；

所述第一分频器的输入端与所述第一隔离变压器的输出端连接，用于对所述第一耦合处理后的所述待输出信号进行一级降频处理，以输出所述第一分频处理后的所述待输出信号；

所述第二隔离变压器的输入端与所述第一分频器的输出端连接，用于对所述第一分频处理后的所述待输出信号进行第二耦合处理。

6.如权利要求5所述的信号处理装置，其特征在于，所述一级分频模块还包括第三滤波电路；

所述第三滤波电路的输入端与所述第二隔离变压器的输入端连接，输出端为所述一级分频模块的输出端，用于对第二耦合处理及所述第一分频处理后的所述待输出信号进行第三滤波处理。

7.如权利要求4所述的信号处理装置，其特征在于，所述二级分频模块包括第三隔离变压器和第二分频器；

所述第三隔离变压器的输入端为所述二级分频模块的输入端，用于将所述第一分频处理后的所述待输出信号进行第二耦合处理；

所述第二分频器的输入端与所述第三隔离变压器的输出端连接，用于对所述第二耦合处理，及所述第一分频处理后的所述待输出信号进行二级降频处理，以输出频率为所述期望频率，分辨率为所述第二预设分辨率的所述输出信号。

8.如权利要求7所述的信号处理装置，其特征在于，所述二级分频模块还包括放大器；

所述放大器的输入端与所述第二分频器的输出端连接，输出端为所述二级分频模块的输出端，用于对频率为所述期望频率，分辨率为所述第二预设分辨率的所述输出信号进行放大处理。

9.如权利要求1-8任一项所述的信号处理装置，其特征在于，还包括：

输入端与所述分频模块的输出端连接的信号处理模块，用于对所述输出信号进行锁相去抖处理。

Images