CN104467750B - 用于激光距离选通成像高脉宽精度脉冲发生器的实现方法 - Google Patents

Abstract

一种用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，包括：将时钟信号倍频并分为两路；将得到的多路具有不同相位的时时钟信号作为触发时钟信号，输出多路具有相对延时的信号；将不同延时信号进行脉宽扩宽并输出脉宽扩宽信号；将其中一部分信号输入到选择器选择其中两路输出；将输出的另一部分信号输入到选择器选择其中两路输出；将两路输出信号通过逻辑或门进行相或，得到具有高精度脉宽的TTL信号输出；将输出信号通过逻辑或门进行相或，得到具有相对延时的高精度脉宽的TTL信号输出。本发明通过利用数字移相后的TTL触发信号进行相或，以获得高于全局时钟精度的脉宽的TTL信号，从而为激光距离选通成像领域提供高精度的时序信号。

Description

用于激光距离选通成像高脉宽精度脉冲发生器的实现方法

技术领域

本发明涉及激光距离选通成像技术领域，尤其涉及一种基于数字移相提高脉宽控制精度的方法。

背景技术

实现激光距离选通成像的基础是同步控制脉冲激光和选通门工作。通过控制激光脉冲和选通脉冲之间的相对延时，使得选通门仅仅在目标反射光到达选通门时打开记录包含目标信息的光强信息，而在光飞行时间中选通门关闭不会记录光强信息。由此避免了光飞行时间中的散射光、背景光等噪声劣化成像质量，提高了激光成像的探测距离和精度。

脉冲激光和选通门之间的相对延时决定于目标物与成像系统之间的相对距离，选通门的持续时间决定了选通成像切片的景深。高精度的延时技术和脉宽技术是高分辨率激光距离选通成像中时序控制的关键。在激光距离选通成像中，测距精度需要在厘米量级甚至更小，因此需要采用纳秒级、皮秒级的时序控制技术。

目前在激光距离选通成像技术领域，获得窄脉宽的TTL触发信号主要有基于数字延时脉冲发生器、基于复杂可编程逻辑器件(CPLD)、基于可编程延时芯片和基于现场可编程逻辑门阵列(FPGA)。其中：

1)基于数字延时发生器

数字延时脉冲发生器以其高控制精度而广泛应用在选通成像实验室环境中。以典型的DG535为例，DG535能够同时提供4路可控制延时输出，延时范围为01000ns，脉宽最小为4ns，每路延时精度为5ps。采用DG535能够达到高的控制精度，但其体积庞大、负载重，一台普通的DG535的尺寸为8.5″×4.75″×14″(WHD)，质量为101bs。另外，DG535系统复杂，所有参数均通过手动按钮操作，因此器件的灵活性和便携性较差，不利于选通成像系统实用化。

2)基于复杂可编程逻辑器件(CPLD)

CPLD因其具有可编程功能，体积小、延时范围大等优点近来被应用到激光距离选通成像中。CPLD通过修改具有固定内连电路的逻辑功能来编程以达到产生具有相对延时的脉冲信号。CPLD的组合逻辑资源丰富、时序逻辑资源相对较少，目前时钟精度大多在10纳秒量级，器件延时时间为几个纳秒。因此，基于复杂可编程逻辑器件产生脉冲技术存在延时大，控制精度不高等问题。

3)基于可编程延时芯片

可编程延时芯片具有可编程、延时精度高，延时范围较大等优点。可编程延时器件通过高速TTL比较器对触发电路电压和预置电压进行比较实现高精度的脉冲信号输出。以ANALOG DEVICESGO公司AD9501为例，其延时精度为10ps，延时范围为2.5ns-10us。但是可编程延时芯片采用的是模拟技术，没有数字芯片稳定性高。

4)现场可编程逻辑门阵列(FPGA)

FPGA采用逻辑单元阵列LCA(Logic Cell Array)，体积小、逻辑清晰，含有锁相环，延时范围大，十分适合逻辑设计和时序约束，因此是选通成像同步控制的理想器件。但是目前基于FPGA的时序控制系统的时钟控制精度在纳秒量级。如Xilinx公司最新推出的Virtex-6系列FPGA，其最高时钟频率为600MHz，即时钟控制精度最高1.67ns。但是受到FPGA本身的工艺限制，实际工作的频率会小于600MHz，故实际的时钟控制精度小于1.67ns。

以上几种方法，数字延时脉冲发生器具有较高精度，但其体积大，操作不方便，因此不利于激光距离选通成像系统成品化。CPLD逻辑资源少，适合组合电路的实现，不利于逻辑电路的实现。可编程延时芯片延时范围较大，但其稳定性不如数字编程器件。FPGA内部有丰富的逻辑资源，体积小，适合逻辑设计和时序约束，因此是实现时序控制的理想器件。专利CN103368543A中采用FPGA产生了两路逻辑门电路信号分别作为距离选通成像中脉冲激光器的触发信号和选同门的触发信号，两触发信号之间的相对延时精度小于FPGA的全局时钟周期，但是并没有实现两触发信号高脉宽精度。在距离选通成像中高精度精度意味着高的空间切片精度，能够提高系统的距离分辨率，因此实现高脉宽精度的触发信号是非常有必要的。专利CN102170277A中采用FPGA和延时线联合实现皮秒精度窄脉宽的TTL信号用来触发脉冲激光器和选通门完成距离选通成像中的同步控制，因为固定长度的延时线延时是固定的，如果要实现多个不同脉宽信号则要使用多个不同长度的延时线对信号进行延时移相相与，这意味着同步控制系统不便于操作并且体积会庞大，不利于距离选通成像的控制系统集成化和产品化。本发明提出一种用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，仅通过一片FPGA芯片通过移相相或来提高脉冲宽度控制精度，其脉宽控制精度小于FPGA的全局时钟并且可以接近器件的极限频率，即1ns。

发明内容

针对上述现有技术存在的不足之处，本发明的目的在于提出一种高精度脉宽发生器的实现方法，通过利用数字移相后的TTL触发信号进行相或，以获得高于全局时钟精度的脉宽的TTL信号，从而为激光距离选通成像领域提供高精度的时序信号。

本发明提供一种用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，包括如下步骤：

步骤1：将时钟信号倍频；

步骤2：将倍频的时钟信号分为两路，一路进行分频得到分频信号，另一路进行移相得到多路具有不同相位的时钟信号；

步骤3：将步骤2中得到的多路具有不同相位的时时钟信号作为触发时钟信号对步骤2中得到的分频的时钟信号进行延时处理，输出多路具有相对延时的信号；

步骤4：将步骤1中得到的倍频信号作为触发时钟信号对多路具有不同延时信号进行脉宽扩宽，输出多路具有相对延时的脉宽扩宽信号；

步骤5：将步骤4中输出的多路具有相对延时的脉宽扩宽信号其中一部分信号输入到选择器选择其中两路输出；

步骤6：将步骤4中输出的多路具有相对延时的脉宽扩宽信号的另一部分信号输入到选择器选择其中两路输出；

步骤7：将步骤5中的两路输出信号通过逻辑或门进行相或，得到具有高精度脉宽的TTL信号输出；

步骤8：将步骤6中的两路输出信号通过逻辑或门进行相或，得到与步骤7具有相对延时的高精度脉宽的TTL信号输出。

从上述技术方案可以看出，本发明具有以下有益效果：

1.利用本发明，可以获得脉宽精度接近FPGA工艺极限(1ns)的TTL信号，可以满足激光距离选通成像的窄选通切片的时序要求。

2.利用本发明，由于采用了数字移相技术，而整个FPGA芯片仍旧以全局时钟频率工作，实现了高精度脉宽发生器不依赖于高频器件的使用，由此避免了高频电路带来的一系列的问题。

3.利用本发明，高精度脉宽的TTL信号在一个FPGA芯片中完成，可实时配置精确脉宽，并不需要其它器件进行脉宽进一步压缩。使激光距离选通中同步控制更加方便控制和操作；另外，系统的集成度更高为系统的智能化提供了技术保障。

附图说明

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图对本发明作进一步的详细说明，其中：

图1为数字移相提高脉宽精度的结构示意图；

图2为本发明方法的流程图；

图3为多路相邻相位相差(时间上相差)，脉宽为全局时钟整数倍的TTL信号示意图；

图4为数字移相相或提高脉宽精度的原理图；

图5为5路相邻相位相差72度(时域上相差1ns)脉宽均为为15ns的TTL信号；

图6为两路脉宽均为15ns，相位差相差144度(时域上相差2ns)的TTL进行相或得到17ns脉宽的TTL信号。

具体实施方式

请参阅图1及图2所示，本发明提供一种用于激光距离选通成像高脉宽精度脉冲发生器的实现方法(各方法是采用图1的结构示意图)，包括如下步骤：

步骤1：将时钟信号1通过倍频模块2倍频输出倍频后的时钟信号3；

步骤2：将倍频的时钟信号3分为两路，一路通过分频器4进行分频得到分频信号，另一路通过移相模块5进行移相得到多路具有不同相位的时钟信号(参阅图3)；

步骤3：将步骤2中得到的多路具有不同相位的时时钟信号作为触发时钟信号对步骤2中得到的分频的时钟信号通过延时模块6进行延时处理，输出多路具有相对延时的信号；多路具有相对延时的信号总共分为两部分，两部分信号之间具有相对延时，两部分信号内部各信号间也存在相对延时；

步骤4：将步骤1中得到的倍频信号3作为触发时钟信号对多路具有不同延时信号通过脉宽扩宽模块7进行脉宽扩宽，输出多路具有相对延时的脉宽扩宽信号；多路具有相对延时的脉宽扩宽信号的脉宽为全局时钟TTL信号的整数倍，

步骤5：将步骤4中输出的多路具有相对延时的脉宽扩宽信号其中一部分信号输入到选择器8选择其中两路输出；该部分多路具有不同相位、脉宽为全局时钟整数倍的TTL信号表示为

(1)

其中A为信号的幅度，T为倍频后的全局时钟精度，k为分频计数值，h(t)表示如下

h(t)＝u(t)-u(t-pT) (2)

其中pT为信号的脉宽，其中p为脉宽的计数值，u(t)为阶跃信号表示如下

激光距离选通成像系统的工作频率要远远小于倍频后的全局时钟频率，因此k＞＞p。该部分多路具有不同相位、脉宽为全局时钟整数倍的TTL信号相对于前一路时钟信号的相位后移时域上后移(参阅图4)。

步骤6：将步骤4中输出的多路具有相对延时的脉宽扩宽信号相对于步骤5的一部分信号整体具有相对延时的另一部分信号输入到选择器7选择其中两路输出；该部分多路具有不同相位、脉宽为全局时钟整数倍的TTL信号表示为

其中dT为步骤6中多路信号相对于步骤5中的一部分信号具有的相对延时，该延时为全局时钟信号精度T的d倍。同样，该部分多路具有不同相位、脉宽为全局时钟整数倍的TTL信号相对于前一路时钟信号的相位后移时域上后移(参阅图4)。

步骤7：将步骤5中的两路输出信号通过逻辑或门9进行相或，得到具有高精度脉宽的TTL信号输出；步骤5中输出的两路具有不同相位、脉宽为全局时钟整数倍的TTL信号，其中一个基准信号为移相为0的TTL信号

另外一个为

通过逻辑或门进行相或操作得到脉宽控制精度小于FPGA全局时钟的TTL信号为

其中

步骤8：将步骤6中的两路输出信号通过逻辑或门9进行相或，得到与步骤7具有相对延时的高精度脉宽的TTL信号输出；步骤6中输出两路具有不同相位、脉宽为全局时钟整数倍的TTL信号，其中一个基准信号为移相为0的TTL信号

另外一个为

通过逻辑或门进行相或操作得到脉宽控制精度小于FPGA全局时钟的TTL信号为

其中

上述实现的两路高脉宽精度的TTL信号的实现方法相同，具体流程图参阅图2，以其中一路高精度TTL信号的实现过程说明实现流程图：1系统时钟进行倍频；2倍频后输出两路信号其中一路信号进行分频；3倍频后输出两路信号另一路信号进行移相，移相信号触发倍频信号输出移相倍频信号；4对移相倍频后的信号进行延时；5对延时信号进行脉宽扩宽；6对脉宽扩宽信号进行选择输出两路；7对选择输出的两路信号进行相或输出。

上述步骤1-步骤8均是在同一个FPGA芯片上实现的，在该FPGA芯片输出的时候两路TTL信号已经具有高精度的脉宽，不需要在经过其它器件进行脉宽压窄即可实时的配置高精度脉宽的触发信号。该FPGA仍以全局时钟频率工作，但是两路TTL的脉宽控制精度小于全局时钟周期，实现了高精度脉宽发生器不依赖于高频器件的使用，由此避免了高频电路带来的一系列的问题。

上述选择输出器输出的高脉宽精度TTL信号的脉宽精度可调，即m可以自由设置，因此等效脉宽精度P是可以设置的。但是受限于FPGA工艺，脉宽精度P最小能达到1ns。

上述最终输出的两路高脉宽精度的TTL信号用在触发激光和选通门，以实现为激光距离选通成像提供高精度同步时序控制技术。

下面以触发选通门的TTL信号10和触发脉冲激光的TTL信号11的脉宽均为17ns为例，脉宽为全局时钟整数倍部分为15ns，脉宽为全局时钟非整数倍部分为2ns。设置m＝5，T＝5ns，具体阐述该方法的工作过程，其它脉宽大小的两路信号获得方法与此同理。

首先，FPGA内部的DCM倍频模块2对系统时钟1进行倍频得到全局时钟3，全局时钟频率为200MHz，即时钟周期为5ns。然后全局时钟信号经过移相模块5得到5路时钟信号，5路时钟信号的脉宽相同均为5ns，相邻时钟信号间的相位相差(时间上相差1ns)。

接着5路时钟信号分别经过脉宽计数器，实现脉宽为全局时钟整数的部分为15ns的TTL信号。但因为5路时钟存在着相位差故经过脉宽计数器后相邻信号间在时间上延迟1ns产生，示意图如图5。

然后通过选择器模块从上述5路脉宽为15ns的信号中选择两路对应相位进行相或操作，因为脉宽不为全局时钟整数倍的部分为2ns，故选择其中相移为0的15ns脉宽信号和相移为72°(时间上相差2ns)进行相或操作，即得到了脉宽为17ns的TTL信号。所得到脉宽控制精度小于FPGA全局时钟5ns。示意图如图6。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，包括如下步骤：

步骤1：将时钟信号倍频；

步骤2：将倍频的时钟信号分为两路，一路进行分频得到分频信号，另一路进行移相得到多路具有不同相位的时钟信号；

步骤3：将步骤2中得到的多路具有不同相位的时时钟信号作为触发时钟信号对步骤2中得到的分频的时钟信号进行延时处理，输出多路具有相对延时的信号；

步骤4：将步骤1中得到的倍频信号作为触发时钟信号对多路具有不同延时信号进行脉宽扩宽，输出多路具有相对延时的脉宽扩宽信号；

步骤5：将步骤4中输出的多路具有相对延时的脉宽扩宽信号其中一部分信号输入到选择器选择其中两路输出，所述多路具有不同相位、脉宽为全局时钟整数倍的TTL信号表示为

$f\left(t\right)=A\underset{n=-\mathrm{\∞}}{\overset{+\mathrm{\∞}}{\Σ}}h(t-nkT-\frac{T}{m}\·i),i=0,1,2,...,m-1---\left(1\right)$

其中A为信号的幅度，T为倍频后的全局时钟精度，k为分频计数值，h(t)表示如下h(t)＝u(t)-u(t-pT) (2)

其中pT为信号的脉宽，其中p为脉宽的计数值，u(t)为阶跃信号表示如下

$u\left(t\right)=\left\{\begin{array}{c}1,t>0\\ 0,t<0\end{array}\right.---\left(3\right)$

激光距离选通成像系统的工作频率要远远小于倍频后的全局时钟频率，因此k＞＞p；

步骤6：将步骤4中输出的多路具有相对延时的脉宽扩宽信号的另一部分信号输入到选择器选择其中两路输出；

步骤7：将步骤5中的两路输出信号通过逻辑或门进行相或，得到具有高精度脉宽的TTL信号输出；

步骤8：将步骤6中的两路输出信号通过逻辑或门进行相或，得到与步骤7具有相对延时的高精度脉宽的TTL信号输出。

2.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中步骤1-步骤8是在同一个FPGA芯片上实现的。

3.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中FPGA芯片是以全局时钟频率工作，其最终输出的两路TTL的脉宽控制精度小于全局时钟周期。

4.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，最终实现的两路高脉宽精度的TTL信号的实现方法相同。

5.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中步骤3所述的经过延时处理后输出的多路具有相对延时的信号总共包括两部分信号，两部分信号之间具有相对延时，两部分信号内部各信号间也存在相对延时。

6.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中所述的脉宽扩宽信号的脉宽为全局时钟TTL信号的整数倍。

7.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中步骤6中多路具有不同相位、脉宽为全局时钟整数倍的TTL信号表示为

其中dT为步骤6中多路信号相对于步骤5中的一部分信号具有的相对延时，该延时为全局时钟信号精度T的d倍。

8.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中步骤5和步骤6中生成的两部分TTL信号内部每一路全局时钟整数倍的TTL信号相对于前一路时钟信号的相位后移时域上后移

9.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中步骤7中多路相位不同、脉宽为全局时钟整数倍的TTL信号分别通过两个选择器选择输出两路具有不同相位、脉宽为全局时钟整数倍的TTL信号，其中一个基准信号为移相为0的TTL信号

$f_{11}\left(t\right)=A\underset{n=-\mathrm{\&infin;}}{\overset{+\mathrm{\&infin;}}{\&Sigma;}}h(t-nkT)---\left(5\right)$

另外一个为

通过逻辑或门进行相或操作得到脉宽控制精度小于FPGA全局时钟的TTL信号为

$f_{13}\left(t\right)=A\underset{n=-\mathrm{\&infin;}}{\overset{+\mathrm{\&infin;}}{\&Sigma;}}{h}_1\left(t\right)---\left(7\right)$

其中

10.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中步骤8中多路相位不同、脉宽为全局时钟整数倍的TTL信号分别通过两个选择器选择输出两路具有不同相位、脉宽为全局时钟整数倍的TTL信号，其中一个基准信号为移相为0的TTL信号

$f_{21}\left(t\right)=A\underset{n=-\mathrm{\&infin;}}{\overset{+\mathrm{\&infin;}}{\&Sigma;}}h(t-nkT-dT)---\left(9\right)$

另外一个为

通过逻辑或门进行相或操作得到脉宽控制精度小于FPGA全局时钟的TTL信号为

其中

11.根据权利要求1所述的用于激光距离选通成像高脉宽精度脉冲发生器的实现方法，其中步骤7、8中的两路输出信号进行相或，是对全局时钟TTL信号的整数倍的脉宽进行补充所要求达到的TTL触发信号的脉宽的非整数部分。