CN101420611A - 一款视频输入解码芯片 - Google Patents

Abstract

本发明涉及一款视频输入解码芯片，该芯片包括数字直接频率综合模块、锁相环模块、上电复位模块、数字电路模块、带隙基准源模块、V－I转换模块、测试端选择模块、和3个信号处理通道，即通道1、通道2和通道3，其中通道包括信号源选择模块、箝位模块、自动增益控制模块、抗混叠滤波器模块和模数转换模块。该芯片可处理CVBS、Y/C和RGB信号，对噪声的抑制能力强，内部产生参考电压和时钟，集成度高，无需外接退耦电容，大大减小了系统面积和复杂程度，提高信号处理效率。

Description

一款视频输入解码芯片

技术领域

本发明涉及视频领域，尤其涉及一款视频解码芯片。

背景技术

视频解码芯片广泛应用于交通、商业、金融、军事及安全等领域。视频解码技术涉及到编/解码的算法、梳状滤波器、视频噪声及处理、图像增强算法研究等核心技术。目前，国内对其研究主要集中在各大高校，商业化的视频编解码处理芯片较少，芯片供应主要是国外厂商，如荷兰的Philips公司，美国的TI，Trident，Pixelworks，Genesis等公司。

目前在模拟电路的AD/DA转换器领域，主要采用全并行、积分型、逐次逼近式等低精度高速或者低速高精度等结构，这给视频处理器编码解码及处理芯片的设计带来一定的困难。

发明内容

本发明的目的是提供一款视频输入解码芯片，使用该芯片可处理CVBS、Y/C和RGB信号，噪声抑制能力强，内部产生参考电压和时钟，集成度高，无需外接退耦电容，大大减小了系统面积和复杂程度，提高信号处理效率。

本发明的视频输入解码芯片包括数字直接频率综合模块、锁相环模块、上电复位模块、数字电路模块、带隙基准源模块、V-I转换模块、测试端选择模块、和3个信号处理通道，即通道1、通道2和通道3，其中通道包括信号源选择模块、箝位模块、自动增益控制模块、抗混叠滤波器模块和模数转换模块，

其中所述信号源选择模块控制输入单端或者差分信号连接到后级电路；所述箝位模块在外部输入的视频信号通过耦合电容后，恢复其损失的直流分量；所述自动增益控制模块通过数字控制信号实现对输入信号的放大或者衰减；所述抗混叠滤波器模块能将信号带外的噪声滤除；所述测试端选择模块选择信号到输出端进行测试；所述模数转换器模块将模拟输入信号转换成数字信号输出，以实现系统环路的数字控制；所述带隙基准源模块利用正负温相互抵消的原理，得到对温度不敏感的恒定参考电压；所述直接数字频率综合模块实现数字信号的模拟转换和参考时钟的输出；所述锁相环模块为系统中的数字电路提供精准的时钟信号；所述上电复位模块通过对参考电压、模拟和数字电源的检测，实现复位；所述数字电路模块对量化后的视频信号进行处理，并实现模拟信号通道控制。

其中视频输入到芯片后，由制式的不同而选择导通不同的模拟信号处理通道，输入信号在信号源选择模块转换成差分传输方式，并箝位以恢复直流电平，通过自动增益控制模块放大或者衰减输入信号，再经过抗混叠滤波器模块滤除带外噪声，然后在模数转换器模块中进行量化，每个通道的量化结果都输出到数字电路模块进行后端处理。

按照本发明所提供的视频输入解码芯片，所述芯片可处理CVBS、Y/C和RGB信号，信号通道采用差分方式传输，以减小噪声干扰。

按照本发明所提供的视频输入解码芯片，所述芯片内含直接数字频率综合和锁相环，可对行锁系统提供稳定的时钟频率。

按照本发明所提供的视频输入解码芯片，所述芯片使用两种箝位模式，提高了箝位速度，同时增加了箝位精度。

按照本发明所提供的视频输入解码芯片，所述芯片自动增益控制使用正增益和负增益分离的方式，提高了信号处理速度。

按照本发明所提供的视频输入解码芯片，所述芯片集成抗混叠滤波器，避免模数转换器出现信号混叠的现象，提高了信噪比。

按照本发明所提供的视频输入解码芯片，所述芯片使用时间交织逐次逼近式结构来进行模数转换功能，无需外接退耦电容，减小了系统面积和复杂程度。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1是视频输入解码芯片模块图。

图2是视频输入解码芯片信号处理通道模块图。

图3信号源选择功能框图。

图4箝位模块功能框图。

图5自动增益控制模块功能框图。

图6抗混叠滤波器模块功能框图。

图7模数转换器模块功能框图。

图8自动调谐模块功能框图。

图9旁路开关模块功能框图。

图10输出缓冲放大器模块功能框图。

图11带隙基准源模块功能框图。

图12直接数字频率综合模块功能框图。

图13锁相环模块功能框图。

图14上电复位模块功能框图。

具体实施方式

下面结合附图以及实施例对本发明做进一步的说明。

如图1所示，直接数字频率综合模块由6位数字码DDS_CLK<0:5>控制，输入时钟CLK_IN的频率为24.576MHz，该模块为整个系统提供稳定的27MHz频率时钟。上电复位模块采样参考电压、数字和模拟电源，对整个系统实现复位；采样电压信号的同时，该模块也采样锁相环输出的时钟信号，当电源电压低于2.8V或者时钟频率低于1MHz时，上电复位模块输出复位信号。带隙基准源模块为系统提供恒定的1.2V参考电压和若干偏置电流。模拟信号处理通道有三个，可处理CVBS、Y/C和RGB信号，输出量化后的9位数字码到后级处理。V-I转换模块的功能是将带隙基准源模块输出的稳定参考电压转换成电流，并提供给后级电路使用。测试端选择模块和输出缓冲放大器模块将模拟信号处理通道中的量化前信号选择输出，以方便测试使用。图中上部分电路1为数字电路提供锁相后的时钟信号和检测后的复位信号，经过处理后反馈回模拟电路用以提供模数转换器时钟信号和全局的复位信号。

如图2所示，数字处理模块作为控制中心，用于完成模式控制、箝位控制、增益控制和抗混叠滤波控制。各个信号源选择模块根据模式控制信号选择性地将输入信号(AI11，AI12，AI1D；AI21，AI22，AI2D；AI31，AI32，AI3D)通过单端或者差分方式连接到箝位模块；箝位模块在数字处理模块控制下，先通过粗箝位模式将输入信号进行直流恢复，然后再用精箝位模式将信号直流电平设置到固定的值，以保证模数转换器量化值为120，视频信号直流恢复的目的是保证每个信号电平都处于模数转换器的量化区间以内；自动增益模块的功能是将不同幅度的输入信号转换成相同幅度的输出信号，系统构建时计算得到自动增益模块的增益范围是-3dB～+6dB，在此增益范围之内的输入信号，能得到相同幅度的输出以满足模数转换器的量化范围，自动增益模块通过9位数字控制信号将输入信号放大2倍或者衰减0.7倍，以保证信号适合后级电路的输入范围；抗混叠滤波器模块是带宽为7MHz的低通滤波器，对带外噪声实现抑制。最后模数转换模块将输入信号转换成9位数字信号，通过转接接口输出到数字处理模块。在解码模拟RGB信号模式下，模数转换成的数字信号即为R、G、B数字视频信号，R、G、B数字视频信号经过矩阵方程转换，生成YUV信息，提供给数字处理模块进行ITU-BT 656标准视频格式的产生；在解码模拟CVBS、Y/C信号模式下，模数转换成的数字信号即为复合亮度、复合色度信号，复合亮度信号进入数字处理模块经过带宽为0.5MHz～1.0MHz的低通滤波器后得到包含有行同步头的滤波信号，数字控制部分首先寻找行同步头(9位模数转换器量化值小于60的部分)，得到同步信息后则可进行场同步、奇偶场标志信息的生成，并由此产生箝位窗口信号，根据箝位窗口中的箝位值进行精箝位控制，使箝位后的信号量化值稳定在120，若得不到同步信息，则产生向下箝位的控制信号，控制模拟电路对耦合电容进行放电操作，使信号的量化值降低，以便得到同步头；得到同步头后，数字增益控制部分开启工作，根据同步头的量化数据给模拟部分反馈增益控制信号，使同步头量化数据始终保持在1附近；同时，复合色度信号进入数字处理模块经过正交解调的处理后得到的IQ(或UV)参与ITU-BT 656标准视频格式的产生。

如图3所示，视频信号输入信号源选择模块后，由控制信号控制开关导通顺序，选择哪个通道导通。同时，信号在该模块进行直流恢复功能。输入信号可以是CVBS、Y/C或者RGB信号，分别使用1、2和3个通道的模数转换器进行处理。其中信号通道采用差分方式传输，可以有效地减小噪声干扰。施加在通道1的视频信号可选择从AI11或者AI12输入，AI1D作为信号的差分输入端，在电路内部接固定参考电平，同理，其余两个通道工作方式也相同。固定参考电平由芯片内部集成的带隙基准源产生。视频信号通过耦合电容输入，以避免直流失调，通常耦合电容都是nF数量级。

如图4所示，箝位模块用来恢复视频信号的直流电压，可工作于粗箝位和精箝位两种模式，由于采用两种箝位模式，提高了箝位速度，同时增加了箝位精度。当视频信号输入时，首先采用粗箝位模式，将视频信号快速拉到参考电压。粗箝位电路的主体为一个放大器，利用放大器两个输入端电压相等的原理，正端接参考电压，负端同时接放大器输出和视频信号输入端，构成单位增益放大形式。因此，当粗箝位模式工作时，视频信号通过耦合电容后恢复的直流电压等于参考电压。其中，参考电压由带隙基准源产生。模拟输出信号通过模数转换后，数字码反馈到控制信号，开启精箝位模式，同时关闭粗箝位模式，将精确复制的电流源连接到耦合电容上，可对电容充电或放电，最终将直流电平箝位到一个固定点，此时模数转换器的量化值是120。精箝位电路的两个电流源由NMOS管和PMOS管组成，分别对输入端的耦合电容进行放电或者充电，由于耦合电容是nF量级，因此精箝位电流一般设置在几个μA量级，而两个电流源充放电电流相等，且不能同时工作。

如图5所示，自动增益控制模块能将一定范围内变化的模拟电压信号转换成固定幅度输出的信号。视频信号首先经过固定将信号幅度放大2倍的放大器(即正增益)，然后送入电阻衰减网络，该网络由9位数字信号控制，可将信号幅度进行一定范围内的衰减(即负增益)。若视频信号幅度在调整范围内，则输出幅度都固定不变。自动增益控制使用正增益和负增益分离的方式，提高了信号处理速度。根据视频信号的特点，幅度变化范围是0.7V至2V，其典型值大约为1V左右，若直接输入芯片，则可能因为幅度过大导致较大的误差。因此需在芯片外部通过电阻串进行-3dB衰减后，进入芯片内部，此时信号幅度变化范围是0.5V至1.4V，典型值只有0.7V左右。模数转换器的输入范围是1.4V，因此需将0.7V的信号幅度放大到1.4V，即+6dB增益。由于视频解码芯片的电源电压是3.3V，若任由1.4V的信号在通道内传送，对放大器的静态和动态性能都是较大的考验，必须要有很低的谐波失真和很高的输入输出范围。因此，芯片内将+6dB增益分成两个+3dB来实现，首先由自动增益模块实现第一个+3dB增益，让0.7V的信号变成1V并在通道内传送，当信号经过双转单电路并输入到模数转换器之前，再实现另一个+3dB增益，最终转换成1.4V。芯片内部的信号幅度变化范围是0.5V至1.4V，在经过自动增益模块后其幅度被固定成1V送到后级电路，所以该模块的增益范围是+6dB至-3dB。在设计时，采取了正负增益分离的方法，首先由前级放大器实现+6dB的增益，再将信号通过电阻衰减网络实现0dB～-9dB的增益，最终实现+6dB至-3dB增益。在此增益范围的基础上，另外在模数转换器输入前增加+3dB增益，以补偿芯片外部电路带来的信号衰减。

如图6所示，抗混叠滤波器可滤除视频信号的带外噪声，避免信号在模数转换时出现混叠现象，提高了信噪比。抗混叠滤波器采用Gm-C结构，由于放大器在工艺生产时容易造成滤波器较大的带宽偏差，因此设计时将放大器的输入偏置电路分为两个部分。一部分是固定偏置电流，另一部分是受控偏置电流。受控偏置电流由自动调谐电路提供，目的是根据滤波器的带宽来调整偏置电流大小，从而调整滤波器的带宽到设计值。芯片在生产时受工艺的影响，电容可能会出现正负20％左右的误差，将导致滤波器-3dB带宽产生较大波动。滤波器电路由三个相同的放大器组成，构成4阶滤波结构。根据自动调谐电路反馈的受控偏置电流大小，可微调放大器的Gm，从而改变滤波器的-3dB带宽，将其调整到视频信号频率之上，既不影响正常视频信号的处理，又可滤除带外噪声。

如图7所示，模数转换器将输入的模拟信号转换成9位数字信号输出。该转换器采用时间交织逐次逼近式结构，输入正负参考电压即决定了转换器的输入电压范围，转换器使用时间交织逐次逼近式结构，避免使用外接退耦电容。在模数转换器前级是一个双转单放大器，可将差分信号转换成单端信号，而且放大器带有+3dB放大功能，以补偿芯片外部电阻串带来的信号衰减。通道内传送的1V峰峰值信号经过+3dB放大后，变成1.4V，以匹配模数转换器的输入范围。转换器的输入范围由正负参考电压VREF+和VREF-决定，其差值为1.4V。在确定参考电压时，应与信号差分端的参考电压和信号共模电压相关。因为在工艺生产时，不同的工艺批次和电阻阻值误差会造成信号共模电压与转换器参考电源不匹配的情况，届时，信号不能正确的进行模数转换。在模数转换器中输入为PMOS对管，考虑信号输入范围靠近地，因此设定为1.6V至0.2V，中间值为0.9V，所以信号差分端参考电压等于0.9V，同时VREF+和VREF-分别等于1.6V和0.2V。转换器内部采用512个单位电阻分压的方式，将参考电压VREF+和VREF-的差值分成512份，将其与输入信号进行比较，以得到数字信号。数字信号经过编码电路后，转换成9位数字码输出。转换器采样频率由输入时钟信号CLK决定，通常其频率为系统频率27MHz的一半，即13.5MHz，该频率可采用分频的简单方式产生，而且能满足视频信号的量化速度要求。

如图8所示，自动调谐模块输出可控偏置电流到抗混叠滤波器中，用以调整滤波器的带宽。该模块输入为周期明显大于系统时钟周期的数字信号，经过数字触发器电路后将数字信号转换成差分电压输出，且该差分电压随输入数字信号的周期变化而改变。差分电压送入抗混叠滤波器后，将信号滤波，在调谐电流电路中检测滤波后的上升下降沿时间。由于信号的上升下降沿时间与滤波器带宽乘积成一常数，因此信号经过V-I转换电路后输出受控偏置电流到滤波器的放大器中，用以改变滤波器传递函数，最终实现调整带宽的目的。调谐时钟CLKIN的频率通常为系统时钟的1/32，确定频率的依据是产生方式简单方便，且半个调谐时钟周期大于调谐电流电路中信号的上升下降时间。因此，调谐时钟CLKIN采用分频的方式利用系统时钟产生，为了保证滤波器的调谐电流能及时更新，所以频率的选取要采取折中的办法。调谐电路的工作原理是当输入脉冲信号到滤波器时，滤波器输出的信号上升下降时间与滤波器-3dB带宽乘积等于常数，因此通常采样滤波器的输出信号即可得到并改变其带宽。利用数字触发器电路，将调谐时钟CLKIN转换成频率相同的一对差分电压信号，其输出电压范围必须满足后级抗混叠滤波器的PMOS对管要求。调谐电路中的抗混叠滤波器与信号通道中的抗混叠滤波器相同，输出信号到调谐电流电路中，由该电路采样差分信号的上升下降时间，并利用V-I转换电路，得到与电压差值相关的调谐电流IOUT。将调谐电流IOUT复制为I1并送入偏置电路以控制滤波器的带宽，从而形成一个反馈环路，而调谐电流IOUT送入信号通道中的滤波器。考虑视频信号的频率一般为5MHz左右，因此设定滤波器的-3dB带宽为7MHz。

测试模块包括一旁路开关，如图9所示，旁路开关模块选择不同的输入信号到测试端AOUT作输出测试。该模块由数字控制信号和若干MOS开关组成，当需要测试任一模块的输出信号时，只需将开关选择到该输入端即可。

如图10所示，输出缓冲放大器模块为跟随器形式，将输入信号增强驱动后输出作测试使用。

如图11所示，带隙基准源模块利用正负温度系数相互抵消的原理，输出稳定的参考电压和偏置电流供后级电路使用。其中偏置电流IOUT经过电流复制后送入三个信号通道中，通道间偏置电流相等，以保证通道间信号匹配。偏置电流IOUT送入信号通道后，通道内自带电流镜电路再次将偏置电流IOUT复制，利用不同偏置电流在相同阻值的电阻上产生信号差分端参考电压、信号共模电压、模数转换器参考电压等。这样各个参考电压的值才能保证不受工艺偏差的影响而相对恒定。

如图12所示，直接数字频率综合模块输入6位数字信号，输出1/4系统时钟频率的稳定时钟。6位数字信号首先进入数模转换器进行处理，得到差分模拟信号输出到低通滤波器，然后送入比较器转换成稳定的时钟信号。输入信号VIN是6位数字信号，由数字电路提供，频率为系统时钟的1/4，通过数模转换器后变成模拟信号，再经过低通滤波后送入比较器中，通过比较后得到频率为系统时钟1/4的时钟信号VOUT，再送入锁相环进行倍频。

如图13所示，锁相环采用本振信号与输入参考时钟信号进行比较，锁相后，输出相位稳定的系统时钟信号。若本振信号与参考时钟信号VIN相位出现偏差，通过鉴频鉴相后信号会使得电荷泵进行充电或者放电操作，调谐电压上的变化导致压控振荡器对输出时钟信号进行相位频率调整，并将时钟信号通过分频后反馈到鉴频鉴相器中，直至本振信号与参考时钟信号相位相对稳定为止。

如图14所示，上电复位模块分别检测数字电源、模拟电源和参考电压，最终输出复位信号。电路利用带隙基准源产生的参考电压作为电压比较的参考，若数字或者模拟电源电压低于2.8V时，上电复位模块输出复位信号。

视频解码芯片的基本工作原理为：视频输入到芯片后，由模式的不同而选择导通不同的模拟信号处理通道，输入信号在信号源选择模块转换成差分传输方式，并箝位以恢复直流电平，通过自动增益控制模块放大或者衰减输入信号，再经过抗混叠滤波器模块滤除带外噪声，然后在模数转换器模块中进行量化，每个通道的量化结果都输出到数字电路模块进行后端处理。

视频输入解码芯片内部集成了带隙基准源和直接数字频率综合模块，无需用户再从外部连接，提高了集成度。同时，增加了模拟信号处理通道，可处理CVBS、Y/C和RGB制式的单端或者差分信号，覆盖了较大的使用范围。

本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

尽管本发明结合优选实施例方式进行描述，但本领域技术人员应当理解，在不背离本法的精神和范围的前提下，可以通过使用已知的等同方式对本发明进行改变。前面对优选实施方式的描述应当认为是示例性描述而不是限制本发明的范围，本发明的范围由所附的权利要求书限定。

Claims (7)

1、一款视频输入解码芯片，该芯片包括数字直接频率综合模块、锁相环模块、上电复位模块、数字电路模块、带隙基准源模块、V-I转换模块、测试端选择模块、和3个信号处理通道，即通道1、通道2和通道3，其中通道包括信号源选择模块、箝位模块、自动增益控制模块、抗混叠滤波器模块和模数转换模块，其特征在于：所述信号源选择模块控制输入单端或者差分信号连接到后级电路；所述箝位模块在外部输入的视频信号通过耦合电容后，恢复其损失的直流分量；所述自动增益控制模块通过数字控制信号实现对输入信号的放大或者衰减；所述抗混叠滤波器模块能将信号带外的噪声滤除；所述测试端选择模块选择信号到输出端进行测试；所述模数转换器模块将模拟输入信号转换成数字信号输出，以实现视频信号输出和系统环路的数字控制；所述带隙基准源模块利用正负温相互抵消的原理，得到对温度不敏感的恒定参考电压；所述直接数字频率综合模块实现数字信号的模拟转换和参考时钟的输出；所述锁相环模块为系统中的数字电路提供精准的时钟信号；所述上电复位模块通过对参考电压、模拟和数字电源的检测，实现复位；所述数字电路模块对量化后的视频信号进行处理，并实现模拟信号通道控制；

其中视频输入到芯片后，由模式的不同而选择导通不同的模拟信号处理通道，输入信号在信号源选择模块转换成差分传输方式，并箝位以恢复直流电平，通过自动增益控制模块放大或者衰减输入信号，再经过抗混叠滤波器模块滤除带外噪声，然后在模数转换器模块中进行量化，每个通道的量化结果都输出到数字电路模块进行后端处理。

2、根据权利要求1所述的视频输入解码芯片，其特征在于，所述芯片可处理CVBS、Y/C和RGB信号，信号通道采用差分方式传输。

3、根据权利要求1所述的视频输入解码芯片，其特征在于，所述芯片使用粗箝位和精箝位两种箝位模式。

4、根据权利要求1所述的视频输入解码芯片，其特征在于，所述芯片自动增益控制使用正增益和负增益分离的方式。

5、根据权利要求1所述的视频输入解码芯片，其特征在于，所述芯片集成抗混叠滤波器。

6、根据权利要求1所述的视频输入解码芯片，其特征在于，所述芯片使用时间交织逐次逼近式结构来进行模数转换功能。

7、根据权利要求1所述的视频输入解码芯片，其特征在于，所述芯片集成直接数字频率综合和锁相环。

Images