CN109547020A - 一种具有时钟同步跟踪功能的多路输出信号放大电路 - Google Patents
一种具有时钟同步跟踪功能的多路输出信号放大电路 Download PDFInfo
- Publication number
- CN109547020A CN109547020A CN201811340497.6A CN201811340497A CN109547020A CN 109547020 A CN109547020 A CN 109547020A CN 201811340497 A CN201811340497 A CN 201811340497A CN 109547020 A CN109547020 A CN 109547020A
- Authority
- CN
- China
- Prior art keywords
- signal
- clock
- circuit
- calibration
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 48
- 238000012545 processing Methods 0.000 claims abstract description 42
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 230000003750 conditioning effect Effects 0.000 claims description 12
- 230000001105 regulatory effect Effects 0.000 claims description 5
- 230000010354 integration Effects 0.000 claims description 3
- 238000012937 correction Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 6
- 230000006870 function Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明属于同步控制技术领域，涉及具有时钟同步跟踪功能的多路输出信号放大电路。一种具有时钟同步跟踪功能的多路输出信号放大电路，包括信号处理电路、时钟发生电路和时钟信号与被测信号校准跟随处理电路；所述的信号处理电路和时钟发生电路均与时钟信号与被测信号校准跟随处理电路连接；所述的时钟信号与被测信号校准跟随处理电路用于实现各路时钟信号的校准、修正；并将校准后的时钟信号再随被测信号跟踪处理；同步跟踪处理后的被测信号与时钟信号通过同一路径传输。与现有技术相比，本发明的优点是：实现多路采样时钟信号与被测模拟信号同步跟踪输出，同步特性好，稳定性好；实现动态自动校准，不需要手动调节和软件算法修正，调试简单。
Description
技术领域
本发明属于同步控制技术领域，涉及具有时钟同步跟踪功能的多路输出信号放大电路。
背景技术
多路ADC交织数据采集技术，是通过多片低速ADC顺序延迟采样，实现高速数据采集的重要手段。在微电子技术不能实现单颗ADC芯片高速数据采集的情况下，数据采集卡、数字存储示波器等产品广泛采用这种技术提升采样速率。
这种多路ADC交织数据采集系统，需要将一路被采样信号功分为若干路信号送到各路ADC，各路ADC的采样时钟信号进行等间隔水平延时调节（相位调节），保证多路ADC间的采样数据具有时间上的交织性。因此需要各路模拟信号和采样时钟信号在时间上严格同步（理想状态下，功分后的各路被采样信号完全一致，没有时间上的误差，采样时钟信号时延完全一致，即相邻采样时钟信号间的时间差完全一致），如果存在被采样信号或采样时钟信号时间上的漂动，多路ADC交织数据采集系统信号采样的保真度会严重下降。
传统多路ADC交织数据采集系统，基于分立元件搭建被采样信号调理通道、采样时钟处理电路，两个处理电路独立，采样时钟与被采样信号没有同步关系，被采样信号通过模拟信号处理电路一致性设计保证，包括电路布局布线一致，信号线等长设计等技术手段。采样时钟信号通过时钟扇出芯片扇出为多路时钟信号，扇出的时钟信号通过相位调节电路进行延迟调整，实现方案如图1所示。
具体的工作过程为被测信号经过幅度调整后，功分为若干路，再分别进行驱动放大，送入ADC采样，被测信号1、2、3等靠硬件处理电路自身特性及电路一致性设计保证同步特性。
时钟处理单元接收外部采样时钟信号，经过扇出器输出多路采样时钟信号，各路时钟信号通过相位调节电路进行相位调节，实现各路时钟信号间的时延，作为多路ADC交织采样系统中各ADC的采样时钟信号。时钟相位调节波形如图2所示。
扇出后的时钟信号CLK1-4经过各路时钟相位调节电路相位调节后，变成CLK1'、CLK2'、CLK3'、CLK4'，各时钟信号之间具有时间“T”的时延间隔。
传统方案中，被采样信号调理电路和时钟处理电路在不同的印制电路板上实现，布局分散，不同电路受到温度、湿度等环境因素干扰不同，会导致功分后的被采样信号、相位调节后的采样时钟信号发生不确定性的时间漂移，使得被采样信号与采样时钟信号不能完全同步，导致多路ADC交织数据采集系统采样波形存在较大的畸变。
发明内容
基于传统多路ADC交织数据采集系统存在的技术问题和缺陷，本发明提供一种具有时钟信号同步跟踪被测信号（也即被采样信号）功能的多路输出信号放大电路，采样时钟信号和被测信号在同一路径中处理，完成被测信号多路功分输出，采样时钟信号扇出及延迟调节。通过时钟信号与被测信号校准跟随处理电路，能够实现采样时钟信号的校准和时钟信号与被测信号的同步跟踪输出。
本发明解决其技术问题采用的技术方案是：一种具有时钟同步跟踪功能的多路输出信号放大电路，包括信号处理电路、时钟发生电路和时钟信号与被测信号校准跟随处理电路；所述的信号处理电路和时钟发生电路均与时钟信号与被测信号校准跟随处理电路连接；所述的时钟信号与被测信号校准跟随处理电路用于实现各路时钟信号的校准、修正；并将校准后的时钟信号再随被测信号跟踪处理；同步跟踪处理后的被测信号与时钟信号通过同一路径传输。
进一步的，所述的信号处理电路包括信号调理电路、功分电路及校准电路，所述信号调理电路包括依次连接的开关、前置衰减器、直流巴伦、低噪声放大器、数控步进衰减器；所述功分电路包括功分器、步进放大器及控制单元电路，实现信号幅度调整、多路功分输出及单端到差分变换；所述校准电路输出的信号提供给所述的时钟信号与被测信号校准及跟随处理电路，同时通过所述开关输入到所述信号调理电路前端。
进一步的，所述的时钟发生电路包括高速时钟缓冲器、计数分频器；实现外部时钟信号接收，接收到的时钟信号分成若干路，通过计数分频器进行多路时钟信号相位调节及多路输出。
进一步的，所述的时钟信号与被测信号校准跟随处理电路包括时钟校准电路和时钟信号与被测信号同步跟踪电路；时钟校准电路用于实现各路时钟信号与校准电路输出的信号进行鉴相比较，若相位差超出预期设定值，将进行自动校准修正，使多路时钟信号同步输出；所述的时钟信号与被测信号同步跟踪电路用于实现当被测信号发生时间漂移时，相应的采样时钟信号进行同步时延校正，使采样时钟信号与被采样信号同步。
进一步的，所述的时钟校准电路包括校准信号同步电路、时钟相位比较器、相位调节电路。
进一步的，所述的信号处理电路、时钟发生电路以及时钟信号与被测信号校准跟随处理电路集成于同一颗芯片上。
本发明的具有时钟同步跟踪功能的多路输出信号放大电路，与现有技术相比，具有以下优点：
1、模拟信号与采样时钟信号在同一通道内处理传输，通过时钟校准、时钟信号与被采样信号同步跟踪处理确保采样时钟信号与被测模拟信号同步输出；
2、采样时钟信号校准及同步跟踪基于硬件电路实现，不需要软件算法，可以实现动态自动校准，环境状态发生变化时，实现同步精度自调节。
附图说明
图1是现有多路ADC交织采样系统被测信号和时钟信号多路输出原理图；
图2 是现有技术时钟相位调节波形图；
图3本发明提供的具有时钟同步跟踪功能的多路输出信号放大电路原理框图；
图4是信号处理电路结构图；
图5是计数分频方式实现的多路时钟相位调节电路；
图6分频方式实现的多路时钟相位调节波形图（4路输出）；
图7时钟信号校准电路图；
图8 时钟信号相位自校准波形图；
图9是时钟同步跟踪输出电路。
具体实施方式
下面结合附图和实施例对本发明的具有时钟同步跟踪功能的多路输出信号放大电路进行详细的介绍和说明。
如图3所示，本发明的具有时钟同步跟踪功能的多路输出信号放大电路，包括信号处理电路和时钟发生电路，以及时钟信号与被测信号校准跟随处理电路。信号处理电路包括信号调理电路、功分电路及校准电路。
其中，信号调理电路包括依次连接的开关、前置衰减器、直流巴伦、低噪声放大器、数控步进衰减器；功分电路包括功分器、步进放大器及控制单元电路等，功分器的两端分别与数控步进衰减器和步进放大器连接。实现信号幅度调整、多路功分输出及单端到差分变换。
校准电路包括校准源，是一个高速比较电路，产生单一高速窄脉冲信号，输出的窄脉冲信号提供给时钟信号与被测信号校准及跟随处理电路，同时也可通过开关直接输入到信号调理电路前端，其结构原理如图4所示。
时钟发生电路包括时钟接收电路和时钟分频及多路输出电路。时钟接收电路为高速时钟缓冲器，实现外部时钟信号接收，接收到的时钟信号分成若干路，通过计数分频器进行多路时钟信号相位调节，具体电路如图5所示。
各路采样时钟延迟调节是通过将主时钟CLK（单路ADC采样时钟频率的N倍，N为ADC的路数）分频的方式实现，这样可以确保各路采样时钟信号严格同步，具体时序如图6所示。第一路时钟（CLK1’）在主时钟的第一个上升沿开始输出，输出的时钟信号为主时钟信号的N分频（图6中为4分频），第二路时钟在主时钟的第一个下降沿输出，输出的时钟信号也为主时钟信号的N分频，依次类推，可以实现四路采样时钟信号的精确延迟同步（通过同一个主时钟计数的方式实现）。
时钟信号与被测信号校准跟随处理电路，该电路是本发明的核心电路，包括时钟校准和时钟信号与被测信号同步跟踪两个电路。
时钟校准电路包括校准信号同步电路、时钟相位比较器、相位调节电路等，如图7所示。工作时，电路中包含的校准源输出的单脉冲信号，作为时钟校准的参考信号，各路时钟信号与该参考信号进行鉴相比较，若相位差（时间差）超出预期设定值，将进行自动校准修正，实现多路时钟信号的同步输出，时序波形如图8所示。
校准时，校准源发出一个高速单脉冲信号，测试单脉冲信号上升沿和各路时钟在单脉冲上升沿后第一个上升沿的时间差，测试结果分别为T1、T2、T3、T4等，计算相邻时间的时间差，应一致，即T2-T1= T3-T2= T4-T3，若不同，则修正存在偏差的时钟相位，校准后的时钟信号再进行随被测信号跟踪处理。
时钟信号与被测信号同步跟踪电路的主要功能是：当被测信号发生时间漂移时，相应的采样时钟信号进行同步时延修正，实现采样时钟信号与被采样信号的同步。
具体跟踪过程为：校准源的单脉冲信号通过图4中开关1切换到信号调理电路，首先进行各路被测信号延迟差的测试。理想状态下，功分后的被测信号应完全同步，时间上完全重合，但受到电路及环境因素影响，各路被测信号会存在时间上不同量值的漂移。第1路被测信号和时钟信号之间的时间差不必关注，第2路被测信号相对第1路被测信号时间差作为第2路时钟信号的水平调整值，实现第2路时钟信号相对第2路被测信号同步跟踪；第3路被测信号相对第2路被测信号时间差作为第3路时钟信号的水平调整值，实现第3路时钟信号相对第3路被测信号同步跟踪；以此向下类推。
同步跟踪处理后的被测信号与时钟信号还会在同一路径中传输，确保时钟信号与被测信号延迟一致性，具体原理如图9所示。
本发明提出的一种具有时钟同步跟踪功能的多路输出信号放大电路采用微电子技术集成电路方式实现，信号处理电路与时钟发生电路在一颗芯片内部实现，而非分立元件实现，可以进一步减小因分立器件及外部环境因素等对电路的影响，提升时钟信号与被测信号同步稳定性。
Claims (7)
1.一种具有时钟同步跟踪功能的多路输出信号放大电路，其特征在于：包括信号处理电路、时钟发生电路和时钟信号与被测信号校准跟随处理电路；所述的信号处理电路和时钟发生电路均与时钟信号与被测信号校准跟随处理电路连接；所述的时钟信号与被测信号校准跟随处理电路用于实现各路时钟信号的校准、修正，并将校准后的时钟信号再随被测信号跟踪处理；同步跟踪处理后的被测信号与时钟信号通过同一路径传输。
2.根据权利要求1所述的具有时钟同步跟踪功能的多路输出信号放大电路，其特征在于：所述的信号处理电路包括信号调理电路、功分电路及校准电路，所述信号调理电路包括依次连接的开关、前置衰减器、直流巴伦、低噪声放大器、数控步进衰减器；所述功分电路包括功分器、步进放大器及控制单元电路，实现信号幅度调整、多路功分输出及单端到差分变换；所述校准电路输出的信号提供给所述的时钟信号与被测信号校准及跟随处理电路，同时通过所述开关输入到所述信号调理电路前端。
3.根据权利要求1所述的具有时钟同步跟踪功能的多路输出信号放大电路，其特征在于：所述的时钟发生电路包括高速时钟缓冲器、计数分频器；实现外部时钟信号接收，接收到的时钟信号分成若干路，通过计数分频器进行多路时钟信号相位调节及多路输出。
4.根据权利要求1-3任一项所述的具有时钟同步跟踪功能的多路输出信号放大电路，其特征在于：所述的时钟信号与被测信号校准跟随处理电路包括时钟校准电路和时钟信号与被测信号同步跟踪电路；时钟校准电路用于实现各路时钟信号与校准电路输出的信号进行鉴相比较，若相位差超出预期设定值，将进行自动校准修正，使多路时钟信号同步输出；所述的时钟信号与被测信号同步跟踪电路用于实现当被测信号发生时间漂移时，相应的采样时钟信号进行同步时延修正，使采样时钟信号与被采样信号同步。
5.根据权利要求4所述的具有时钟同步跟踪功能的多路输出信号放大电路，其特征在于：所述的时钟校准电路包括校准信号同步电路、时钟相位比较器、相位调节电路。
6.根据权利要求1-3、5任一项所述的具有时钟同步跟踪功能的多路输出信号放大电路，其特征在于：所述的信号处理电路、时钟发生电路、时钟信号与被测信号校准跟随处理电路集成于同一颗芯片上。
7.根据权利要求4所述的具有时钟同步跟踪功能的多路输出信号放大电路，其特征在于：所述的信号处理电路、时钟发生电路、时钟信号与被测信号校准跟随处理电路集成于同一颗芯片上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811340497.6A CN109547020A (zh) | 2018-11-12 | 2018-11-12 | 一种具有时钟同步跟踪功能的多路输出信号放大电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811340497.6A CN109547020A (zh) | 2018-11-12 | 2018-11-12 | 一种具有时钟同步跟踪功能的多路输出信号放大电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109547020A true CN109547020A (zh) | 2019-03-29 |
Family
ID=65846928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811340497.6A Pending CN109547020A (zh) | 2018-11-12 | 2018-11-12 | 一种具有时钟同步跟踪功能的多路输出信号放大电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109547020A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110336559A (zh) * | 2019-07-11 | 2019-10-15 | 福州大学 | 一种复位信号和采样时钟信号发生装置及其控制方法 |
| CN110418093A (zh) * | 2019-07-30 | 2019-11-05 | 成都芯通软件有限公司 | 一种hfc放大器多路端口输出一致性校准方法 |
| CN110445481A (zh) * | 2019-08-06 | 2019-11-12 | 中国科学院近代物理研究所 | 一种采样间隔不均匀性修正电路及方法 |
| WO2021109508A1 (zh) * | 2019-12-02 | 2021-06-10 | 普源精电科技股份有限公司 | 基于同步机实现多信号源同步输出的同步系统、同步方法及校准方法 |
| CN114337608A (zh) * | 2020-09-29 | 2022-04-12 | 北京普源精电科技有限公司 | 一种脉冲信号源及电信号测量装置 |
| WO2022121539A1 (zh) * | 2020-12-11 | 2022-06-16 | 普源精电科技股份有限公司 | 同步机及同步系统 |
| WO2023284008A1 (zh) * | 2021-07-16 | 2023-01-19 | 长鑫存储技术有限公司 | 一种交错信号产生电路和集成芯片 |
-
2018
- 2018-11-12 CN CN201811340497.6A patent/CN109547020A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110336559A (zh) * | 2019-07-11 | 2019-10-15 | 福州大学 | 一种复位信号和采样时钟信号发生装置及其控制方法 |
| CN110336559B (zh) * | 2019-07-11 | 2020-11-24 | 福州大学 | 一种复位信号和采样时钟信号发生装置及其控制方法 |
| CN110418093A (zh) * | 2019-07-30 | 2019-11-05 | 成都芯通软件有限公司 | 一种hfc放大器多路端口输出一致性校准方法 |
| CN110445481A (zh) * | 2019-08-06 | 2019-11-12 | 中国科学院近代物理研究所 | 一种采样间隔不均匀性修正电路及方法 |
| WO2021109508A1 (zh) * | 2019-12-02 | 2021-06-10 | 普源精电科技股份有限公司 | 基于同步机实现多信号源同步输出的同步系统、同步方法及校准方法 |
| CN114337608A (zh) * | 2020-09-29 | 2022-04-12 | 北京普源精电科技有限公司 | 一种脉冲信号源及电信号测量装置 |
| WO2022121539A1 (zh) * | 2020-12-11 | 2022-06-16 | 普源精电科技股份有限公司 | 同步机及同步系统 |
| WO2023284008A1 (zh) * | 2021-07-16 | 2023-01-19 | 长鑫存储技术有限公司 | 一种交错信号产生电路和集成芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109547020A (zh) | 一种具有时钟同步跟踪功能的多路输出信号放大电路 | |
| CN113535620B (zh) | 一种多通道同步高速数据采集装置 | |
| US8094766B2 (en) | Tracker circuit and method for automated test equipment systems | |
| CN106253902B (zh) | 具有多器件同步复位识别校正功能的多通道并行采集系统 | |
| KR101893185B1 (ko) | 반도체 장치의 데이터 출력 타이밍 제어 회로 | |
| US20140133613A1 (en) | Apparatus and methods for clock alignment for high speed interfaces | |
| US7593497B2 (en) | Method and apparatus for adjustment of synchronous clock signals | |
| US20050222789A1 (en) | Automatic test system | |
| KR20160081808A (ko) | 넓은 주파수 범위에 걸친 정확한 클록 도메인 동기화를 위한 반도체 디바이스 및 방법 | |
| CN117054715A (zh) | 一种多台数字示波器的采样同步方法 | |
| CN110955179B (zh) | 一种基于pci总线的双通道共享时钟触发调延装置 | |
| CN107425854A (zh) | 一种提升多路adc交织采样系统同步复位稳定度的方法 | |
| CN101738141A (zh) | 用于弹载数据采集系统的多通道数据信号同步存储方法 | |
| KR20040082376A (ko) | 위상 조정 장치 및 반도체 시험 장치 | |
| US20080170610A1 (en) | High Speed Serial Test Circuits | |
| EP1653650A1 (en) | Source synchronous sampling | |
| CN209496263U (zh) | 一种多片adc同步采集系统 | |
| US11483007B1 (en) | Multiple clock domain alignment circuit | |
| US20070085935A1 (en) | Trigger signal generator | |
| CN105846939A (zh) | 一种精确保持多模块同步的系统与方法 | |
| CN114441860A (zh) | 一种数字脉宽捕获系统及方法 | |
| US5488369A (en) | High speed sampling apparatus and method for calibrating the same | |
| KR20190085392A (ko) | 메모리 장치 및 이를 포함하는 메모리 시스템 | |
| CN110046125B (zh) | 一种同频连续串行数据同步方法及装置 | |
| US5942927A (en) | Clock signal generator for a logic analyzer controlled to lock both edges to a reference clock signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190329 |
|
| RJ01 | Rejection of invention patent application after publication |