CN108900195A - 过采样模数转换器及其反馈数模转换器动态误差校准方法 - Google Patents

Abstract

本发明提出一种连续过采样模数转换器及其中动态误差的数字校准方法。该校准方法属于前台校准，先在动态误差检测模式下把模数转换器的模拟输入设为零，连接额外的校准DAC单元组，同时加入固定的数字信号，测算出该模数转换器中反馈数模转换器的动态误差，并且将该动态误差以数字的形式输出和保存；然后在动态误差消除模式下断开额外的校准DAC单元组，模数转换器正常连接模拟输入，转换的数字输出减去动态误差检测模式下保存的动态误差，即可得到校准后的不带动态误差的数字输出。该发明通过增加简单的硬件成本和操作，可以有效消除过采样模数转换器的动态误差，极大改善其性能，适用于各种性能指标的连续过采样模数转换器。

Description

过采样模数转换器及其反馈数模转换器动态误差校准方法

技术领域

本发明涉及属于混合信号电路领域，特别涉及一种校准过采样模数转换器及其中反馈数模转换器动态误差的数字前台校准方法。

背景技术

在电子电路中，模数转换器(ADC)是一个重要的模块，它负责把声音、图像和无线电波等模拟信号转换成数字信号传递给后面的数字电路进行各种信号处理。衡量模数转换器的指标主要有带宽(速度)、精度和功耗。

过采样模数转换器是模数转换器中一种重要的结构，其基本结构如图1所示，由环路滤波器1.1、量化器1.2和反馈DAC(数模转换器)1.3构成。连续时间过采样模数转换器和其他类型模数转换器相比具有内生的抗混叠滤波功能，可以极大降低前端模拟滤波器的设计难度和功耗。过采样模数转换器的带宽由采样速率(Fs)和过采样率(over-samplingratio，OSR)共同确定；其精度由过采样率OSR、量化比特数B和噪声整形阶数L等因素共同决定。在图1中，前端滤波器和前端反馈DAC的精度同时也直接限制了整个过采样模数转换器的精度，所以尽管反馈DAC的位数为B，其精度要求不低于整个过采样ADC的精度。目前连续时间过采样模数转换器中常用的反馈DAC为电流舵型(current-steering)DAC，根据其输出电流波形可以分为不归零型(non return-to-zero,NRZ)DAC和归零型(return-to-zero,RZ)DAC。DAC有很多非理想因素限制其精度，主要的有多比特DAC的静态失配、DAC的动态误差和DAC时钟噪声(clock jitter noise)。RZ DAC由于其电流波形一般只占50％时钟周期，而且在每个时钟周期内都会归零，故其相比NRZ RZ DAC会引入较大的时钟噪声，所以RZDAC一般只能用在后端反馈环路中。NRZ DAC由于其电流波形占100％时钟周期，其时钟噪声只依赖于两个相邻周期输出电流的差值，故多比特NRZ DAC相比RZ DAC能够极大改善时钟噪声。但NRZ DAC由于DAC输出端的负载和寄生电容，其输出电流值不能瞬间改变，也就是说其输出电流波形上升沿有限，会引入动态误差。

对于连续时间过采样模数转换器中反馈DAC的动态误差，目前的解决办法不多，一种办法是采用单比特RTO(return-to-open)DAC，见L.Breems et al.,"A 2.2GHzContinuous-Time Delta Sigma ADC With-102dBc THD and 25MHz Bandwidth,"in IEEEJournal of Solid-State Circuits,vol.51,no.12,pp.2906-2916,Dec.2016.，这种DAC的在每个时钟周期内有一部分时间处于开路状态，能够消除动态误差。其缺点是引入的时钟噪声也较大，这个可以通过片上集成高精度锁相环来解决；另外由于是单比特量化，为了达到同样的ADC精度需要较大的过采样率OSR或者噪声整形阶数L。另外一种解决动态误差的办法是采用前台校准，见文献T.He,M.Ashburn,S.Ho,Y.Zhang and G.Temes,"A 50MHZ-BWcontinuous-timeΔΣADC with dynamic error correction achieving 79.8dB SNDRand 95.2dB SFDR,"2018IEEE International Solid-State Circuits Conference-(ISSCC),San Francisco,CA,2018,pp.230-232，其通过额外的DAC单元检测出动态误差的大小，然后通过调整DAC的上升沿，模拟地修正该动态误差。其缺点是模拟的校准会随着工艺角、温度、电压等因素发表变化，需要频繁进行校准以保证精度。

发明内容

本发明的目的是提出一种连续过采样模数转换器中反馈DAC动态误差的校准方法，及使用该方法的连续过采样模数转换器，有效消除过采样模数转换器的动态误差，极大改善其性能。

为此，本发明的连续过采样模数转换器中反馈DAC动态误差的校准方法包括如下步骤：A、动态误差检测，它进一步包括：A1、把模数转换器的模拟输入设为零，连接额外的校准DAC单元组，所述校准DAC单元组包括至少两个校准DAC单元，其中每个校准DAC单元所引入的动态误差与连续过采样模数转换器中的反馈DAC的动态误差是一样的；A2、对每个校准DAC单元的输入端加入固定的数字信号，通过运算器在该校准DAC单元组输出动态误差信号；A3、在所述连续过采样模数转换器的输出端输将该动态误差以数字的形式输出；A4、在数字处理模块对该动态误差进行保存；B、动态误差消除，它进一步包括：B1、断开额外的校准DAC单元组，所述连续过采样模数转换器正常连接模拟输入；B2、在数字处理模块中，将转换的数字输出减去在步骤A中检测模式下所保存的动态误差，即可得到校准后的不带动态误差的数字输出。

优选地，步骤A1中，所述校准DAC单元组包括第一校准DAC单元和第二校准DAC单元。

进一步优选地，步骤A2中，其中第一校准DAC单元3.1在每个窗口时间段内的数字输入有N个“1”，而第二校准DAC单元的数字输入在N个窗口时间段内“1”的个数分别为1、2…N‐1、N，这样第一校准DAC单元和第二校准DAC单元模拟输出的差值在N个窗口时间段内分别包含(N‐1)、(N‐2)…1、0个数字化的动态误差信号，其中N为自然数。

进一步优选地，其中N大于等于8。

进一步优选地，步骤A3中，将数字化的动态误差信号在数字处理模块中以窗口时间2NTS为步长进行微分运算，得到数字输出，其绝对值等于单个DAC单元在单个时钟周期(TS)内动态误差。

进一步优选地，对N个窗口时间段检测的动态误差进行平均。

进一步优选地，步骤B2中，如果当前数字输出为Y，一个DAC单元在一个时钟周期内产生的.动态误差记为Δ，则校准后的数字输出Ycal＝Y‐YΔ。

进一步优选地，步骤A1中，过采样模数转换器的模拟输入交流接地。

进一步优选地，步骤A1中，校准DAC单元组包括3个以上DAC单元并联组成。

本发明还提出一种采用上述校准方法的过采样模数转换器，包括连续过采样模数转换器和数字处理模块，所述连续过采样模数转换器包括连续时间模拟滤波器、B比特量化器、NRZ型电流舵反馈DAC和第一加法器；其特征是还包括：开关、校准DAC单元组、第二加法器；校准DAC单元组的输出端通过所述开关和第二加法器接到连续过采样模数转换器中的第一加法器；数字处理模块中还包含有片上存储器。

与现有技术相比，本发明的有益效果有：该方法通过简单的硬件改进和校准流程，可以极大消除过采样模数转换器的动态误差，提高过采样模数转换器的性能，尤其是高频输入信号下的性能，并且适用于单比特和多比特结构。

附图说明

图1是过采样模数转换器是模数转换器基本结构示意图；

图2是动态误差的引入机制示意图；

图3是本发明实施例含有动态误差校准的连续过采样模数转换器原理结构示意图；

图4是本发明实施例用于校准的数字信号序列示意图。

附图标记：1、连续过采样模数转换器，1.1、连续时间模拟滤波器，1.2、B比特量化器，1.3、(NRZ型电流舵)反馈DAC，第一加法器1.4，

2、开关，

3、校准DAC单元组，3.1、第一校准DAC单元，3.2、第二校准DAC单元,

4、第二加法器,

5、数字处理模块。

具体实施方式

下面结合具体实施方式并对照附图对本发明做进一步详细说明。其中相同的附图标记表示相同的部件，除非另外特别说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

为了消除动态误差，我们先来详细考察一下动态误差的特性。如图2所示，其中阴影标识部分即为每个NRZ DAC单元(DAC cell)在每个时钟周期(TS)内引入的动态误差，记为Δ(即把一个DAC单元在一个时钟周期内产生的动态误差记为Δ.)。从图2中可以看到，由于动态误差的存在，在一段时间内NRZ DAC输出电流的总和与其数字输入不再是线性的关系，如上面的例子中电流总和为2-Δ(它原本应当输出2，但它多引入了一个动态误差-Δ)，中间的例子中DAC输出电流的总和为2-2Δ(它原本应当输出2，但它多引入了一个动态误差-2Δ)，下面的例子中电流总和为4-Δ(它原本应当输出4，但它多引入了一个动态误差-Δ)；可见输出电流的总和和其数字输入的顺序有关，如同样是4个时钟周期内数字输入为2个1和2个0，上面的例子中DAC输出电流的总和为2-Δ，中间的例子中DAC输出电流的总和为2-2Δ。NRZ DAC动态误差的存在使得过采样模数转换器的输出频谱上噪声增加，谐波失真变差。DAC3的作用是把数字信号Y转换成模拟信号，从而可以与整个过采样模数转换器的模拟输入X进行比较，但它在存在却引入了新的误差——整数倍的Δ，并且引入的Δ的数量还不确定，与其数字输入的顺序还有关。

为此，本实施例示意了一种连续过采样模数转换器中反馈DAC动态误差的校准方法，及采用该方法的连续过采样模数转换器。其原理结构图如图3所示，包括:传统连续过采样模数转换器1(包括连续时间模拟滤波器1.1、B比特量化器1.2、NRZ型电流舵反馈DAC 1.3和第一加法器1.4)、开关2、校准DAC单元组3(包含第一校准DAC单元3.1和第二校准DAC单元3.2)(其中每个校准DAC单元所引入的动态误差与连续过采样模数转换器中的反馈DAC的动态误差是一样的，为此，只需要选择同规格、同型号的相同器件即可)、第二加法器4和数字处理模块5。在实际电路实现中，第一加法器1.4可以和模拟滤波器1.2整合在一起；第二加法器4可以通过减法器来实现，如果采用减法器，则可改变校准DAC单元组3中其中一个单元的输出极性来实现加法；数字处理模块5除了能够进行简单的数值运算，还包含一定长度的片上存储器(在本发明中存储器于用于存储Δ值)。该校准方法属于前台校准，其校准流程可以分成两步：

第一步为动态误差检测模式：在动态误差检测模式下，过采样模数转换器的模拟输入X设为零(交流接地)，开关2闭合，这时第一校准DAC单元3.1和第二校准DAC单元3.2模拟输出的差值就是过采样模数转换器1的模拟输入。

图3中校准DAC单元组3中两个DAC单元分别输入图4所示的预设的固定的数字信号S1和S2，假设2N(为方便画图，图中N＝4(如下面所说，通常N至少应不低于8，但为了便于绘图，此处用N＝4来说明问题))个时钟周期(T_S)为一个窗口时间段(2NT_S)，其中第一校准DAC单元3.1在每个窗口时间段内的数字输入有N个“1”(即在每个时间窗口保持恒定一致)，而第二校准DAC单元3.2的数字输入在N个窗口时间段内“1”的个数分别为1、2…N‐1、N(即在每个时间窗口顺次增加)，如图4所示。这样第一校准DAC单元3.1和第二校准DAC单元3.2模拟输出的差值在各个窗口时间段内分别包含(N‐1)、(N‐2)…1、0个Δ。这些差值作为模拟输入经过过采样模数转换器1的转换，得到对应的数字量。这些数字量在数字处理模块5中以窗口时间2NT_S为步长进行微分运算，可以得到数字输出-Δ(用前一个时间窗口的输出减去当前时间窗口的输出后得出。理想状态下N个时间窗口会得到N个-Δ，加上一些非理想因素，实际输出会在-Δ附近变动，所以下文说为了提高精度，可以进一步进行平均操作。每个时间窗口得到新的Δ值后会把N个Δ存储下来)，也就是单个DAC单元在单个时钟周期(T_S)内动态误差的负数。最后把这个检测出来的动态误差-Δ保存在数字处理模块5中的存储器中。必要的时候还可以对N个窗口时间段检测的动态误差-Δ进行平均(如果平均的话，这个平均值也是动态调整的)以提高检测精度。

第二步为动态误差消除模式：在动态误差消除模式下，开关2断开，过采样模数转换器的输入X正常接连要转换的模拟信号。模拟信号X经过采样模数转换器1转换得到数字信号Y。当前数字输出为Y(其最大输出为(2^B‐1))，也就是总共(2^B‐1)个DAC单元(数模转换器(DAC)1.3里面包含(2^B‐1)个数模转换器单元(DAC cell))中有Y个输入为“1”(假设整个过采样模数转换器的数字输出为Y，那么相应Y个DAC单元的输入为1。输入为“1”，对应输出为高电平)，剩下(2^B‐1‐Y)个DAC单元输入为“0”(低电平)；也就意味中数字输出中总共包含了Y个DAC单元的动态误差YΔ(输出为几就会有几个Δ)。最后在数字处理模块5中减去YΔ即可得到校准后的数字输出Y_cal＝Y‐YΔ。(也可以直接算出一个(1-Δ)存储在DSP中，校准后的数字输出Y_cal＝Y(1‐Δ))

第一、二校准DAC单元3.1和3.2也可以增加为分别由M(M大于2)个DAC单元并联组成，这种情况下在动态误差消除模式下检测出来的动态误差就是M个DAC单元在一个时钟周期内的动态误差(一个DAC单元在一个时钟周期内产生的动态误差前已记为Δ.。M个DAC单元在一个时钟周期内的动态误差是一个等于MΔ的数值。这个数值ΔM会存储在DSP中，它对应M个DAC单元的动态误差，所以在消除模式下就应该Ycal＝Y-YΔM/M。这样做的好处是通过并联M个DAC单元，可以降低DAC单元失配对动态误差的影响，这是因为，实际电路中，各个DAC单元的动态误差会有细微的区别，并联M个DAC单元相当于对M个DAC单元的动态误差取平均值，付出的代价是增加了模块3的面积。

一个窗口时间段(2NT_S)的长短由N确定，N越大，动态误差消除模式下检测动态误差的精度越高(因为对各个窗口时间段的动态误差进行微分之后再进行时间上平均的长度变长了)；同时在动态误差检测模式下的检测时间(2N²T_S)也越长。为了保证足够的动态误差检测精度，N至少应该不低于8。

该方法通过简单的硬件成本和校准流程，可以极大消除过采样模数转换器的动态误差，提高过采样模数转换器的性能，尤其是高频输入信号下的性能，并且适用于单比特和多比特结构。和文献1中的方法相比较，采用本方法的过采样模数转换器可以是多比特结构，这样可以减轻对采样速率的要求，降低噪声整形阶数，保证转换器稳定性。和文献2中的方法相比较，本方法的校准流程是数字的而不是模拟的，因此对电路的非理想因素(电源电压波动、工艺偏差、温度变化)更加鲁棒。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的技术人员来说，在不脱离本发明构思的前提下，还可以做出若干等同替代或明显变型，而且性能或用途相同，都应当视为属于本发明的保护范围。

Claims (10)

1.一种连续过采样模数转换器中反馈DAC动态误差的校准方法，包括如下步骤：

A、动态误差检测，它进一步包括：

A1、把模数转换器的模拟输入设为零，连接额外的校准DAC单元组，所述校准DAC单元组包括至少两个校准DAC单元，其中每个校准DAC单元所引入的动态误差与连续过采样模数转换器中的反馈DAC的动态误差是一样的；

A2、对每个校准DAC单元的输入端加入固定的数字信号，通过运算器在该校准DAC单元组输出动态误差信号；

A3、在所述连续过采样模数转换器的输出端输将该动态误差以数字的形式输出；

A4、在数字处理模块对该动态误差进行保存；

B、动态误差消除，它进一步包括：

B1、断开额外的校准DAC单元组，所述连续过采样模数转换器正常连接模拟输入；

B2、在数字处理模块中，将转换的数字输出减去在步骤A中检测模式下所保存的动态误差，即可得到校准后的不带动态误差的数字输出。

2.根据权利要求1所述的连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：步骤A1中，所述校准DAC单元组包括第一校准DAC单元和第二校准DAC单元。

3.根据权利要求2所述的连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：步骤A2中，其中第一校准DAC单元3.1在每个窗口时间段内的数字输入有N个“1”，而第二校准DAC单元的数字输入在N个窗口时间段内“1”的个数分别为1、2…N‐1、N，这样第一校准DAC单元和第二校准DAC单元模拟输出的差值在N个窗口时间段内分别包含(N‐1)、(N‐2)…1、0个数字化的动态误差信号，其中N为自然数。

4.根据权利要求3所述的连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：其中N大于等于8。

5.根据权利要求3所述连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：步骤A3中，将数字化的动态误差信号在数字处理模块中以窗口时间2NTS为步长进行微分运算，得到数字输出，其绝对值等于单个DAC单元在单个时钟周期(TS)内动态误差。

6.根据权利要求5所述的连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：对N个窗口时间段检测的动态误差进行平均。

7.根据权利要求4所述的连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：步骤B2中，如果当前数字输出为Y，一个DAC单元在一个时钟周期内产生的动态误差记为Δ，则校准后的数字输出Y_cal＝Y‐YΔ。

8.根据权利要求1所述的连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：步骤A1中，过采样模数转换器的模拟输入交流接地。

9.根据权利要求8所述的连续过采样模数转换器中反馈DAC动态误差的校准方法，其特征是：步骤A1中，校准DAC单元组由3个以上DAC单元并联组成。

10.一种采用如权利要求1‐9所述的校准方法的过采样模数转换器，包括连续过采样模数转换器和数字处理模块，所述连续过采样模数转换器包括连续时间模拟滤波器、B比特量化器、NRZ型电流舵反馈DAC和第一加法器；

其特征是还包括：开关、校准DAC单元组、第二加法器；

校准DAC单元组的输出端通过所述开关和第二加法器接到连续过采样模数转换器中的第一加法器；

数字处理模块中还包含有片上存储器。