CN107204759B - 用于生成正弦信号的∑-δ调制器 - Google Patents
用于生成正弦信号的∑-δ调制器 Download PDFInfo
- Publication number
- CN107204759B CN107204759B CN201710156235.3A CN201710156235A CN107204759B CN 107204759 B CN107204759 B CN 107204759B CN 201710156235 A CN201710156235 A CN 201710156235A CN 107204759 B CN107204759 B CN 107204759B
- Authority
- CN
- China
- Prior art keywords
- sigma
- output
- sinusoidal signal
- delta modulator
- oversampled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 27
- 238000001914 filtration Methods 0.000 claims description 5
- 238000005070 sampling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
Abstract
本发明公开用于生成正弦信号的∑‑Δ调制器。一种系统包括存储装置(104)，存储装置(104)包含机器指令(106)和过采样正弦信号的多个数字值(108)。系统还包括耦合到存储装置(104)的内核(102)。内核(102)被配置为执行机器指令(106)，其中，当执行机器指令(106)时，机器指令(106)使内核(102)实施Σ‑Δ调制器，该内核从存储装置(104)检索多个数字值(108)作为调制器的输入。Σ‑Δ调制器被配置计算输出位流(114)。系统还包括模拟滤波器(120)，其被配置为从内核(102)接收输出位流(114)并且对输出位流进行低通滤波以产生正弦输出信号(130)。
Description
技术领域
本申请涉及微控制器，并且更具体地涉及用于在微控制器中生成正弦信号的∑-Δ调制器。
背景技术
一些应用要求以预定的精度水平使用正弦输入信号。例如，一些校准过程可能需要使用正弦输入作为基准信号以用于校准目的。一些微控制器可以能够产生或辅助产生期望的正弦信号。
在一个示例中，微控制器以期望的频率生成50％占空比的脉冲串。然后脉冲串被低通滤波，以尝试滤除除期望的基本频率之外的所有谐波。然而，为了产生相对低频率的正弦曲线，谐波信号内容之间的频率间隔足够接近，以便需要相对高阶的低通滤波器。例如，如果期望7.8125Hz的正弦波，则7.8125的基本频率与三次谐波、五次谐波等之间的间隔仅为15.625Hz(7.8125Hz基本频率的两倍)。此外，各种谐波的振幅相当大，并且可能不会比基本频率的振幅小得多。由于期望的基本频率与不期望的最接近谐波(即，三次谐波和五次谐波)之间的频域中的紧密间隔，可能需要诸如八阶椭圆滤波器的更高阶滤波器来充分地恢复基本频率并产生期望的正弦波。
使用此类高阶滤波器在电路板或衬底上的区域方面是昂贵的，并且增加了设备的功耗。
发明内容
在一个方面，本发明提供一种系统，其包括：存储装置，其包含机器指令和过采样正弦信号的多个数字值；内核，其耦合到存储装置并被配置为执行机器指令，其中机器指令在被执行时使内核实施Σ-Δ调制器，内核从存储装置检索多个数字值作为调制器的输入，其中由内核实施的Σ-Δ调制器被配置为计算输出位流；以及模拟滤波器，其耦合到内核并被配置为从内核接收输出位流并且对输出位流进行低通滤波以产生正弦输出信号。
在另一方面，办发明提供一种微控制器，其包括：存储装置，其包含机器指令和过采样正弦信号的多个数字值；内核，其耦合到存储装置并被配置为执行机器指令，其中机器指令在被执行时使内核：在微控制器的初始化期间，从存储装置检索多个数字值，并且实施Σ-Δ调制器以处理检索的多个数字值，从而产生包括小于过采样正弦信号的一个周期的输出位流，并且将输出位流保存到存储装置；以及在微控制器的运行时间期间，从存储装置检索输出位流，并且将输出位流重复地传输通过微控制器的输出终端。
在又一方面，本发明提供一种方法，其包括：从存储装置检索过采样模拟正弦信号的数字样本；在检索的数字样本上执行Σ-Δ调制器代码以计算输出位流；以及通过低通滤波器对输出位流进行滤波。
附图说明
针对各种示例的详细描述，现在将参考附图，其中：
图1示出根据各种示例的被配置为实现Σ-Δ调制器以帮助产生正弦波的微控制器的实施例；
图2示出根据各种示例的用于保存存储器的技术；
图3示出根据各种示例的二阶Σ-Δ调制器的实施方式；
图4示出根据各种实施例的微控制器的另一示例；以及
图5示出根据各种示例的方法的流程图。
具体实施方式
贯穿以下说明书和权利要求书，某些术语被使用以指代特定的系统组件。如本领域技术人员将理解的，不同的公司可以通过不同的名称来指代组件。本文不打算在名称不同而不是功能不同的组件之间区分。在以下讨论和权利要求中，术语“包括”和“包含”以开放式方式被使用，并且因此应当被解释为意指“包括但不限于...”。此外，术语“耦合”或“耦连”旨在意指间接连接或直接有线连接或无线连接。因此，如果第一装置耦合到第二装置，则该连接可以通过直接连接或通过经由其它装置和连接的间接连接。
在至少一些实施例中，微控制器执行基于软件的Σ-Δ调制器以处理过采样正弦信号的数字值。术语过采样用于指示执行高于奈奎斯特定理(Nyquist Theorem)所要求的最小值(minimum)的采样。正弦信号具有随后在微控制器的帮助下产生的频率。过采样量可以根据应用而改变。例如，正弦信号可以通过65,536的因子被过采样。也就是说，正弦信号的每个周期被采样65,536次－并且可以比奈奎斯特定理所要求的最小值高得多。
为了产生期望的输出正弦信号，微控制器的内核执行Σ-Δ调制器代码。在一些实施例中，代码使内核实现二阶Σ-Δ调制器。Σ-Δ调制器的输入是表示过采样正弦信号的数字值。到调制器的每个输入数字值可以是表示在正弦信号的时间中的特定实例处的电压的多位值(例如，16位值)。Σ-Δ调制器的输出是1和0的位流。在接收和处理每个多位输入值之后，由调制器产生每个位。这样，对于期望输出正弦曲线的每个周期的输出位流的位的数量等于原始模拟输入信号的获取的样本的数量。位流通过微控制器被重复。
来自微控制器的输出位流在期望的基本频率处具有大振幅峰值的频域上的特性。由于Σ-Δ调制器的输入是具有期望基本频率的正弦波，因此与方波相比，较高阶谐波的幅度减小。此外，围绕期望基本频率的热噪声和量化噪声被推向更高的频率。由于减少谐波和噪声(尤其是三次谐波和五次谐波)的幅度，可以使用较低阶的低通滤波器来对微控制器的位流输出进行滤波。在一些情况下，低通滤波器可以是四阶无源滤波器，尽管在其它实施例中，滤波器可以以不同的形式来实施。
图1示出了包括耦合到模拟滤波器120的微控制器100的系统图。微控制器100包括耦合到存储装置104的内核102和输出驱动器110。微控制器100中也可以包括其它组件。存储装置104可以与内核102分离，或者可以被包括在内核内。存储装置104包括非暂时性存储装置，诸如易失性存储器(例如，随机存取存储器)和/或非易失性存储装置(例如，电可擦除只读存储器)。存储装置104包括Σ-Δ调制器代码106。该代码包括可以由内核102检索用于在其上执行的机器指令。本文所描述的功能中的一些或全部可以由内核102通过执行Σ-Δ调制器代码106来实现。对由Σ-Δ调制器代码106执行的操作的引用(reference)是指通过执行代码执行此类操作的内核102。
在通过Σ-Δ调制器代码106执行之后，内核102生成输出位流，所述输出位流通过驱动器110和输出终端(例如，引脚)112被提供到模拟滤波器120。模拟滤波器120实施使较高阶谐波(例如，三次谐波和更高谐波)衰减的低通滤波器，从而使产生输出正弦曲线130(也称为正弦信号)的基本频率通过。输出正弦曲线130可以具有任何期望的频率。在一些情况下，输出正弦曲线130的期望频率小于或等于2KHz，并且在一些示例中，输出正弦曲线130的期望频率小于或等于250Hz，例如7.8125Hz、15.625Hz、31.25Hz、62.5Hz、125Hz或250Hz。附加的或不同的频率也是可能的。
微控制器100被编程为能够生成输出位流114，该输出位流114在通过模拟滤波器120进行滤波时产生处于期望频率(例如，7.8125Hz、15.625Hz等)的输出正弦曲线130。编程过程包括过采样期望频率的正弦信号并将样本中的至少一些作为过采样正弦信号数据108存储在存储装置104中。因此过采样正弦信号数据108包括表示过采样正弦信号的采样电压的数字值。过采样正弦信号的频率是由微控制器100与模拟滤波器120合作产生的最终输出正弦曲线130的期望频率。采样频率大于奈奎斯特定理最小要求。例如，对于期望的7.8125Hz输出正弦曲线130，7.8125Hz信号可以以每7.8125Hz正弦曲线的周期65,536个样本的速率(即，每秒512K个样本)被过采样。在该示例中，7.8125Hz正弦曲线的一个周期的65,536个样本可以作为过采样正弦信号数据108被存储在存储装置104中。这样的数据可以在产生期间或者在稍后的日期和时间处但在微控制器将被用于产生输出正弦曲线130之前被存储在微控制器100中。
在微控制器100的运行时间期间，内核执行Σ-Δ调制器代码106以实施Σ-Δ调制器。在一些实施例中，在代码106中实施的Σ-Δ调制器是二阶Σ-Δ调制器，但是在其它实施例中可以不同于二阶调制器。Σ-Δ调制器代码106使内核102从存储装置104检索过采样正弦信号数据108的数字值作为由代码执行的调制函数的输入。Σ-Δ调制器代码106使用过采样正弦信号数据108的数字值作为输入来计算输出位流。
输出位流是1和0的特定系列，当被模拟滤波器120低通滤波时，所述输出位流产生期望频率(例如，7.8125Hz)的正弦波。在频域中，由Σ-Δ调制器代码106计算的位流在感兴趣的频率处具有基本频率。然而，相对于具有相同基本频率的方波，谐波的幅度被极大地抑制。调制器对单音正弦波进行噪声整形(noise-shape)以将功率推出到较高频率，从而放宽了具有较高阶滤波器的要求。结果，与具有标准方波相比而言，滤波器120更可能是简单的低阶滤波器，诸如无源四阶滤波器。
在执行Σ-Δ调制器代码108之后，驱动器110从内核102接收输出位流并且提供适当的信号调节(例如，阻抗匹配、放大等)以将输出位流传输到模拟滤波器120。
在一些实施例中，Σ-Δ调制器代码通过经由调制器对过采样正弦信号数据108反复排序来反复地产生输出位流。例如，过采样正弦信号数据108可以包括表示期望频率正弦波的一个完整周期的样本的数字值。该数字值的序列反复通过调制器，从而表示连续的正弦波输入(虽然是数字形式)。
因为正弦信号已经被过采样，所以存储样本的一个完整周期的价值可能对存储装置104施加显著的容量负担。在一些示例中，过采样正弦信号的每个样本可以包括16位值。如果以每秒512K个样本的速率对7.8125Hz的正弦波进行采样，则表示正弦波的一个完整周期的样本达到待被存储在存储装置104中的512K×16位＝8192K位。
根据一些实施例，表示存储在存储装置中的过采样正弦信号的数字值108仅包括对应于小于正弦信号的一个完整周期的数字值。例如，数字值可以仅表示正弦信号的周期的四分之一。如果样本的四分之一周期的价值被存储为过采样正弦信号108，则此类样本的完整周期的价值可以通过Σ-Δ调制器代码来计算。例如，图2示出模拟正弦波150的一个周期。如由样本152所示，正弦波150的第一个四分之一154已被过采样。周期的其余部分的样本可以由内核102计算。例如，第一个四分之一周期154的样本152可以关于轴160在数学上被镜像以计算第二个四分之一周期164中的样本。然后，周期的上半部分的样本(四分之一周期154和164的组合)可以关于轴166在数学上被镜像(即，反相)并向右移动以与下半周期170重合。
可以帮助节省存储器的另一优化是从模拟正弦曲线的每n个样本中保存m个并且对样本内插(interpolate)以计算未被保存的样本。例如，对于512KHz的采样率，7.8125Hz的期望正弦曲线频率，并且每16个样本中保存1个，与在不需要内插的情况下所需要的64kB的存储相比，将需要4kB的存储。在一些实施例中，Σ-Δ调制器代码106执行样本的线性内插过程。在线性内插的一种变型中，每个内插点的步长可以被保存在存储装置104中，并且步长被用于计算内插的样本。在另一变型中，步长可以通过Σ-Δ调制器代码106计算，例如通过计算存储的内插点的差异并除以内插速率(在前面的示例中为16)。为2的幂的插值速率是有帮助的，使得可以使用算术右移而不是整数除法，但是除2之外的幂也是可能的。
一些实施例包括仅保存模拟正弦信号的一个完整周期的样本的子集(例如，样本的四分之一周期的价值)但不实施内插。其它实施例包括内插的实现，但是保存模拟正弦信号的整个周期(不仅仅是一个周期的子集)。其它实施例包括实现内插和保存两者小于模拟正弦信号的整个周期的价值。
图3示出根据各种实施例的如可以由Σ-Δ调制器代码106实现的二阶Σ-Δ调制器的示例。在图3的示例中的调制器包括两个加法器200和204、量化器202(例如，比较器)、两个积分器206和208以及放大器210(例如，增益为2)。输入信号由两个积分器递归积分，并且然后由量化器202量化为1位值，以便生成表示输入信号的平均值的1位流，同时热噪声和量化噪声被推向更高的频率。
在一些实施例中，在微控制器的运行时间期间，内核102可以被指派产生正弦信号的任务。例如，内核102可以执行启动正弦信号的生成的代码。当这发生时，内核可以执行Σ-Δ调制器代码106以从存储装置104检索表示过采样正弦信号的数字数据，并将那些数据提供给Σ-Δ调制器的软件实施方式。数据以到调制器的连续输入流被重复地提供给调制器，用于只要输出正弦信号将要生成。连续执行代码106以计算被提供给模拟滤波器的输出位流114。
在其它实施例中，输出位流可以在例如微控制器的初始化过程期间被预先计算并且被存储在存储装置中以便在运行时期间随后使用。在初始化过程期间，内核可以从存储装置检索过采样正弦信号数据并且将样本提供给Σ-Δ调制器的软件实施方式。不是通过驱动器将由调制器计算的输出位提供给模拟滤波器，而是内核将调制器的输出位存储回存储装置中。然后，在微控制器的运行时间期间，在当内核被指派产生期望频率的正弦波的任务的时刻，内核检索先前由软件实施的调制器所计算的输出位，并且将这些位传输到模拟滤波器。位序列被重复地传输到滤波器以产生期望的输出正弦曲线。该实施例允许产生正弦波，而不使内核在调制器密集型计算中加重负担。调制器在先前的初始化过程期间由内核执行一次。
图4示出根据上述实施例的微控制器的示例。如所示，微控制器300包括与图1中相同的一些组件。例如，微控制器300包括如图1所示的耦合到存储装置304的内核302。微控制器300也包括驱动器314。图3的微控制器300进一步包括直接存储器存取(DMA)控制器312。存储装置304还存储输出位流数据。
在该实施例中，内核执行初始化过程(例如，上电复位)。在该过程期间，内核使用如上所述的过采样正弦信号数据308作为输入来执行Σ-Δ调制器代码306。所得的位序列作为输出位流数据310被存储回存储装置304中，所述位序列当由滤波器(图1)进行滤波时产生期望的输出正弦曲线的一个周期。
在微控制器的后续运行时间期间，内核302可以被指派使得产生输出正弦曲线的任务。不是实施Σ-Δ调制器，而是内核使先前存储的输出位流数据310通过驱动器314提供给模拟滤波器。在该实施例中，内核302利用存储装置中的输出位流数据310的位置对DMA控制器312进行编程，并且启动DMA控制器312以从存储装置304检索数据，并且通过驱动器314将数据传输到滤波器，从而释放内核302以执行其它任务。DMA控制器312可以重复地将输出位流数据310传输到滤波器。
在进一步的实施例中，来自软件实施的Σ-Δ调制器的待存储在存储装置中的输出位310被打包成字节以存储在存储装置中。例如，输出位流数据310的每个字节可以包含调制器的输出的八个连续位。字节打包调制器的输出位进一步有效使用存储装置304的容量。
图5示出根据实施例的说明方法的流程图。在350处，该方法包括从存储装置检索过采样模拟正弦信号的数字样本。样本可以已存储在微控制器的存储器中，并且然后由微控制器的内核来检索。该方法然后包括由内核在检索的数字样本上执行Σ-Δ调制器代码以计算输出位流(352)，并且然后通过低通滤波器(例如模拟滤波器)对输出位流进行滤波(354)以产生期望的正弦波。
在350处检索数字样本并且在352处在检索的数字样本上执行Σ-Δ调制器代码以计算输出位流可以在微控制器的初始化过程期间执行。在此类实施例中，方法还可以包括将来自调制器的输出位流存储到存储装置。在初始化过程之后，方法可以包括从存储装置检索输出位流并将输出位流传输到低通滤波器以生成期望的正弦波。
上述讨论旨在说明本发明的原理和各种实施例。一旦完全理解上述公开内容，对于本领域技术人员来说，许多变化和修改将变得显而易见。旨在将随附权利要求解释为包括所有此类变型和修改。
Claims (19)
1.一种用于生成正弦信号的系统，其包括：
存储装置，其包含机器指令和过采样正弦信号的多个数字值；
内核，其耦合到所述存储装置并被配置为执行所述机器指令，其中，所述机器指令在被执行时使所述内核实施Σ-Δ调制器，所述内核从所述存储装置检索所述多个数字值作为所述调制器的输入，其中由所述内核实施的所述Σ-Δ调制器被配置为计算输出位流；以及
模拟滤波器，其耦合到所述内核并被配置为从所述内核接收所述输出位流并且被配置为对所述输出位流进行低通滤波以产生正弦输出信号。
2.根据权利要求1所述的系统，其中所述机器指令使所述内核实施二阶Σ-Δ调制器。
3.根据权利要求1所述的系统，其中所述正弦输出信号具有小于或等于250Hz的频率，并且所述模拟滤波器是无源四阶模拟滤波器。
4.根据权利要求1所述的系统，其中所述过采样正弦信号的所述多个数字值仅包括对应于小于所述正弦信号的一个完整周期的数字值。
5.根据权利要求1所述的系统，其中所述过采样正弦信号的所述多个数字值仅包括对应于所述正弦信号的周期的四分之一的数字值。
6.根据权利要求1所述的系统，其中所述机器指令在被执行时使所述内核对所述过采样正弦信号的所述数字值进行内插以用于输入到所述调制器。
7.根据权利要求1所述的系统，其中所述机器指令在被执行时使所述内核：
实施所述Σ-Δ调制器以计算所述输出位流并将所述输出位流保存到所述存储装置；以及
检索先前保存到所述存储装置的所述输出位流，并将检索的所述输出位流传输到所述模拟滤波器。
8.根据权利要求7所述的系统，其中所述机器指令在被执行时使所述内核将检索的所述输出位流重复地传输到所述模拟滤波器。
9.根据权利要求7所述的系统，其中所述机器指令在被执行时使所述内核将所述输出位流的位打包成字节以用于存储到所述存储装置中。
10.根据权利要求7所述的系统，其中所述机器指令在被执行时使所述内核在系统初始化期间确定所述正弦输出信号的频率并实施所述Σ-Δ调制器。
11.一种微控制器，其包括：
存储装置，其包含机器指令和过采样正弦信号的多个数字值；
内核，其耦合到所述存储装置并被配置为执行所述机器指令，其中所述机器指令在被执行时使所述内核：
在所述微控制器的初始化期间，从所述存储装置检索所述多个数字值，并且实施Σ-Δ调制器以处理检索的多个数字值，从而产生包括小于所述过采样正弦信号的一个周期的输出位流，并且将所述输出位流保存到所述存储装置；以及
在所述微控制器的运行时间期间，从所述存储装置检索所述输出位流，并且将所述输出位流重复地传输通过所述微控制器的输出终端。
12.根据权利要求11所述的微控制器，其中所述机器指令在被执行时使所述内核将所述输出位流的位打包成字节并将打包的字节保存到所述存储装置，其中每个字节包含输出位流位中的8个。
13.根据权利要求11所述的微控制器，其中所述过采样正弦信号的所述多个数字值仅包括对应于所述正弦信号的一个周期的四分之一的数字值。
14.根据权利要求11所述的微控制器，其中所述机器指令在被执行时使所述内核对所述过采样正弦信号的所述多个数字值进行内插以用于输入到所述内核实施的调制器。
15.根据权利要求11所述的微控制器，其中所述输出位流被低通滤波以产生正弦输出信号，并且其中所述机器指令在被执行时使所述内核在所述初始化期间确定所述正弦输出信号的频率并实施所述Σ-Δ调制器。
16.根据权利要求11所述的微控制器，其中所述存储装置包含过采样正弦信号的多组数字值，每组对应于不同频率的过采样正弦信号。
17.一种用于生成正弦信号的方法，其包括：
从存储装置检索过采样模拟正弦信号的数字样本；
在检索的数字样本上执行Σ-Δ调制器代码以计算输出位流；以及
通过低通滤波器对所述输出位流进行滤波；
其中检索所述数字样本和在所述检索的数字样本上执行所述Σ-Δ调制器代码以计算输出位流发生在初始化过程期间，并且其中所述方法进一步包括：
将所述输出位流存储到存储装置；
在所述初始化过程之后，从所述存储装置检索所述输出位流并将所述输出位流传输到所述低通滤波器。
18.根据权利要求17所述的方法，其中执行所述Σ-Δ调制器代码包括实施二阶Σ-Δ调制器。
19.根据权利要求17所述的方法，其中对所述输出位流进行滤波包括通过模拟滤波器对所述输出位流进行滤波。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/072,837 | 2016-03-17 | ||
| US15/072,837 US9692445B1 (en) | 2016-03-17 | 2016-03-17 | Sigma-delta modulator for generating a sinusoidal signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107204759A CN107204759A (zh) | 2017-09-26 |
| CN107204759B true CN107204759B (zh) | 2022-09-30 |
Family
ID=59069561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710156235.3A Active CN107204759B (zh) | 2016-03-17 | 2017-03-16 | 用于生成正弦信号的∑-δ调制器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9692445B1 (zh) |
| CN (1) | CN107204759B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156642A (ja) * | 1999-11-30 | 2001-06-08 | Nec Corp | マルチビット−デルタシグマａｄ変換器 |
| CN1453591A (zh) * | 2002-04-27 | 2003-11-05 | 北京中星微电子有限公司 | 功率计量的一种简单乘法计算电路 |
| CN1805271A (zh) * | 2005-01-11 | 2006-07-19 | 中国科学院半导体研究所 | 用于直接数字频率合成的高阶∑△噪声整形内插器 |
| CN101783687A (zh) * | 2009-01-19 | 2010-07-21 | 北京大学 | 一种全数字的开关电容sigma-delta调制器可测性设计电路及方法 |
| CN103270698A (zh) * | 2010-12-22 | 2013-08-28 | 舒尔.阿奎西什控股公司 | 使用正交调制系统的无线音频设备 |
| CN105530070A (zh) * | 2014-09-29 | 2016-04-27 | 中兴通讯股份有限公司 | 一种实现编码调制的方法及发射机 |
| CN108900195A (zh) * | 2018-07-03 | 2018-11-27 | 清华大学深圳研究生院 | 过采样模数转换器及其反馈数模转换器动态误差校准方法 |
| CN110086466A (zh) * | 2018-01-26 | 2019-08-02 | 华为技术有限公司 | 一种dac误差测量方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW517462B (en) * | 2001-12-06 | 2003-01-11 | Realtek Semi Conductor Co Ltd | Oversampling DAC with variable sampling rate |
| US6639526B1 (en) * | 2002-03-21 | 2003-10-28 | Linear Technology Corporation | Circuits and methods for a variable oversample ratio delta-sigma analog-to-digital converter |
| US9164526B2 (en) * | 2012-09-27 | 2015-10-20 | Sandisk Technologies Inc. | Sigma delta over-sampling charge pump analog-to-digital converter |
| US8938041B2 (en) * | 2012-12-18 | 2015-01-20 | Intel Corporation | Techniques for managing interference in multiple channel communications system |
-
2016
- 2016-03-17 US US15/072,837 patent/US9692445B1/en active Active
-
2017
- 2017-03-16 CN CN201710156235.3A patent/CN107204759B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001156642A (ja) * | 1999-11-30 | 2001-06-08 | Nec Corp | マルチビット−デルタシグマａｄ変換器 |
| CN1453591A (zh) * | 2002-04-27 | 2003-11-05 | 北京中星微电子有限公司 | 功率计量的一种简单乘法计算电路 |
| CN1805271A (zh) * | 2005-01-11 | 2006-07-19 | 中国科学院半导体研究所 | 用于直接数字频率合成的高阶∑△噪声整形内插器 |
| CN101783687A (zh) * | 2009-01-19 | 2010-07-21 | 北京大学 | 一种全数字的开关电容sigma-delta调制器可测性设计电路及方法 |
| CN103270698A (zh) * | 2010-12-22 | 2013-08-28 | 舒尔.阿奎西什控股公司 | 使用正交调制系统的无线音频设备 |
| CN105530070A (zh) * | 2014-09-29 | 2016-04-27 | 中兴通讯股份有限公司 | 一种实现编码调制的方法及发射机 |
| CN110086466A (zh) * | 2018-01-26 | 2019-08-02 | 华为技术有限公司 | 一种dac误差测量方法及装置 |
| CN108900195A (zh) * | 2018-07-03 | 2018-11-27 | 清华大学深圳研究生院 | 过采样模数转换器及其反馈数模转换器动态误差校准方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9692445B1 (en) | 2017-06-27 |
| CN107204759A (zh) | 2017-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kenney et al. | Design of multibit noise-shaping data converters | |
| JP4460047B2 (ja) | ガロア体乗算システム | |
| NO337370B1 (no) | Pulsmodulator og fremgangsmåte for pulsmodulering | |
| TW201539987A (zh) | 轉換電路及其轉換方法 | |
| CN107204759B (zh) | 用于生成正弦信号的∑-δ调制器 | |
| JP2016500967A (ja) | 有限イノベーションレートを用いて信号をパラメータ化するためのシステムおよび方法 | |
| JPS62183611A (ja) | デイジタル正弦波発生器 | |
| US9362942B1 (en) | System characteristic identification systems and methods | |
| US9391634B1 (en) | Systems and methods of low power decimation filter for sigma delta ADC | |
| CN205029648U (zh) | 数模转换电路 | |
| Rodríguez et al. | Application-specific processor for piecewise linear functions computation | |
| JP6282000B2 (ja) | 電力増幅装置 | |
| JP2006172480A (ja) | 再構成可能なインプット／アウトプットインターフェイス | |
| JP6028466B2 (ja) | 電力系統シミュレータ | |
| JPWO2016208410A6 (ja) | 電力増幅装置 | |
| US11442496B2 (en) | Fieldbus transmitter interface, fieldbus receiver interface and system with both interfaces and coding method for a fieldbus transmitter interface | |
| WO2016010648A1 (en) | Generation of high-rate sinusoidal sequences | |
| CN107154802B (zh) | 一种校正测量数据的方法及装置 | |
| CN105281775A (zh) | 数模转换电路及方法 | |
| CN201266243Y (zh) | 一种金属探测器正弦波发生装置 | |
| JP5883705B2 (ja) | 信号生成器 | |
| JP2007189506A (ja) | Ｄｄｓ信号発生装置 | |
| US20140029632A1 (en) | Systems and Methods for Programmatically Filtering Frequency Signals | |
| RU2586006C1 (ru) | Цифровой синтезатор шумовых сигналов | |
| Upadhyay et al. | A simple approach to design recursive digital differentiators and integrators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |