JP2016500967A - 有限イノベーションレートを用いて信号をパラメータ化するためのシステムおよび方法 - Google Patents

Abstract

有限イノベーションレート（ＦＲＩ）信号処理を用いて信号またはシステム応答を定義し、パラメータ化するためのシステムおよび方法について、本明細書で説明する。ＦＲＩ処理のためにアナログ信号をデジタル化するために、デルタシグマ変調器が低いサンプリングレートにおいて使用される。これは、従来のＦＲＩ信号取得技法に勝る回路サイズの全体的低減と電力散逸とのために低いサンプルレートを依然として利用しながら、低減または除去されたアナログ事前フィルタ処理を可能にする。

Description

[0001]本開示は、有限イノベーションレート（finite rate of innovation）パラメータ化のための信号を収集し、処理する方法に関する。

[0002]関連技術の説明信号パラメータ化は、信号処理、記憶、送信、および分析において広く使用されている。おそらく、最も一般的なものは、連続時間領域信号が離散時間におけるサンプリングされた信号値のセットによって表される、ナイキストレート（Nyquist rate）サンプリングの使用である。元の連続信号がサンプリングレートの高々半分に帯域制限されている限り、たとえば、ｓｉｎｃ補間アルゴリズムを使用することによって、完全な信号を再構成するために、サンプルのセットが使用され得る。この一般的な例では、信号は離散パラメータのセット、すなわちサンプル値によって表され、これは、記憶され、送信され、元の信号を再構成するためにいつでも使用され得る。

[0003]より最近では、大きい帯域幅、さらには理論的には無限の帯域幅を有するいくつかの信号が、他の方法でパラメータ化されている。これらの信号は、恣意的に大きい周波数成分を含んでいることがあるが、それらは、元の信号がそれから再構成され得る値の有限集合を用いてその信号がパラメータ化され得るように、単位時間当たりの「イノベーションレート」によって特徴づけられる。次いで解決されるべき問題は、元の信号からパラメータ値の適切なセットをどのように導出すべきか、および導出されたパラメータのみを使用して、完全な信号を再構成するためのプロセスをどのように反転させるべきかである。有限イノベーションレート（ＦＲＩ：Finite Rate of Innovation）ベースの信号分析は、信号を分析する１つのそのような方法であり、以下の参考文献に記載されている。［１］Ｍ．Ｖｅｔｔｅｒｌｉ、Ｐ．Ｍａｒｚｉｌｉａｎｏ、Ｔ．Ｂｌｕ、「Sampling Signals with Finite Rate of Innovation」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｉｎｇ、ｖｏｌ．５０、ｎｏ．６、１４１７〜１４２８ページ、２００２年６月、［２］Ｔ．Ｂｌｕ、Ｐ．Ｌ．Ｄｒａｇｏｔｔｉ、Ｍ．Ｖｅｔｔｅｒｌｉ、Ｐ．Ｍａｒｚｉｌｉａｎｏ、およびＬ Ｃｏｕｌｏｔ、「Sparse Sampling of Signal Innovations: Theory, Algorithms, and Performance Bounds」、ＩＥＥＥ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｍａｇａｚｉｎｅ、ｖｏｌ．２５、ｎｏ．２、３１〜４０ページ、２００８年３月、［３］Ｙ． Ｈａｏ、Ｐ．Ｍａｒｚｉｌｉａｎｏ、Ｍ．Ｖｅｔｔｅｒｌｉ、Ｔ．Ｂｌｕ、「Compression of ECG as a Signal with Finite Rate of Innovation」、Ｐｒｏｃ． ｏｆ ｔｈｅ ２００５ ＩＥＥＥ Ｅｎｇｉｎｅｅｒｉｎｇ ｉｎ Ｍｅｄｉｃｉｎｅ ａｎｄ Ｂｉｏｌｏｇｙ ２７ｔｈ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ、Ｓｈａｎｇｈａｉ、Ｃｈｉｎａ、２００５年９月１〜４日、７５６４〜７５６７ページ、［４］Ｍａｒｚｉｌｉａｎｏ、Ｍ．ＶｅｔｔｅｒｌｉおよびＴ．Ｂｌｕ、「Sampling and Exact Reconstruction of Bandlimited Signals With Additive Shot Noise」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｈｅｏｒｙ、ｖｏｌ．５２、Ｎｏ．５、２２３０〜２２３３ページ、２００６年５月、ならびに［５］「Low-Rate Sampling of Pulse Streams」と題するＥｌｄａｒらの米国特許公開２０１１／０２２５２１８。これらの参考文献の各々は、その全体が参照により本明細書に組み込まれる。

[0004]一例として、信号は、狭いパルスのシーケンスを含んでいることがあり、ただし、信号中の情報コンテンツは、信号中のパルスのロケーションおよび振幅中に符号化される。パルス幅が狭い場合、そのような信号の記憶、分析、および再構成のための従来のナイキストレートサンプリングは、多数のサンプルの高速、高解像度のサンプリングおよび記憶を必要とすることになる。しかしながら、信号は、各パルスについてのロケーションおよび振幅など、ほんのいくつかの関連するパラメータで特徴づけられ得るので、そのような信号は、小さい「イノベーションレート」を有する。そのような信号の場合、信号中の各パルスについてのロケーションおよび振幅の関連するパラメータは、元の信号の低周波数成分のみを使用して導出され得ることが示されている（たとえば、上記の参考文献１参照）。関連するパラメータを導出するために必要とされる周波数成分は、入力信号の帯域幅ではなく入力信号のイノベーションレートに依存する。本明細書で使用する「ＦＲＩ処理」は、パラメータを導出するために使用される成分よりも高い周波数の成分を含む元の信号がそれから再構成され得るパラメータを導出するために、信号の周波数成分、通常は低周波数成分のサブセットを使用するプロセスを意味する。導出されたパラメータを本明細書では「ＦＲＩパラメータ」と呼ぶ。パルスロケーションおよび振幅はＦＲＩパラメータの例である。これは、元の信号の帯域幅のためのナイキストサンプリング基準を満たす密度を有する時間領域または周波数領域データポイントを伴う「ナイキスト処理」および「ナイキストパラメータ」と呼ばれることがあるものとは対照的であり得る。

[0005]図１Ａおよび図１Ｂは、ＦＲＩ処理のための入力信号をサンプリングし、処理するために使用され得る従来の回路の単純なブロック図である。図１Ａにおいて、入力波形１２は、Ａ／Ｄ変換器であり得るサンプラー１４によってサンプリングされる。入力波形１２は、入力信号１２中に存在する最高周波数であるｆ_mの帯域制限によって特徴づけられ得る。サンプラー１４から出力されたデジタルサンプルは、ＦＲＩ処理を実装するように構成された処理回路１６にルーティングされる。上記で説明したように、処理回路１６は、収集されたサンプルを処理することによって入力信号１２の低周波数成分を抽出し、これらの低周波数成分を使用して元の信号１２の記憶および／または後続の再構成のためのＦＲＩパラメータをさらに導出し得る。同じく上記で説明したように、ＦＲＩパラメータ中のデータ量は、収集されたサンプルのセット中のデータ量よりもはるかに少なくなり、効率的な記憶、送信および信号再構成のための信号圧縮を生じ得る。図１Ａの実装形態では、ＦＲＩ処理は信号１２の低周波数成分のみを使用するが、信号ひずみを回避するために少なくともナイキストレートのサンプリングレートが使用されなければならないので、サンプラーは、少なくとも２ｆ_mのサンプリングレートを有しなければならない。ＦＲＩ処理は、一般に、大きい、時々理論的には無限のｆ_mをもつ信号１２に適用されるので、図１Ａの回路は、物理的に実装することが不可能であり得る。

[0006]このために、図１Ｂに示されているように、ＦＲＩ処理のためのサンプル収集の提案する実装形態は、一般に、入力信号１２に「サンプリングカーネル」を適用するアナログフィルタ２２を伴う。サンプリングカーネルは、単純な「ブリックウォール」低域フィルタであり得るが、（たとえば、上記の参考文献［１］および［５］において）他のサンプリングカーネルが提案されている。このフィルタ２２の帯域幅は、ＦＲＩパラメータを生成するために必要とされる周波数成分を決定する、信号１２のイノベーションレートに基づき得る。フィルタ２２の出力はイノベーションレートに基づいて帯域制限されるので、フィルタ出力部に接続されたＡ／Ｄ変換器２４は、２ｆ_FRI程度の低いサンプリングレートを使用することができ、ただし、ｆ_FRIは、ＦＲＩパラメータを生成するために必要な最高周波数成分であり、これは、フィルタ２２のカットオフ周波数であり得、一般に、元の信号１２の帯域制限ｆ_mよりもはるかに小さい。元の信号１２のためのナイキストレートよりも低いサンプリングレートを使用するこの能力は、ＦＲＩ処理の大きな利益と考えられる。

[0007]本発明のシステム、方法、およびデバイスは、それぞれいくつかの態様を有し、それらのうちの単一の態様が単独で本発明の望ましい属性を担当するとは限らない。次に、以下の特許請求の範囲によって表される本発明の範囲を限定することなしに、いくつかの特徴について手短に説明する。この説明を考察すれば、特に「発明を実施するための形態」と題するセクションを読めば、本発明の特徴が、ＦＲＩ処理において使用するためのより低電力の信号取得回路を含む利点をどのように提供するかが理解されよう。

[0008]一実装形態では、アナログ信号をスパースサンプリング（sparse sampling）する方法は、デルタシグマ変調器（delta-sigma modulator）を用いてアナログ信号をサンプリングし、量子化することと、サンプリングされ、量子化されたアナログ信号をフィルタ処理することと、フィルタ処理され、サンプリングされ、量子化されたアナログフィルタからＦＲＩパラメータを導出することとを含む。

[0009]別の実装形態では、アナログ信号をパラメータ化するための装置は、アナログ信号を受信するために結合された入力部を有するデルタシグマ変調器と、デルタシグマ変調器の出力部に結合され、デルタシグマ変調器の出力をフィルタ処理し、デルタシグマ変調器の出力からＦＲＩパラメータを導出するように構成された処理回路とを含む。

[0010]別の実装形態では、アナログ信号をスパースサンプリングするための方法は、デルタシグマ変調器を用いてアナログ信号をサンプリングおよび量子化することと、デルタシグマ変調器の出力からＤＦＴ係数のセットを判断することと、ＤＦＴ係数のセットからＦＲＩパラメータを導出することとを含む。

[0011]別の実装形態では、アナログ信号をスパースサンプリングするための装置は、アナログ信号を受信するために結合された入力部を有するデルタシグマ変調器と、デルタシグマ変調器の出力部に結合され、デルタシグマ変調器の出力からＤＦＴ係数のセットを判断し、ＤＦＴ係数のセットからＦＲＩパラメータを導出するように構成された処理回路とを含む。

[0012]ＦＲＩ処理のための従来技術の信号取得回路のブロック図。 [0013]ＦＲＩ処理のための別の従来技術の信号取得回路のブロック図。 [0014]デルタシグマ変調器を含む、ＦＲＩ処理のための信号取得のための回路のブロック図。 [0015]例示的なデルタシグマ変調器回路のブロック図。 例示的なデルタシグマ変調器回路のブロック図。 [0016]デルタシグマ変調器を含む、ＦＲＩ処理のための信号取得のための別の回路の図。 [0017]デルタシグマ変調器出力のＤＦＴ計算のための回路をもつデルタシグマ変調器を含む、ＦＲＩ処理のための信号取得のための回路。 [0018]ＦＲＩ処理を用いたデルタシグマ変調器を使用する歩行ＥＣＧモニタのブロック図。

[0019]添付の図面を参照しながら新規のシステム、装置、および方法の様々な態様について以下でより十分に説明する。教示は、多くの異なる形態で実施され得るものであり、本開示全体にわたって提示する任意の特定の構造または機能に限定されるものと解釈すべきではない。むしろ、これらの態様は、本開示が周到で完全になり、本開示の範囲を当業者に十分に伝えるために与えるものである。本明細書の教示に基づいて、本開示の範囲は、本発明の他の態様とは無関係に実装されるにせよ、本開示の他の態様と組み合わせて実装されるにせよ、本明細書で開示する新規のシステム、装置、および方法のいかなる態様をもカバーするものであることを、当業者なら諒解されたい。たとえば、本明細書に記載の態様をいくつ使用しても、装置は実装され得、または方法は実施され得る。さらに、本発明の範囲は、本明細書に記載の本発明の様々な態様に加えてまたはそれらの態様以外に、他の構造、機能、または構造および機能を使用して実施されるそのような装置または方法をカバーするものとする。本明細書で開示する任意の態様が請求項の１つまたは複数の要素によって実施され得ることを理解されたい。

[0020]本明細書では特定の態様について説明するが、これらの態様の多くの変形および置換は本開示の範囲内に入る。好適な態様のいくつかの利益および利点について説明するが、本開示の範囲は特定の利益、使用、または目的に限定されるものではない。むしろ、本開示の態様は、様々なシステムに広く適用可能であるものとし、そのうちのいくつかを例として図および好ましい態様についての以下の説明で示す。発明を実施するための形態および図面は、本開示を限定するものではなく説明するものにすぎず、本開示の範囲は添付の特許請求の範囲およびそれの均等物によって定義される。

[0021]上記で説明したように、図１Ｂの回路は、ＦＲＩ信号取得および処理の最も一般的に提案される実装形態であった。（当該の帯域幅が大きい場合でも）多くの信号のイノベーションレートは低いので、信号がサンプリングより前に適宜にアナログフィルタ処理された場合、サンプラー２４のための低いサンプリングレートを使用することは理論的には可能である。これは、サンプラー２４のための複雑さの低減およびより低電力の動作と、処理回路１６のために処理すべきデータ量の低減との利益を有する。これは、たとえば、低電力動作が極めて重要であるバッテリー電源式オンボディ（on-body）監視システムにおいて特に有益である。しかしながら、低い潜在的サンプリングレートを十分に利用するために、アナログフィルタ２２は、低いカットオフ周波数を有し、高いダイナミックレンジにおいて動作しなければならず、それにより、大きい無効構成要素および／または電力散逸アクティブフィルタ回路が必要となる。フィルタ２２に対するこれらの要件を緩和することは、より複雑で、より電力を必要とするサンプラー回路２４の使用を必要とし、処理回路１６が扱うべきより多くのデータを生成する。

[0022]図２は、図１Ａおよび図１Ｂの回路を用いて概して可能であるよりもはるかに少ない電力散逸で、図１Ａおよび図１Ｂのサンプル収集機能を実行する信号取得および処理回路のブロック図である。図２では、入力信号１２は、アナログ領域における事前フィルタ処理を用いない（または少なくとも最小の事前フィルタ処理を用いた）ΔΣ変調器３０によって直接サンプリングされる。この実装形態では、ＦＲＩパラメータを導出するために使用される信号１２の周波数成分を抽出するための所望の機能をもつΔΣ変調器３０の出力をデジタルフィルタ処理することによって、デジタル処理回路３２がサンプリングカーネル３６を適用し得る。ＦＲＩ処理は、次いで、上記で説明したように変更なしに進むことができる。これは、システムにおいて使用されるフロントエンドアナログフィルタ処理を大幅に低減または除去し、アクティブフィルタ構成要素に起因するコスト、サイズ、および電力散逸を低減する。ΔΣ変調器は、よく知られている信号デジタル化回路であり、入力アナログ信号を表すデジタルデータサンプルを生成するために、それらの出力に対して低域フィルタ処理／デシメーションがしばしば実行される。しかしながら、発明者らは、ＦＲＩ処理のための信号取得へのそれらの適用が、適切なサンプリングレートを用いて実装されるときに特に有利であり得ることを了解している。

[0023]参照のために図３Ａおよび図３Ｂに例示的なΔΣ変調器回路が与えられている。概して、ΔΣ変調器は、低解像度（一般に、２レベル、またはシングルビットであるが、より多いこともある）高サンプルレートサンプラーである。それらは、信号経路中に負の出力フィードバック（Δ部分）と少なくとも１つの積分器（Σ部分）とを含み、これらの特徴を有するいかなるＡ／Ｄ変換器も、本明細書で使用する「ΔΣ変調器」と考えられる。図３Ａは１次ΔΣ変調器の一例であり、図３Ｂは２次ΔΣ変調器の一例である。追加の積分段をもつより高次のΔΣ変調器も、当技術分野でよく知られている。

[0024]ΔΣ変調器を用いた信号処理の通常の実装形態では、ΔΣ変調器のサンプルレートは、入力信号の最高周波数成分ｆ_mの場合、ナイキストレートの倍数においてオーバーサンプリングされる。オーバーサンプリング比（ＯＳＲ：oversampling ratio）と呼ばれる値は、しばしばｆ_s／２ｆ_mとして定義され、ただし、ｆ_sはΔΣ変調器のサンプリングレート（たとえば、図３Ａおよび図３Ｂ中のクロックのクロックレート）である。ＯＳＲが１よりも大きい限り、ナイキスト条件は満たされ、サンプリングはエイリアシングから信号ひずみを生成しない。しかしながら、ΔΣ変調器が極めて低解像度の出力、通常はシングルビットを有するので、ΔΣ変調器がナイキストレートの近くで使用されるとき、大量の量子化雑音がある。１よりもはるかに大きいＯＳＲとサンプル収集後の低域フィルタ処理とが量子化雑音を低減して、ｆ_mおよびそれ以下である、当該の周波数帯域中の信号対雑音比（ＳＮＲ）を劇的に改善する。ΔΣ変調器設計、およびそれとともに使用されるＯＳＲは、少なくとも７０ｄＢであり得る特定のＳＮＲを達成するように選択され得る。７０〜１００ｄＢのＳＮＲが多くの適用例に好適である。２次およびそれ以上のΔΣ変調器の場合、１６〜６４のＯＳＲが、概して、これを達成することができる。通常、より高次のΔΣ変調器を使用して、１２０ｄＢ以上のＳＮＲも達成可能である。概して、ΔΣ変調器が高次であればあるほど、特定のＳＮＲ出力を得るためにより低いＯＳＲが使用され得る。

[0025]上記の説明はΔΣ変調器の通常の使用について説明し、最高入力信号周波数成分ｆ_mが決定され、所望のＳＮＲをもつ入力信号をデジタル化するために、ｆ_mに基づいてΔΣ変調器設計およびＯＳＲが選択される。ＦＲＩ処理システムにおけるΔΣ変調器のそのような使用は、有意なアナログ事前フィルタ処理の必要をなくし得る。しかしながら、ｆ_mは、これらのタイプの信号にとってすでに極めて高いので、この方法でのΔΣ変調器の使用は、ＦＲＩ処理システムにおいて利用され得るΔΣ変調器の特性を十分に利用しない。これらの場合、図１Ａに示されたナイキストレート高解像度サンプラーを実装することが困難であり得るのと同じ理由で、ΔΣ変調器を用いたオーバーサンプリングは困難であり得る。

[0026]しかしながら、発明者らは、サンプリングが入力信号１２をひずませないように、図２中のΔΣ変調器３０のＯＳＲが少なくとも１である限り、ＯＳＲが、所望のＳＮＲと元の信号の周波数成分とではなく、所望のＳＮＲとＦＲＩ分析のために必要とされる周波数成分とに基づくことができることを了解している。従来、ΔΣ変調器のサンプリング周波数ｆ_sは、２（ｆ_m）（ＯＳＲ）になるように選択され、ただし、ｆ_mは入力信号の最高周波数成分であり、ＯＳＲは、ΔΣ変調器の所望のＳＮＲおよび設計（たとえば、１次、２次など）に基づいて選択される。図２の実装形態では、ΔΣ変調器のサンプリング周波数ｆ_sは２（ｆ_FRI）（ＯＳＲ）として選択され得、ただし、ｆ_FRIは、ＦＲＩ分析のために必要とされる最高周波数成分であり、ＯＳＲは、ｆ_sが少なくとも２ｆ_mであるという追加の要件とともに、ΔΣ変調器の所望のＳＮＲおよび設計に基づいて従来の方法で選択される。上記で説明したように、図２のΔΣ変調器３０のサンプリングレートが、従来考慮されることになるサンプリングレートよりもはるかに低くなることができるように、ｆ_FRIは、概してｆ_mよりもはるかに低い。実際のＯＳＲはｆ_s／２ｆ_mとして定義されるが、ＦＲＩ処理によって必要とされる周波数へのデジタル領域における低域フィルタ処理により、「有効ＯＳＲ」はｆ_s／２ｆ_FRIとして定義され得る。したがって、ΔΣ変調器は極めて低い実際のＯＳＲにおいて動作させられ得るが、有効ＯＳＲは、依然として、当該のＦＲＩ帯域中で所望のＳＮＲを生成するために１６、３２、６４、またはそれ以上である。多くの実装形態では、１〜８の実際のＯＳＲが使用され、いくつかの実装形態では１〜２が使用され、いくつかの実装形態では１〜１．１が使用され得、それらのすべてはΔΣ変調器の従来の使用よりもはるかに低いが、それは、ＦＲＩ処理への入力のために、ひずまされていない高ＳＮＲデジタル出力が生成されるように、依然として、３２、６４またはそれ以上の有効ＯＳＲを生成することができる。

[0027]一例として、元の３ｋＨｚ信号波形を再構成することができるＦＲＩパラメータを導出するために、３ｋＨｚのｆ_mをもつ入力信号と、０から５０Ｈｚまでの周波数成分を必要とするＦＲＩ処理アルゴリズムとを考慮する。従来、そのような信号は、図１Ａの場合のようにナイキストレート高解像度（たとえば、１２〜１６ビット）サンプラーを使用して６ｋＨｚ以上においてサンプリングされフィルタ処理されないことがある。代替的に、図１Ｂの場合のように、信号は、５０Ｈｚに低域フィルタ処理され、次いで、ナイキストレート高解像度サンプラーを用いて１００Ｈｚにおいてサンプリングされ得る。これらの実装形態の各々は、ＦＲＩ処理において使用され得る当該の０〜５０Ｈｚ帯域中で７０〜１００ｄＢ ＳＮＲを生成し得る。しかしながら、図２の回路の場合、当該の０〜５０Ｈｚ帯域中で７０〜１００ｄＢ ＳＮＲを生成するために、デジタル低域フィルタ処理を用いた６．４ｋＨｚのサンプリングレートをもつ単一ビット出力ΔΣ変調器が使用され得る。この場合、ΔΣ変調器の実際のＯＳＲはわずか１．０６であるが、有効ＯＳＲは６４であり、これは、依然として、当該の０〜５０Ｈｚ帯域中で７０〜１００ｄＢ ＳＮＲを生成することができる。図２のサンプリング方式の場合、回路の電力要件は、図１Ａまたは図１Ｂの実装形態よりも２〜５倍低くなることができ、図１Ｂの回路の場合のように大きい無効フィルタ構成要素は必要とされない。

[0028]図示されていないが、図２のシステムにおいて、何らかのアナログ事前フィルタ処理も使用され得る。しかしながら、いずれのそのようなフィルタ処理に対する要件も、図１Ｂの従来のシステムにおいて通常実装されることになる要件よりも、はるかに緩和される。そのような場合、１６、３２、６４、または他の所望の値の有効ＯＳＲを生成するために必要なｆ_sは、ｆ_FRIに基づいて計算され得る。入力信号１２は、次いで、このｆ_sの１／２に等しいか、またはそれよりもやや小さい最高周波数成分を有するように低域フィルタ処理され得る。これにより、２ｆ_mの下限に近い実際のｆ_sと、ほぼ１の実際のＯＳＲとが生じ、ただし、ｆ_mは、現在、ΔΣ変調器へのフィルタ処理された信号入力の最高周波数成分である。

[0029]図４に、ＦＲＩ処理より前の、サンプリングされたデータの送信および受信を含むシステム中の図２の回路の実装形態を示す。信号１２は、場合によっては、上記で説明した何らかのアナログフィルタ処理を含み得る増幅器４０に入力され得る。増幅器４０の出力は、上記で説明したΔΣ変調器３０においてサンプリングされる。デシメーションフィルタ処理は、場合によっては、送信回路４４へのマルチビット低データレート出力を生成することができるデジタルフィルタ４２によって適用され得る。データは受信回路４６によってリモートで受信される。受信データは、場合によっては、デジタルフィルタ４８によってさらにフィルタ処理され得、このデータは、上記で説明した１６のＦＲＩ処理回路によって処理され得る。送信回路４４および受信回路４６は、図４のシステム中の任意のポイントにおいて配置され得ることを諒解されよう。

[0030]図５に、ΔΣ変調器３０を実装する回路の別の実装形態を示す。この場合、デシメーションの低域フィルタ処理は実行されない。代わりに、ΔΣ変調器３０からの出力ビットストリームに対して、回路５２において離散フーリエ変換（ＤＦＴ：discrete Fourier transform）が直接実行される。このＤＦＴ計算の結果は、ＦＲＩパラメータを生成するために、ＦＲＩ処理１６によって使用される周波数成分の係数を与えることができる。図４の送信および受信は、図４の場合のように図５のシステム中の任意のポイントにおいて実装され得る。

[0031]図６に、上記で説明したＦＲＩ方法が実装され得る特定のオンボディ監視装置を示す。生体システム上の生体信号および診断測定信号は、時々ＦＲＩパラメータを用いて特徴づけられ得るので、データ収集、記憶、および再構成目的のためにＦＲＩパラメータをもつそのような信号をモデル化することは重要であった。ＦＲＩ信号分析の実装形態は、測定された生体信号および診断情報を表すデータを収集し、記憶し、送信するために必要とされる電力およびメモリを低減することができるので、オンボディＥＣＧモニタなどの歩行型監視システムにおいてそのような技法を使用することは、さらに重要である。しかしながら、上述したように、大きい電力量を使用しない、アナログ入力信号からのデジタルデータのサンプリングおよび収集は、これらのデバイスにおけるＦＲＩ処理の実際的実装において問題のままである。

[0032]図６のシステムでは、パッチＥＣＧモニタ６０は、ＥＣＧ電極６２を組み込み、歩行型心臓監視デバイスとして、たとえば、被験者に粘着テープで取り付けられる。オンボディシステム６０はできるだけ小さい電力を使用しなければならないので、サンプラーの電力消費を最小限に抑え、さらにオンボディシステム６０からモバイルデバイス６４に送信されなければならないデータ量も最低限に抑えることは有利である。その全体が参照により本明細書に組み込まれる、２０１２年７月１８日に出願された「System and Method for Analysis and Reconstruction of Variable Pulse-Width Signals with Finite Rates of Innovation」と題する米国特許出願１３／５５２，２０６に記載されているように、ＥＣＧ信号は、各々が位置と幅と対称および非対称振幅とを有するローレンツパルス（Lorentzian pulse）の和として、ＦＲＩ信号分析および処理の原理を使用してモデル化され得る。これは、これらのパルスパラメータによって定義される低いイノベーションレートを用いたシステムとして分析されるが、ＥＣＧ信号中のパルス幅が狭くなることがあるので、高帯域幅波形を有し得る。１３／５５２，２０６出願には、入力ＥＣＧ信号の低周波ＤＦＴ係数からこれらのパラメータを導出する方法が記載されている。本明細書および１３／５５２，２０６出願に記載されているサンプリングおよびＦＲＩ処理は、多くの他の信号取得および処理技法よりも、オンボディシステム６０よって消費される電力を低減することができる。

[0033]図６のシステムでは、上記で説明したように動作するΔΣ変調器３０は、かなりの量の低域フィルタ処理が適用されずにライン６８からＥＣＧ信号を受信する（が、図６に示されていないライン６８において入力バッファ／増幅器が与えられ得る）。ライン７２におけるΔΣ変調器３０の出力は、ライン６８における信号入力に依存する成分をもつ１ビット信号である。ΔΣサンプリングおよびＦＲＩ処理のこの特定の適用例は、上記で提示された仮想例と同様の特性を有し得る。１３／５５２，２０６出願に記載されているように、ＥＣＧのためのＦＲＩパラメータは、０と７０Ｈｚ以下との間、一般に０と５０〜７０Ｈｚのどこかとの間の元の信号中の周波数成分から導出され得る。ΔΣ変調器３０への（ＥＣＧ電極６２からアナログフィルタ処理されたか、またはフィルタ処理されていない）信号入力は、２〜５ｋＨｚ最大周波数を有し得、図６中のΔΣ変調器３０は、４〜１０ｋＨｚのサンプリングレートにおいて信号をサンプリングするように構成され得る。

[0034]ΔΣ変調器３０から出力されたサンプルは、１３／５５２，２０６出願に記載されているように、たとえば、パルス幅、時間、ならびに対称および非対称振幅のＦＲＩパラメータを生成するように構成され得る信号処理回路７４に送られる。これらは、アンテナ８０を介してパラメータを受信し、モバイルデバイス６４における信号処理回路８２にパラメータをルーティングする、たとえばセルフォン、タブレット、他のポータブル電子システムなどのモバイルデバイス６４に、アンテナ７６を介してワイヤレスで送られ得る。パッチ６０の構成要素が同じ物理的な基板に一緒に取り付けられる必要はなく、様々な方法で分離することができることを諒解されよう。

[0035]モバイルデバイス６４中の信号処理回路８２は、ＦＲＩパラメータを使用してＥＣＧ波形を再構成するように構成され得る。再構成された信号は、ディスプレイ８４に表示され、モバイルデバイスにおけるキーパッド／タッチスクリーン８６で操作され得る。モバイルデバイスは、再構成された波形および／またはＦＲＩパラメータを、記憶、医師による再調査などのために、インターネットなどの外部ネットワークに送信するようにも構成され得る。

[0036]信号処理回路７４は、様々な方法で出力ビットストリームを処理することができる。ΔΣ変調器３０からの出力ビットストリームは、単に送信回路に転送され、すべてのさらなる処理がモバイルデバイス６４に対して実行され得る。ビットストリームに対してＤＦＴが実行され得、ＦＲＩ処理のためのＤＦＴ係数が送信のために転送され得る。ＤＦＴ係数は、パッチ６０上で上記で説明した適切なＦＲＩパラメータを導出するために使用され得、これらのパラメータはモバイルデバイス６４に送信され得る。別の実装形態では、ビットストリームは、高解像度サンプリングアナログデジタル変換器によって取得されるなど、離散時点における信号レベルを表すマルチビットデータポイントを生成するために、時間または周波数領域においてデジタル低域フィルタ処理され得る。これらのデジタルフィルタ処理されたポイントは、情報の損失なしにさらにデシメートされ得る。これらのデータポイントに対してＤＦＴが実行され得、ＦＲＩパラメータがモバイルデバイス６４への送信のために生成され得る。

[0037]本明細書で開示する実装形態に関して説明した様々な例示的な論理、論理ブロック、モジュール、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装され得る。ハードウェアとソフトウェアの互換性が、概して機能に関して説明され、上記で説明した様々な例示的な構成要素、ブロック、モジュール、回路およびステップにおいて示された。そのような機能がハードウェアで実装されるか、ソフトウェアで実装されるかは、特定の適用例および全体的なシステムに課された設計制約に依存する。

[0038]本明細書で開示する態様に関して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実装するために使用される、ハードウェアおよびデータ処理装置は、汎用シングルチップまたはマルチチッププロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェア構成要素、あるいは本明細書で説明した機能を実行するように設計されたそれらの任意の組合せを用いて実装または実行され得る。汎用プロセッサは、マイクロプロセッサ、あるいは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態機械であり得る。プロセッサはまた、コンピューティングデバイスの組合せ、たとえば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のそのような構成として実装され得る。いくつかの実装形態では、特定のステップおよび方法が、所与の機能に固有である回路によって実行され得る。

[0039]１つまたは複数の態様では、説明した機能は、本明細書で開示する構造を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、およびそれらの上記構造の構造的等価物において、またはそれらの任意の組合せにおいて実装され得る。また、本明細書で説明する主題の実装形態は、１つまたは複数のコンピュータプログラムとして、すなわち、データ処理装置が実行するためにコンピュータ記憶媒体上に符号化された、またはデータ処理装置の動作を制御するための、コンピュータプログラム命令の１つまたは複数のモジュールとして、実装され得る。

[0040]ソフトウェアで実施する場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。本明細書で開示する方法またはアルゴリズムのステップは、コンピュータ可読媒体上に常駐し得る、プロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することを可能にされ得る任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を含み得る。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれ得る。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−Ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込まれ得る、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の１つまたは任意の組合せ、あるいはそのセットとして常駐し得る。

[0041]本開示で説明した実装形態への様々な修正は当業者には容易に明らかであり得、本明細書で定義した一般原理は、本開示の趣旨または範囲から逸脱することなく他の実装形態に適用され得る。したがって、本開示は、本明細書で示した実装形態に限定されるものではなく、本明細書で開示する特許請求の範囲、原理および新規の特徴に一致する、最も広い範囲を与られるべきである。「例示的」という単語は、本明細書ではもっぱら「例、事例、または例示の働きをすること」を意味するために使用される。「例示的」として本明細書で説明するいかなる実装形態も、必ずしも他の実装形態よりも好ましいまたは有利であると解釈されるべきではない。

[0042]また、別個の実装形態に関して本明細書で説明されたいくつかの特徴は、単一の実装形態において組合せで実装され得る。また、逆に、単一の実装形態に関して説明した様々な特徴は、複数の実装形態において別個に、あるいは任意の好適な部分組合せで実装され得る。その上、特徴は、いくつかの組合せで働くものとして上記で説明され、初めにそのように請求されることさえあるが、請求される組合せからの１つまたは複数の特徴は、場合によってはその組合せから削除され得、請求される組合せは、部分組合せ、または部分組合せの変形形態を対象とし得る。

[0043]同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要とするものとして理解されるべきでない。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実装形態における様々なシステム構成要素の分離は、すべての実装形態においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実装形態が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。

Claims (21)

1. アナログ信号をスパースサンプリングするための方法であって、
   デルタシグマ変調器を用いて前記アナログ信号をサンプリングおよび量子化することと、
   前記デルタシグマ変調器の出力をフィルタ処理することと、
   前記サンプリングされ、量子化され、フィルタ処理されたアナログ信号からＦＲＩパラメータを導出することと
   を備える方法。
2. 前記方法が、前記アナログ信号のＤＦＴ係数を判断することと、前記ＦＲＩパラメータを導出するために、選択された周波数帯域に対応するＤＦＴ係数のみを使用することとを含む、請求項１に記載の方法。
3. 前記デルタシグマ変調器の前記出力に対してＤＦＴを実行することを備える、請求項１に記載の方法。
4. 前記デルタシグマ変調器を用いてサンプリングされる前記アナログ信号を生成するために、入力アナログ信号を低域フィルタ処理することを備える、請求項１に記載の方法。
5. 前記アナログ信号が、信号源からのフィルタ処理されていないアナログ信号である、請求項１に記載の方法。
6. 前記アナログ信号が、フィルタ処理されたか、またはフィルタ処理されていないＥＣＧ信号である、請求項１に記載の方法。
7. アナログ信号をスパースサンプリングするための装置であって、
   前記アナログ信号を受信するために結合された入力部を有するデルタシグマ変調器と、
   前記デルタシグマ変調器の出力部に結合され、前記デルタシグマ変調器の出力をフィルタ処理し、前記デルタシグマ変調器の前記出力からＦＲＩパラメータを導出するように構成された処理回路と
   を備える装置。
8. 前記アナログ信号を生成する信号源を備える、請求項７に記載の装置。
9. 前記信号源がフィルタを備える、請求項８に記載の装置。
10. ＥＣＧ電極を備える、請求項７に記載の装置。
11. 前記処理回路のうちの少なくともいくつかが前記デルタシグマ変調器からリモートに位置する、請求項７に記載の装置。
12. アナログ信号をスパースサンプリングするための方法であって、
    デルタシグマ変調器を用いて前記アナログ信号をサンプリングおよび量子化することと、
    前記デルタシグマ変調器の出力からＤＦＴ係数のセットを判断することと、
    ＤＦＴ係数の前記セットからＦＲＩパラメータを導出することと
    を備える方法。
13. 前記方法が、前記アナログ信号のＤＦＴ係数を判断することと、前記ＦＲＩパラメータを導出するために、選択された周波数帯域に対応するＤＦＴ係数のみを使用することとを含む、請求項１２に記載の方法。
14. 前記デルタシグマ変調器を用いてサンプリングされる前記アナログ信号を生成するために、入力アナログ信号を低域フィルタ処理することを備える、請求項１２に記載の方法。
15. 前記アナログ信号が、信号源からのフィルタ処理されていないアナログ信号である、請求項１２に記載の方法。
16. 前記アナログ信号が、フィルタ処理されたか、またはフィルタ処理されていないＥＣＧ信号である、請求項１２に記載の方法。
17. アナログ信号をスパースサンプリングするための装置であって、
    前記アナログ信号を受信するために結合された入力部を有するデルタシグマ変調器と、
    前記デルタシグマ変調器の出力部に結合され、前記デルタシグマ変調器の出力からＤＦＴ係数のセットを判断し、ＤＦＴ係数の前記セットからＦＲＩパラメータを導出するように構成された処理回路と
    を備える装置。
18. 前記アナログ信号を生成する信号源を備える、請求項１７に記載の装置。
19. 前記信号源がフィルタを備える、請求項１８に記載の装置。
20. ＥＣＧ電極を備える、請求項１７に記載の装置。
21. 前記処理回路のうちの少なくともいくつかが前記デルタシグマ変調器からリモートに位置する、請求項１７に記載の装置。

Images