CN104639170A - 一种直流偏置的过采样数模转换器 - Google Patents
一种直流偏置的过采样数模转换器 Download PDFInfo
- Publication number
- CN104639170A CN104639170A CN201310541700.7A CN201310541700A CN104639170A CN 104639170 A CN104639170 A CN 104639170A CN 201310541700 A CN201310541700 A CN 201310541700A CN 104639170 A CN104639170 A CN 104639170A
- Authority
- CN
- China
- Prior art keywords
- quantizer
- signal
- input
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
一种直流偏置的过采样数模转换器,提供了带有提高了的直流偏置的过采样数模转换器的方法和装置,包括数模转换器,该数模转换器包括一个过采样量化器,例如单或多位比特。-调节器,逐步逼近量化器,动态量化器,量化或其它合适的过采样量化的流水器。通过有限的组件,本发明提供了一个在数模转换器的数字输出提供宽带衰减的方法。
Description
技术领域
本发明涉及一个过采样模数转换器。更特别的是,本发明涉及的方法和装置用于提高直流电流的偏置和过采样模数转换器的偏置漂移特性。
背景技术
将一个连续模拟信号转换成一个离散数字表示需要抗混叠滤波,采样和量化。一个抗混叠滤波器确保模拟输入信号频带限制在采样之前。在离散时间间隔 ,一个采样器采样滤波输入信号,Fs是采样频率。采样频率至少是滤波模拟输入信号带宽的2倍。一个量化器将样本转变成一组离散的值。传统的数模转换器执行采样和量化,而单独的分立元件或集成电路执行抗混叠。
相反,过采样数模转换器在比率NFs采样一个模拟输入信号,这个比率是模拟输入信号带宽的2倍的好多倍。一个过采样转换器包括一个抗混叠滤波器、一个采样和量化器和一个数字滤波器。在提高了的NFs时,该采样和量化器工作。数字滤波器又叫抽取器,提供低通滤波给抑制信号,该低通滤波大于,采样比率减小到预期的比率Fs,并且低于采样比率。由于较高的输入采样比率,过采样转换器比传统的转换器有更少的抗混叠滤波要求。此外,较低的过采样转换器量化噪声功率,与传统的转换器相比提高了信噪比。
过采样数模转换器的一个关键要求是低直流偏置。如果一个过采样数模转换器的输入是零,转换器理想的输出是对应于零的数字码。由于元件不匹配,一个真正的数模转换器零输入的输出是一个数字码,这个数字码不是零。转换器的输入直流偏置是导致数模转换器产生零输出的直流输入信号。该转换器的直流偏置可能随时间和温度的变化而变化。这种现象通常被称为“漂移”。过采样数模转换器的另一个要求是随时间和温度的低漂移。
先前的技术已用于提高数模转换器的直流偏置特性,运用斩波稳定放大器减小了转换器的总体直流偏置。
然而,非理想的斩波放大器开关使直流偏置和漂移与斩波频率成正比,与Δ-Σ调制器的高采样频率一致。虽然数字校准技术可以用来消除残余的直流偏置,这种校正漂移技术是无效的。此外,当转换器的分辨率提高时,Δ-Σ调制器的采样频率可能会增加。然而,这样的增加要求斩波频率也增加,从而增加剩余偏置和漂移。
如果斩波频率等于,在滤波器和抽取器20的输出端提供的连续的采样X(n)是模拟信号和的数字表示,是缓冲放大器14和Δ-Σ调制器16的输入参考偏置。例如,X(n) n=0,-1,-2,-3,-4,可以表示成:
,n=0,-1,-2,-3,-4,...,是输入信号的采样,(n),n=0,-1,-2,-3,-4,...,是输入参考偏置的采样。
FIR滤波器22从滤波器和抽取器20的输出端去除,在比率,提供数字输出信号y(n)。如果FIR滤波器22有L系数h(n)
n=0,1,2,...,L-1,输出y(n)可以表示为: (2)
例如,如果L=2,输出y(n)可以表示为:
当n=0,y(0)等于:(4b)
如果比和带宽的两倍高好多倍,那么
理想的情况下,y(n)没有偏置,因此
y(n)=(n)(6),结合方程(4b)(5)和(6),脉冲响应系数H(0)= + 0.5和H(1)= + 0.5。
图1的转换器结构如图2所示。电路30包括激励源32,模拟斩波器34,传感器36和数模转换器38。激励源提供了模拟激励输入信号,传感器36可能是重工业规模中的电阻桥应变仪,模拟激励输入信号是一个直流信号。模拟斩波器34斩波模拟激励输入信号,为电阻桥36提供斩波信号。电阻桥36的模拟输出是数模转换器38的输入。数模转换器38包括斩波同步40,提供带有正确极性和相位的斩波器34,从而使模拟斩波器34与数模转换器38同步。斩波回路包括传感器36,电路30消除传感器36的偏移,该偏移由热电动势(EMF)或漏电流引起。Δ-Σ调制器16可能是一位比特Δ-Σ调制器实现,数字斩波器18可以作为一个异或门。
为提供较低的量化误差,Δ-Σ调制器16可能是多比特Δ-Σ调制器(即,一个调制器,提供了一个多比特数字输出数据流)。另外,可能使用其他的过采样量化器实现调制器16(例如,逐次逼近,动态,或流水线的量化),提供量化器输入信号的多比特数字表示。这种多比特的实现,斩波器18不仅由一个简单的异或门实现,而需要更复杂的电路。
因此,需要提供一个过采样模数转换器,该转换器包括一个多比特量化器,具有减少了的直流偏置和漂移。
它还需要提供一个过采样模数转换器,包括多比特Δ-Σ调制器,具有减少了的直流偏置和漂移。
它还需要提供一个过采样模数转换器,具有减少了的直流偏置和漂移,但不需要一个数字斩波阶段。
发明内容
本发明的目的是提供一个过采样模数转换器,包括一个多比特量化器,具有减少了的直流偏置和漂移。
同时本发明的目的是提供一个过采样模数转换器,包括多比特Δ-Σ调制器,具有减少了的直流偏置和漂移。
本发明的进一步目的是提供一个过采样模数转换器,具有减少了的直流偏置和漂移,但不需要一个数字斩波阶段。
本发明的技术解决方案:
根据本发明的目的,过采样A/D转换器包括一个模拟斩波器,一个缓冲放大器,过采样量化(如单或多比特Δ-Σ调制器,逐次逼近量化,动态量化器,流水线量化或其他合适的过采样量化器),一个第一数字滤波器和抽取器和一个第二数字滤波和抽取。
对比专利文献:CN202111690U一种数模转换器 201120185263.6
附图说明:
本发明的上述目的和特征,从下面详细的描述中可以更清楚地理解,相同的参考数字表示的是相同的电路结构,这些参考数字贯穿始终:
图1是一种已知的数模转换器电路图;
图2是另一个已知的数模转换器电路图;
图3是本发明的一个数模转换器电路图;
图4是图3中一个典型的模拟斩波电路图;
图5是本发明的另一个数模转换器电路图。
具体实施方式:
参考图3,根据本发明的原则,数模转换器50是一个提高了的数模转换器,该转换器50包括模拟斩波器12,缓冲放大器14,量化器52,数字滤波器和抽取器154,FIR滤波器56和抽取器258。
模拟斩波器12用一个方波斩波模拟输入信号,该方波的频率是,相继逆转的极性。模拟斩波器121可以用任何著名的模拟斩波电路实现。例如,如图4所示,如果输入信号是一个差分信号
模拟斩波器12可以用交叉耦合开关24,25,26和27实现。开关24由斩波信号Q控制,并且耦合到和之间。开关25由斩波信号Q控制,并且耦合到和和之间。开关26由互补斩波信号控制{在Q上画线},并且耦合到和之间。开关27由互补斩波信号控制{在Q上画线},并且耦合到和之间。斩波信号Q和{Q上画线}是频率的互补逻辑信号。例如,当Q是高的时候,{Q上画线}是低,=,=。当{Q上画线}是高的时候,Q是低,=,=。模拟斩波器12可以由多路复用电路,模拟乘法电路或其它合适的模拟斩波电路实现。
缓冲放大器14耦合模拟斩波器12的输出到量化器52,量化器52可以是任何传统的过采样量化器,例如一个单或多比特Δ-Σ调制器,逐次逼近量化器,动态量化器,流水线量化器,或其他合适的过采样量化器。在频率,量化器52提供一个数字输出,比高。
量化器52数字输出是数字滤波器和抽取器154的输入,包括一个数字滤波器和一个抽取器,用一个因子M减少输出数据比率。例如,数字滤波器和抽取器154可以用滤波器和抽取器20实现,M等于量化器52的过采样率N。另外,数字滤波器和抽取器154可以是任何合适的数字滤波器和抽取器。
在时,数字滤波器和抽取器154提供一个输出序列 x′(n) 。如果控制等于,那么数字滤波器和抽取器154的连续输出采样 x′(n) 是模拟信号和的数字表示,是滤波放大器14和量化器52的输入参考偏置。例如, x′(n)的 n=0,-1,-2,-3,-4可以表示为:
比较方程(1)和(7),序列 x′(n) 可以表示为:
X(n),n=0,-1,-2,(8)
FIR滤波器56从序列X(n)去除。如果FIR滤波器56有L系数,n=0,1,2,...,L-1,FIR滤波器56的输出可以表示成:(9)
比较方程(8)和(9),输出可以表示为:(10)
58通过因子p减少数据比率,这是一个大于或等于2的偶数。那就是从p连续采样,在输出, 58提供第一采样,并丢弃剩余的p-1采样。输出等于。例如,如果p=2,输出等于。
因为p是一个偶数,模拟斩波器12和 58的相位关系的设定可能使选择n为偶数或奇数。输出可能表示为:(11)
理想情况下,没有偏置,因此
从方程(2),(6),(11)和(12),因此,(13)
因此系数可以表示为: h(n),n=0,1,2,...,L-1(14)
因此,n为偶数,FIR滤波器56的系数等于先前的FIR滤波器22的系数好h(n),但是所有的奇数系数信号反转。
另外,如果n是奇数,输出可以表示为:(15)
理想情况下,没有偏置,因此
从方程(2),(6),(15)和(16),因此,(17)
因此系数可以表示为: h(n),n=0,1,2,...,L-1(18)
因此,n为奇数,FIR滤波器56的系数等于先前的FIR滤波器22的系数h(n),但是所有的偶数系数信号反转。
图5说明了本发明的另一个转换电路,该电路包括斩波转换传感器。电路60包括激励源32,模拟斩波器34和传感器36,数模转换器62。数模转换器62包括同步斩波40(如图2),还包括缓冲放大器14,量化器52,数字滤波器和抽取器154,FIR滤波器56和 58(如图3)。由于传感器的互连,转换器60减少热电动势误差和减少偏置,偏置漂移和噪音误差由缓冲放大器14和量化器52产生。
本发明的另一方面,提供了一个在宽空带下,衰减一个转换后的数字信号的方法,例如从48赫兹到62赫兹。使用传统的方法来产生一个宽的空带需要复杂的滤波电路,难以制作和占用大量空间。根据本发明,一个产生宽空带的方法,通过使用更少的元件和更简单的电路,这个带宽就可以产生了。
根据本发明,如图1和图3所示,电路的两个例子的实现方法。为了产生需要的空带,这种方法仅需要两个数字滤波器/计数器级联连接。因此,本发明可以有或没有第二数字斩波器18(如图1)或通过修改第二数字滤波器/抽取系数的符号(如图3)。
更具体地说,如图1所示电路可用于实现FIR滤波器,该滤波器有两个相等的系数,滤波器20作为一个滤波器。另外,该方法可用图3所示电路实现。要实现这一点,数字滤波器/抽取器54可以作为一个,并带有一个总长为4×K的激励响应和一个抽取因子M = 4×K,数字滤波器/抽取器58可以作为长度为2的FIR滤波器,并带有系数h(0)=-h(1)=0.5或h(0)=-h(1)=-0.5,抽取因子p=2。K的实际值对本发明影响不大。但是,在这样的配置中通常选择一个共同的值K=256。凹口,或中心,频率Fo可以规定成。
输入信号的衰减在凹口频率Fo周围,这样的实现可以写为:(19)应当指出的是,根据本发明的方法并不局限于特定的电路配置,但是,相反,这些只是示范性的电路配置,用于产生本发明所要求的结果。
根据本发明原则,人们会发现,它还可以被应用于其他的电路,为说明起见,本发明不受限制,只受本发明的权利要求所限制。
Claims (6)
1.一种直流偏置的过采样数模转换器,其特征是:一个将输入端口的模拟输入转换成输出端口的数字输出,该电路包括:一个将输入耦合到输入端的模拟斩波电路,并且在第一预定率 提供一个输出;一个将输入耦合到模拟斩波电路的量化电路,并且在一个第二预定率提供一个输出;一个第一数字滤波器和一个将输入耦合到量化电路的第一抽取器,并且在一个速率 除以M处提供一个输出;一个第二数字滤波器,该滤波器有一个输入耦合到第一数字滤波器和第一抽取器的输出;一个第二抽取器,该抽取器有一个输入耦合到第二数字滤波器的输出,并且在速率除以M的p次 方提供数字输出。
2.根据权利要求1所述的一种直流偏置的过采样数模转换器,其特征是:该量化器是一个-调节器;该量化器是一个单比特-调节器;该量化器是一个多比特-调节器;该量化器是一个逐步逼近量化器;该量化器是一个动态量化器;该量化器是一个流水线量化器;第一预定频率 等于第二预定频率除以M的平方;P=2;一 个将一对差分输入端的差分模拟输入转换成输出端的数字输出,该电路包括:一个交叉耦合开关,该交叉耦合开关有一个第一输入耦合到差分输入端的其中一个端口,一个第二输入耦合到差分输入端的另一个端口,在第一预定率处提供一个差分输入; 一个量化电路有一个差分输入耦合到模拟斩波电路的差分输出,并且在第二预定率处提供一个输出;一个第一数字滤波器和一个将输入耦合到量化电路输出的第一抽取器,并且在一个比率除以M处提供一个输出;一个第二数字滤波器有一个耦合到第一数字滤波器和第一抽取器的输出;一个第二抽取器有一个输入耦合到第二数字滤波器的输出,并且在比率除以M的p次方提供数字输出。
3.根据权利要求2所述的一种直流偏置的过采样数模转换器,其特征是:该量化器是一个-调节器;该量化器是一个单比特-调节器;该量化器是一个多比特-调节器;该量化器是一个逐步逼近量化器;该量化器是一个动态量化器;该量化器是一个流水线量化器;第一预定频率等于第二预定频率除以M的平方;P=2;一个将输入端口的差分模拟输入转换成输出端口的数字输出,该电路包括:一个数字模拟器有一个第一输入耦合到输出端,并且在第一预定比率提供一个输出;一个将输入耦合到模拟斩 波电路的量化电路,并且在一个第二预定率提供一个输出;一个第一数字滤波器和一个将输入耦合到量化电路的第一抽取器,并且在一个速率除以M提供一个输出;一个第二数字滤波器,该滤波器有一个输入耦合到第一数字滤波器和第一抽取器的输出;一个第二抽取器,该抽取器有一个输入耦合到第二数字滤波器的输出,并且在速率除以M 的p次方提供数字输出。
4.根据权利要求3所述的一种直流偏置的过采样数模转换器,其特征是:该量化器是一个-调节器;该量化器是一个单比特-调节器;该量化器是一个多比特-调节器;该量化器是一个逐步逼近量化器;该量化器是一个动态量化器;该量化器是一个流水线量化器;第一预定频率等于第二预定频率除以M的平方;P=2;一个将一对差分输入端的差分模拟输入转换成输出端的数字输出,该电路包括:一个多路转换器,该多路转换器有一个第一输入耦合到差分输入端的其中一个端口,一个第二输入耦合到差 分输入端的另一个端口,在第一预定率处提供一个差分输入;一个量化电路有一个差分输入耦合到模拟斩波电路的差分输出,并且在第二预定率处提供一个输出;一个第一数字滤波器和一个将输入耦合到量化电路输出的第一抽取 器,并且在一个比率除以M处提供一个输出;一个第二数字滤波器有一个耦合到第一数字滤波器和第一抽取器的输出;一个第二抽取器有一个输入耦合到第二数字滤波器的输出,并且在比率除以M的p次方提供数字输出。
5.根据权利要求1所述的一种直流偏置的过采样数模转换器,其特征是:一个将输入端的模拟输入转换成输出端的数字输出的方法,该方法包括:在第一预定比率,用一个斩波信号来截断模拟信号以提供一个斩波 信号;在第二预定比率,量化斩波信号来提供一个量化信号;数字过滤量化信号来提供一个第一滤波信号;在比率除以M,用因子M抽取第一滤波信号来提供一个第一抽取信号;数字过滤第一抽取信号来提供一个第二滤波信号;在比率除以M的p次方,用因子p来抽取第二滤波信号以提供数字输出;量化步骤包括通过使用-调节器,量化斩波信号;量化步骤包括通过使 用单比特-调节器,量化斩波信号;量化步骤包括通过使用多比特-调节器,量化斩波信号;量化步骤包括通过逐步逼近量化器,量化斩波信号;量化步骤包括通过动态量化器,量化斩波信号;量化步骤包括流水线量化器,量化斩波信号;第一预定频率等于第二预定频率除以M的平方;p=2;还包括通过一个宽频带衰减数字输出;通过一个宽频带衰减数字输出,该频带有一个中心频率大约55赫兹,在中心频率的14%左右衰减87分贝;通过一个中心频率为55赫兹的宽频带,衰减数字输出。
6.根据权利要求5所述的一种直流偏置的过采样数模转换器,其特征是:通过一个宽频带衰减数字输出的方法包括:调制一个模拟信号来产生一个调制信号;使用一个第一数字滤波器过滤调制信号来产生一个第一滤波信号;过滤第一滤波信号来获得数字信号,该数字信号有一个宽频带衰减;在一个宽频带范围内,输出信号显示衰减特性,这个频带范围由过滤的调制信号和过滤的滤波信号决定,宽频带范围有一个中心频率大约为55赫兹;在中心频率的14%左右范围内,数字信号衰减大于87分贝;产生一个有宽频带衰减的数字信号的方法包括:调制一个模拟信号来产生一个调制信号;用一个第一数字滤波器过滤调制信号以产生一个第一滤波信号;过滤第一滤波信号来产生数字信号;在一个中心频率为55赫兹的宽频带范围内,用过滤的调制信号和过滤的第一滤波信号来衰减数字信号;在中心频率的14%左右范围内,数字信号衰减大于87分贝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310541700.7A CN104639170A (zh) | 2013-11-06 | 2013-11-06 | 一种直流偏置的过采样数模转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310541700.7A CN104639170A (zh) | 2013-11-06 | 2013-11-06 | 一种直流偏置的过采样数模转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104639170A true CN104639170A (zh) | 2015-05-20 |
Family
ID=53217554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310541700.7A Pending CN104639170A (zh) | 2013-11-06 | 2013-11-06 | 一种直流偏置的过采样数模转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104639170A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108965176A (zh) * | 2017-11-13 | 2018-12-07 | 四方继保(武汉)软件有限公司 | 一种消除采样直流偏置的方法 |
CN109212259A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 加速度计的前端电路 |
CN109586718A (zh) * | 2018-11-06 | 2019-04-05 | 同方威视技术股份有限公司 | 降低模数转换器噪声的电路、降噪方法和设备 |
CN110352561A (zh) * | 2017-02-28 | 2019-10-18 | 索尼半导体解决方案公司 | 模拟数字转换器、固态成像元件和电子设备 |
CN113328632A (zh) * | 2021-05-08 | 2021-08-31 | 南京君海数能科技有限公司 | 交流链路直流偏置电流检测及抑制方法、设备和介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050179573A1 (en) * | 2004-02-12 | 2005-08-18 | Linear Technology Corp. | Buffered oversampling analog-to-digital converter with improved dc offset performance |
-
2013
- 2013-11-06 CN CN201310541700.7A patent/CN104639170A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050179573A1 (en) * | 2004-02-12 | 2005-08-18 | Linear Technology Corp. | Buffered oversampling analog-to-digital converter with improved dc offset performance |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110352561A (zh) * | 2017-02-28 | 2019-10-18 | 索尼半导体解决方案公司 | 模拟数字转换器、固态成像元件和电子设备 |
CN110352561B (zh) * | 2017-02-28 | 2024-02-13 | 索尼半导体解决方案公司 | 模拟数字转换器、固态成像元件和电子设备 |
CN109212259A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 加速度计的前端电路 |
CN108965176A (zh) * | 2017-11-13 | 2018-12-07 | 四方继保(武汉)软件有限公司 | 一种消除采样直流偏置的方法 |
CN109586718A (zh) * | 2018-11-06 | 2019-04-05 | 同方威视技术股份有限公司 | 降低模数转换器噪声的电路、降噪方法和设备 |
CN113328632A (zh) * | 2021-05-08 | 2021-08-31 | 南京君海数能科技有限公司 | 交流链路直流偏置电流检测及抑制方法、设备和介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Schreier et al. | Delta-sigma modulators employing continuous-time circuitry | |
Prendergast et al. | Reconstruction of band-limited periodic nonuniformly sampled signals through multirate filter banks | |
US7965216B1 (en) | Compressed sensing analog-to-digital converter | |
CN104639170A (zh) | 一种直流偏置的过采样数模转换器 | |
JP5735981B2 (ja) | 離散時間量子化信号の連続時間連続可変信号への変換 | |
US6411242B1 (en) | Oversampling analog-to-digital converter with improved DC offset performance | |
Aldajani et al. | Stability and performance analysis of an adaptive sigma-delta modulator | |
US20200389180A1 (en) | Sigma-delta analog-to-digital converter circuit with correction for mismatch error introduced by the feedback digital-to-analog converter | |
US20140159929A1 (en) | Delta-modulation signal processors: linear, nonlinear and mixed | |
US6747858B1 (en) | Digital sample rate converter architecture | |
US6927717B1 (en) | Buffered oversampling analog-to-digital converter with improved DC offset performance | |
Johansson | Sampling and quantization | |
Eshraghi et al. | A time-interleaved parallel/spl Delta//spl Sigma/A/D converter | |
TW421925B (en) | Video rate D/A converter with sigma/delta modulator | |
Vezyrtzis et al. | Processing of signals using level-crossing sampling | |
JPS58500926A (ja) | 改善されたデルタ変調エンコ−ダ | |
KR20070034981A (ko) | 샘플링된 데이터 취득 시스템에서의 오프셋 제거를 위한프랙탈 시퀀싱 기법 | |
KR100360631B1 (ko) | 실질적으로균일한크기응답및실질적으로선형인위상응답의제공및양자화신호들의필터링을위한데시메이션회로및방법 | |
KR19980020740A (ko) | 디지탈/아날로그(d/a)변환장치 | |
Jungwirth et al. | Improved Sayiner level crossing ADC | |
US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
Chuang et al. | Design and implementation of bandpass delta-sigma modulators using half-delay integrators | |
Fishta et al. | Decimation of Delta-Sigma-Modulated Signals Using a Low-Cost Microcontroller | |
US6473017B1 (en) | One-bit second order sigma-delta modulator including a polynomial vector quantizer | |
KR100933280B1 (ko) | 단일 증폭기 아키텍처를 이용한 타임 인터리브 시그마-델타변조기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150520 |