CN109212259A - 加速度计的前端电路 - Google Patents

Abstract

本发明涉及一种加速度计的前端电路，用于连接加速度传感器以获取原始模拟信号，并对所述原始模拟信号进行前端处理，包括：放大电路，用于与加速度传感器连接，接收所述原始模拟信号，并将所述原始模拟信号进行放大；模数转换电路，与所述放大电路连接，用于对放大后的原始模拟信号进行模数转换；所述模数转换电路为Σ‑△模数转换器，用于在模数转换的同时实现信号的低通特性。上述前端电路，由于采用Σ‑△模数转换器实现信号的低通特性，因此可以减少低通滤波器的使用，从而节省面积、简化设计、避免了信号被低通滤波器引入的噪声干扰。同时Σ‑△模数转换器是数字电路实现，较模拟电路面积小。因此该前端电路能够提高噪声抑制且器件整体面积更小。

Description

加速度计的前端电路

技术领域

本发明涉及加速度传感器技术领域，特别是涉及一种加速度计的前端电路。

背景技术

MEMS加速度计就是使用MEMS技术制造的加速度计。由于采用了微机械技术，具有体积小，重量轻和功耗低等优点。广泛应用于振动检测、方位检测、消费应用、动作识别等领域。

压阻式的加速度计利用PZT(锆钛酸铅)陶瓷的压电效应制成。当PZT陶瓷受到压力时，它的电阻值发生变化。通过将压电电阻桥式连接，把电阻值的变化转化为电压的变化。通过专用ASIC进行检测、放大和修正，然后输出与加速度值对应的二进制数字信号。

加速度计中的传感器感应输出的电压信号一般在几个毫伏或是几十毫伏，非常微弱。如果直接输入到模数转换电路(ADC)，则输出动态范围低，精度下降。因此必须先滤波后放大再量化，滤波器和放大器本身噪声很容易引入系统干扰信号精度。

传统的加速度计的前端部分如图1所示，抗混叠低通滤波器采用无源的RC低通滤波器，线性好但驱动能力弱，需要外接缓冲驱动电路，噪声性能差，无法实现高精度检测。同时低通滤器的面积较大，所以成本较高。低通滤波器后的放大电路中的运算放大器采用自动归零等技术抑制噪声，噪声抑制和面积相关，小的噪声需要牺牲很大面积。

发明内容

基于此，有必要提供一种能够提高噪声抑制且器件整体面积更小的用于加速度计的前端电路。

一种加速度计的前端电路，用于连接加速度传感器以获取原始模拟信号，并对所述原始模拟信号进行前端处理，包括：

放大电路，用于与加速度传感器连接，接收所述原始模拟信号，并将所述原始模拟信号进行放大；

模数转换电路，与所述放大电路连接，用于对放大后的原始模拟信号进行模数转换；所述模数转换电路为Σ-△模数转换器，用于在模数转换的同时实现信号的低通特性。

在其中一个实施例中，所述放大电路包括：

第一斩波电路，用于与加速度传感器连接，接收所述原始模拟信号，对原始模拟信号进行斩波处理；

运算放大电路，与所述第一斩波电路连接，将第一斩波电路的输出信号进行放大处理。

在其中一个实施例中，所述第一斩波电路设有第一输入端、第二输入端、第一输出端和第二输出端，并包括第一开关、第二开关、第三开关以及第四开关；其中：

所述第一开关连接在第一输入端和第一输出端之间；

所述第二开关连接在第一输入端和第二输出端之间；

所述第三开关连接在第二输入端和第一输出端之间；

所述第四开关连接在第二输入端和第二输出端之间；

且所述第一开关和第四开关由第一时钟控制开关，所述第二开关和第三开关由第二时钟控制开关；所述第一时钟和第二时钟为非交叠时钟。

在其中一个实施例中，所述运算放大电路包括第一运算放大器、第二运算放大器以及电阻网络；

所述第一斩波电路的第一输出端与第一运算放大器的同相输入端连接；

所述第一斩波电路的第二输出端与第二运算放大器的同相输入端连接；

所述第一运算放大器的反相输入端和第二运算放大器的反相输入端之间、第一运算放大器的反相输入端与输出端之间、第二运算放大器的反相输入端与输出端之间连接有受开关控制的电阻网络中的电阻；其中：

所述第一运算放大器的反相输入端和第二运算放大器的反相输入端之间设有并联的固定电阻支路和受开关控制是否接入的活动电阻支路；

第一运算放大器的反相输入端与输出端之间串接第一电阻；

第二运算放大器的反相输入端与输出端之间串接第二电阻。

在其中一个实施例中，所述第一运算放大器和第二运算放大器结构相同，均为两级放大结构，包括：

第一级的套筒式放大器和第二级的电流源反相器。

在其中一个实施例中，还包括连接在所述放大电路与模数转换电路之间的缓冲放大电路，所述缓冲放大电路用于提取所述放大电路中的压力信号，并进行放大后输出给所述模数转换电路。

在其中一个实施例中，所述缓冲放大电路包括第二斩波器、第三斩波器以及第三运算放大器；

所述第二斩波器的两个输入端分别通过第一输入电阻和第二输入电阻连接所述运算放大电路的输出端，接收输入的差分信号；

所述第三斩波器的两个输入端通过电阻网络连接至参考电压源；

所述第二斩波器和第三斩波器的两个输出端分别各自连接、并分别连接至所述第三运算放大器的同相输入端和反向输入端、通过所述第三运算放大器的第一差分输出端和第二差分输出端输出放大后的差分信号；

所述第三运算放大器的同相输入端和第一差分输出端之间连接第一反馈电阻、反向输入端和第二差分输出端之间连接第二反馈电阻；

所述第一输入电阻和第二输入电阻的阻值相等、所述第一反馈电阻和第二反馈电阻的阻值相等。

在其中一个实施例中，所述第二斩波器和第三斩波器结构相同，均设有第一输入端、第二输入端、第一输出端和第二输出端，并包括第一开关、第二开关、第三开关以及第四开关；其中：

所述第一开关连接在第一输入端和第一输出端之间；

所述第二开关连接在第一输入端和第二输出端之间；

所述第三开关连接在第二输入端和第一输出端之间；

所述第四开关连接在第二输入端和第二输出端之间；

且所述第一开关和第四开关由第一时钟控制开关，所述第二开关和第三开关由第二时钟控制开关；所述第一时钟和第二时钟为非交叠时钟。

在其中一个实施例中，所述第三运算放大器为全差分运算放大器。

在其中一个实施例中，所述第一输入电阻、第二输入电阻、第一反馈电阻以及第二反馈电阻均为可调电阻。

上述前端电路，由于采用Σ-△模数转换器实现信号的低通特性，因此可以减少低通滤波器的使用，从而节省面积、简化设计、避免了信号被低通滤波器引入的噪声干扰。同时Σ-△模数转换器是数字电路实现，较模拟电路面积小。因此该前端电路能够提高噪声抑制且器件整体面积更小。

附图说明

图1为传统的加速度计的电路模块图；

图2为一实施例的加速度计的前端电路模块图；

图3为图2中的放大电路的结构图；

图4为第一斩波电路的结构图；

图5为控制形成斩波的两个非交叠的时钟信号；

图6为传感器和放大电路的控制开关的信号时序图；

图7为运算放大电路的结构图；

图8为缓冲放大器的结构图；

图9为可调性反馈电阻的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图2为一实施例的加速度计的前端电路模块图。该前端电路10用于连接加速度传感器20以获取原始模拟信号，并对所述原始模拟信号进行前端处理。该前端电路10包括放大电路100和模数转换电路200。放大电路100用于与加速度传感器20连接，接收所述原始模拟信号，并将所述原始模拟信号进行放大。模数转换电路200与所述放大电路100连接，用于对放大后的原始模拟信号进行模数转换。其中，所述模数转换电路200为Σ-△模数转换器，用于在模数转换的同时实现信号的低通特性。

上述前端电路10，由于采用Σ-△模数转换器实现信号的低通特性，因此可以减少低通滤波器的使用，从而节省面积、简化设计、避免了信号被低通滤波器引入的噪声干扰。同时Σ-△模数转换器是数字电路实现，较模拟电路面积小。因此该前端电路10能够提高噪声抑制且器件整体面积更小。

在其中一个实施例中，如图3所示，所述放大电路100包括第一斩波电路110和运算放大电路120。第一斩波电路110用于与加速度传感器20连接，接收所述原始模拟信号，对原始模拟信号进行斩波处理。运算放大电路120与所述第一斩波电路110连接，将第一斩波电路的输出信号进行放大处理。

运算放大电路120可以包括第一运算放大器A1、第二运算放大器A2以及电阻网络。

所述第一斩波电路110的第一输出端与第一运算放大器A1的同相输入端连接；所述第一斩波电路110的第二输出端与第二运算放大器A2的同相输入端连接；所述第一运算放大器A1的反相输入端和第二运算放大器A2的反相输入端之间连接有受开关控制的电阻网络中的电阻。

其中：所述第一运算放大器A1的反相输入端和第二运算放大器A2的反相输入端之间设有并联的固定电阻支路121和受开关控制是否接入的活动电阻支路122。如图3所示，固定电阻支路121包括3个串联的电阻Ri1、Ri2、Ri3。活动电阻支路122包括五条并联的支路：第一条支路包括串联的第一调阻开关SW1、电阻Ri4、Ri5、Ri6以及第二调阻开关SW2；第二条支路包括串联的第三调阻开关SW3、电阻Ri7、Ri8、Ri9以及第四调阻开关SW4；第三条支路包括串联的第五调阻开关SW5、电阻Ri10、Ri11以及第六调阻开关SW6；第四条支路包括串联的第七调阻开关SW7、电阻Ri12、Ri13以及第八调阻开关SW8；第五条支路包括串联的第九调阻开关SW9、电阻Ri14以及第十调阻开关SW10。

第一运算放大器A1的反相输入端与输出端之间串接第一电阻Rf1。第二运算放大器A2的反相输入端与输出端之间串接第二电阻Rf2。

两个运算放大电路A1和A2以及电阻网络Rf1～Rf2和Ri1～Ri14将输入信号放大，放大倍数由输出反馈电阻和输入电阻的比决定。电阻Rf1～Rf2是输出反馈电阻。电阻Ri1～Ri14是输入电阻，电阻Ri1～Ri14可以为阻值相等的电阻，也可以为阻值不等的电阻。相同电阻对工艺要求低，匹配度更高。通过控制SW1～SW10的状态，使两个运算放大器输入电阻改变，从而改变信号的放大倍数。

如图4所示，第一斩波电路110设有第一输入端111、第二输入端112、第一输出端113以及第二输出端114，并包括第一开关SW11、第二开关SW12、第三开关SW13以及第四开关SW14。其中：所述第一开关SW11连接在第一输入端111和第一输出端113之间；所述第二开关SW12连接在第一输入端111和第二输出端114之间；所述第三开关SW13连接在第二输入端112和第一输出端113之间；所述第四开关SW14连接在第二输入端112和第二输出端114之间；且所述第一开关SW11和第四开关SW14由第一时钟控制开关，所述第二开关SW12和第三开关SW13由第二时钟控制开关；所述第一时钟和第二时钟为非交叠时钟。

SW11与SW14开关由第一时钟Φch1a控制，SW12与SW13开关由第二时钟Φch1b控制，时钟Φch1a时钟Φch1b为非交叠时钟，时序如图5。第一时钟Φch1a和第二时钟Φch1b的周期是EN_SEN信号和EN_PA信号的两倍，并且由CKP时钟产生。

进一步地，放大电路100和传感器20可以周期性工作，其工作时序如图6所示。传感器20和运算放大器A1、A2的工作单独控制，其中，信号EN_SEN控制传感器的工作，信号EN_PA控制放大器工作。当EN_SEN为高电平时，传感器20供电，有感应信号输出。当EN_PA为高电平时，运算放大器A1、A2工作。EN_SEN信号包含EN_PA信号，即EN_SEN信号先于EN_PA信号打开但后于EN_PA信号关闭。通过控制工作时间，减小电流，从而降低功耗。

在其中一个实施例中，所述第一运算放大器和第二运算放大器结构相同，均为两级放大结构，包括：第一级的套筒式放大器和第二级的电流源反相器。如图7所示，为以第一运算放大器为示例的具体电路图。其为低噪声运算放大电路，并采用两级结构，第一级是套筒式放大器，双端输入单端输出；第二级为PMOS输入的电流源反相器。如图7所示，晶体管M1～M11组成第一级放大器，晶体管M12和M13组成第二级放大器。两级结构克服了输出范围对性能的影响，噪声和增益主要由第一级决定，第二级提供大的输出范围。电阻R1电容和C1形成补偿电路，保证放大器的稳定性。B1、B2、B3、B4为偏置电压，提供工作电压偏置。其中，晶体管M1～M7和M12是P型MOS器件，晶体管M8～M11和M13是N型MOS器件。

上述前端电路10中，输入端的第一斩波电路110可以调制输入端之前信号的噪声和差分的偏移量。低噪声的运算放大器A1、A2由于两级结构，使噪声优化和输出动态范围之间的矛盾得到解决，噪声更低，输出范围更宽。

在其中一个实施例中，上述前端电路10还可以包括连接在所述放大电路100与模数转换电路200之间的缓冲放大电路300。所述缓冲放大电路300用于提取所述放大电路100中部分感应的压力信号，并进行放大后输出给所述模数转换电路200。缓冲放大器300可以用于去除传感器自身的偏移，将压力感应信号放大后输出到模数转换器。最大化的压力感应信号更能抑制噪声，检测的灵敏度更高。

在其中一个实施例中，如图8所示，所述缓冲放大电路300包括第二斩波器310、第三斩波器320以及第三运算放大器A3。

所述第二斩波器310的两个输入端分别通过第一输入电阻Rin1和第二输入电阻Rin2连接所述运算放大电路100的输出端，接收输入的差分信号(Vin+、Vin-)；所述第三斩波器320的两个输入端通过电阻网络R2R连接至参考电压源(Vref+、Vref-)。

所述第二斩波器310和第三斩波器320的两个输出端分别各自连接、并分别连接至所述第三运算放大器A3的同相输入端(+)和反向输入端(-)、通过所述第三运算放大器A3的第一差分输出端301和第二差分输出端302输出放大后的差分信号。所述第三运算放大器A3的同相输入端(+)和第一差分输出端301之间连接第一反馈电阻Rfb1、反向输入端(-)和第二差分输出端302之间连接第二反馈电阻Rfb2。所述第一输入电阻Rin1和第二输入电阻Rin2的阻值相等、所述第一反馈电阻Rfb1和第二反馈电阻Rfb2的阻值相等。

在其中一个实施例中，所述第二斩波器310和第三斩波器320可以与第一斩波器110的结构相同(如图3所示)。斩波电路中的开关本身是P型和N型的MOS器件，也有一些阻值。而且MOS器件的导通电阻随源漏两端的电压变化而变化，同时受温度等因素影响。导致缓冲放大电路的增益的非线性变化。本设计中首先通过调整开关的位置，将开关放置在第三运算放大器A3的输入端，使得开关两端的电压恒定在共模电压上，开关本身电阻不随缓冲放大电路的输入信号幅度变化。

运算放大器A3可以为全差分结构，输入为差分信号，输出也是差分输出，内部集成共模反馈电路。缓冲放大电路300的输出与输入的比为Rf1/Ri1。在其中一个实施例中，所述第一输入电阻Ri1、第二输入电阻Ri2、第一反馈电阻Rfb1以及第二反馈电阻Rfb2均为可调电阻。其中反馈电阻的可调性可以通过如图9所示的并联电阻实现。反馈电阻可以包括K个基本单元电阻R1～RK和对应的K个开关为SW1’～SWK’。其中基本单元电阻R1～RK电阻值相同，SW1’～SWK’尺寸一致。

然后，可调电路的开关与斩波电路的开关都采用相同的单元，不同的比例对应不同的单元个数。例如，基本单元电阻为R1开关为SW1’，与输入电阻Rin1和斩波电路开关SW11尺寸相同，克服了开关的非线性对比例的影响，放大增益更精准。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种加速度计的前端电路，用于连接加速度传感器以获取原始模拟信号，并对所述原始模拟信号进行前端处理，其特征在于，包括：

放大电路，用于与加速度传感器连接，接收所述原始模拟信号，并将所述原始模拟信号进行放大；

模数转换电路，与所述放大电路连接，用于对放大后的原始模拟信号进行模数转换；所述模数转换电路为Σ-△模数转换器，用于在模数转换的同时实现信号的低通特性。

2.根据权利要求1所述的加速度计的前端电路，其特征在于，所述放大电路包括：

第一斩波电路，用于与加速度传感器连接，接收所述原始模拟信号，对原始模拟信号进行斩波处理；

运算放大电路，与所述第一斩波电路连接，将第一斩波电路的输出信号进行放大处理。

3.根据权利要求2所述的加速度计的前端电路，其特征在于，所述第一斩波电路设有第一输入端、第二输入端、第一输出端和第二输出端，并包括第一开关、第二开关、第三开关以及第四开关；其中：

所述第一开关连接在第一输入端和第一输出端之间；

所述第二开关连接在第一输入端和第二输出端之间；

所述第三开关连接在第二输入端和第一输出端之间；

所述第四开关连接在第二输入端和第二输出端之间；

且所述第一开关和第四开关由第一时钟控制开关，所述第二开关和第三开关由第二时钟控制开关；所述第一时钟和第二时钟为非交叠时钟。

4.根据权利要求3所述的加速度计的前端电路，其特征在于，所述运算放大电路包括第一运算放大器、第二运算放大器以及电阻网络；

所述第一斩波电路的第一输出端与第一运算放大器的同相输入端连接；

所述第一斩波电路的第二输出端与第二运算放大器的同相输入端连接；

所述第一运算放大器的反相输入端和第二运算放大器的反相输入端之间、第一运算放大器的反相输入端与输出端之间、第二运算放大器的反相输入端与输出端之间连接有受开关控制的电阻网络中的电阻；其中：

所述第一运算放大器的反相输入端和第二运算放大器的反相输入端之间设有并联的固定电阻支路和受开关控制是否接入的活动电阻支路；

第一运算放大器的反相输入端与输出端之间串接第一电阻；

第二运算放大器的反相输入端与输出端之间串接第二电阻。

5.根据权利要求4所述的加速度计的前端电路，其特征在于，所述第一运算放大器和第二运算放大器结构相同，均为两级放大结构，包括：

第一级的套筒式放大器和第二级的电流源反相器。

6.根据权利要求1所述的加速度计的前端电路，其特征在于，还包括连接在所述放大电路与模数转换电路之间的缓冲放大电路，所述缓冲放大电路用于提取所述放大电路中的压力信号，并进行放大后输出给所述模数转换电路。

7.根据权利要求6所述的加速度计的前端电路，其特征在于，所述缓冲放大电路包括第二斩波器、第三斩波器以及第三运算放大器；

所述第二斩波器的两个输入端分别通过第一输入电阻和第二输入电阻连接所述运算放大电路的输出端，接收输入的差分信号；

所述第三斩波器的两个输入端通过电阻网络连接至参考电压源；

所述第二斩波器和第三斩波器的两个输出端分别各自连接、并分别连接至所述第三运算放大器的同相输入端和反向输入端、通过所述第三运算放大器的第一差分输出端和第二差分输出端输出放大后的差分信号；

所述第三运算放大器的同相输入端和第一差分输出端之间连接第一反馈电阻、反向输入端和第二差分输出端之间连接第二反馈电阻；

所述第一输入电阻和第二输入电阻的阻值相等、所述第一反馈电阻和第二反馈电阻的阻值相等。

8.根据权利要求7所述的加速度计的前端电路，其特征在于，所述第二斩波器和第三斩波器结构相同，均设有第一输入端、第二输入端、第一输出端和第二输出端，并包括第一开关、第二开关、第三开关以及第四开关；其中：

所述第一开关连接在第一输入端和第一输出端之间；

所述第二开关连接在第一输入端和第二输出端之间；

所述第三开关连接在第二输入端和第一输出端之间；

所述第四开关连接在第二输入端和第二输出端之间；

且所述第一开关和第四开关由第一时钟控制开关，所述第二开关和第三开关由第二时钟控制开关；所述第一时钟和第二时钟为非交叠时钟。

9.根据权利要求7所述的加速度计的前端电路，其特征在于，所述第三运算放大器为全差分运算放大器。

10.根据权利要求7所述的加速度计的前端电路，其特征在于，所述第一输入电阻、第二输入电阻、第一反馈电阻以及第二反馈电阻均为可调电阻。