发明内容
本发明所要解决的技术问题是提供一种线性霍尔传感器的信号处理电路,能够在简化滤波器设计与节省版图开销的基础上,提高抑制噪声的能力与线性度。
为解决上述技术问题,本发明线性霍尔传感器的信号处理电路的技术方案是,包括:
第一斩波调制器,所述第一斩波调制器的输入端连接霍尔传感器的两个电压信号输出端,根据时钟信号的频率将两个输入信号在正相与反相之间切换,并由所述第一斩波调制器的两个信号输出端将切换之后的电压信号输出;
斩波放大器,所述斩波放大器两个输入端连接到所述第一斩波调制器的两个输出端,将第一斩波调制器输出的两个电压信号转换成两个电流信号,并由斩波放大器的两个输出端输出;
第二斩波调制器,所述第而斩波调制器的输入端连接所述斩波放大器的两个电流信号输出端,根据时钟信号的频率将两个输入信号在正相与反相之间切换,并由所述第二斩波调制器的两个信号输出端将切换之后的电流信号输出;
一阶滤波器,包括一个积分放大器和两个电容,所述积分放大器的两个输入端连接所述第二斩波调制器的两个输出端,第一电容的两端分别连接积分放大器的正相输入端和反相输出端,第二电容的两端分别连接积分放大器的反相输入端和正相输出端,所述一阶滤波器将输入的电流信号转换成放大的电压信号并输出;
并行式模数转换器,将所述一阶滤波器输出的电压信号进行模数转换,输出数字信号,模数转换器的采样频率是时钟信号频率2倍,并且模数转换器采样频率信号的上升沿在时钟信号的高电平或低电平时的正中间;
电流型数模转换器,将所述并行式模数转换器输出的数字信号转换成模拟的电流信号,将该电流信号连接到所述第一斩波调制器的两个输入端。
作为本发明的进一步改进是,所述斩波放大器中,第一PMOS管的栅极与第二PMOS管的栅极相连接,第一PMOS管的源极连接第三PMOS管的漏极,第三PMOS管的栅极连接第四PMOS管的栅极,第二PMOS管的源极连接第四PMOS管的漏极,第一NMOS管的栅极与第二NMOS管的栅极连接,第一NMOS管的漏极连接第三NMOS管的源极,第二NMOS管的漏极连接第四NMOS管的源极,第三NMOS管的栅极与第四NMOS管的栅极连接,第一PMOS管的栅极作为第一PMOS节点,连接第四PMOS管的源极,并通过第三电阻连接到第四NMOS管的源极和第三PMOS管的栅极,第三PMOS管的栅极作为第二PMOS节点,第一NMOS管的栅极作为第一NMOS节点,连接第三NMOS管的漏极,并通过第二电阻连接第三PMOS管的源极和第三NMOS管的栅极,第三NMOS管的栅极作为第二NMOS节点,第五PMOS管的栅极连接第一PMOS节点,第五PMOS管的源极连接第六PMOS管的漏极,第六PMOS管的栅极连接第二PMOS节点,第六PMOS管的源极连接第七、第八PMOS管的源极和衬底端,第七PMOS管的栅极作为第一信号输入端,第八PMOS管的栅极作为第二信号输入端,第九、第十PMOS管的栅极连接第一PMOS节点,第九PMOS管的源极连接第十一PMOS管的漏极,第十PMOS管的源极连接第十二PMOS管的漏极,第十一、第十二PMOS管的栅极连接第二PMOS节点,第五、第六NMOS管的栅极连接第一NMOS节点,第五NMOS管的漏极连接第七PMOS管的源极和第七NMOS管的源极,第六PMOS管的漏极连接第八PMOS管的源极和第八NMOS管的源极,第七、第八NMOS管的栅极连接第二NMOS节点,第十一PMOS管的源极和第七NMOS管的漏极相连接并作为第二信号输出端,第十二PMOS管的源极和第八NMOS管的漏极相连接并作为第一信号输出端,第一PMOS管的漏极和衬底端相连接,并通过第一电阻连接到电源端,第二PMOS管的漏极和衬底端、第三PMOS管的衬底端、第四PMOS管的衬底端、第五PMOS管的漏极和衬底端、第六PMOS管的衬底端、第九PMOS管的漏极和衬底端、第十PMOS管的漏极和衬底端、第十一PMOS管的衬底端、第十二PMOS管的衬底端都连接到电源端,第一NMOS管的源极和衬底端、第二NMOS管的源极和衬底端、第三NMOS管的衬底端、第四NMOS管的衬底端、第五NMOS管的源极和衬底端、第六NMOS管的源极和衬底端、第七NMOS管的衬底端、第八NMOS管的衬底端都接地。
本发明通过采用上述结构,在合理的版图面积开销的条件下,实现了全温度范围内的(-40~150℃)的很强的噪声抑制与高线性度。
具体实施方式
本发明公开了一种线性霍尔传感器的信号处理电路,如图1所示,包括:
第一斩波调制器,所述第一斩波调制器的输入端连接霍尔传感器的两个电压信号输出端,根据时钟信号(CK、CKB)的频率将两个输入信号在正相与反相之间切换,并由所述第一斩波调制器的两个信号输出端将切换之后的电压信号输出;
斩波放大器(CPA),所述斩波放大器两个输入端连接到所述第一斩波调制器的两个输出端,将第一斩波调制器输出的两个电压信号转换成两个电流信号,并由斩波放大器的两个输出端输出;
第二斩波调制器,所述第而斩波调制器的输入端连接所述斩波放大器的两个电流信号输出端,根据时钟信号的频率将两个输入信号在正相与反相之间切换,并由所述第二斩波调制器的两个信号输出端将切换之后的电流信号输出;
一阶滤波器,包括一个积分放大器(ITA)和两个电容,所述积分放大器的两个输入端连接所述第二斩波调制器的两个输出端,第一电容的两端分别连接积分放大器的正相输入端和反相输出端,第二电容的两端分别连接积分放大器的反相输入端和正相输出端,所述一阶滤波器将输入的电流信号转换成放大的电压信号并输出;
并行式模数转换器,将所述一阶滤波器输出的电压信号进行模数转换,输出数字信号,模数转换器的采样频率是时钟信号频率2倍,并且模数转换器采样频率信号的上升沿在时钟信号的高电平或低电平时的正中间;
电流型数模转换器(DAC),将所述并行式模数转换器输出的数字信号转换成模拟的电流信号,将该电流信号连接到所述第一斩波调制器的两个输入端。
所述电路中的模拟信号都是差分信号。
所述斩波放大器中,第一PMOS管的栅极MP1与第二PMOS管MP2的栅极相连接,第一PMOS管MP1的源极连接第三PMOS管MP3的漏极,第三PMOS管MP3的栅极连接第四PMOS管MP4的栅极,第二PMOS管MP2的源极连接第四PMOS管MP4的漏极,第一NMOS管MP1的栅极与第二NMOS管MP2的栅极连接,第一NMOS管MN1的漏极连接第三NMOS管MN3的源极,第二NMOS管MN2的漏极连接第四NMOS管MN4的源极,第三NMOS管MN3的栅极与第四NMOS管MN4的栅极连接,第一PMOS管MP1的栅极作为第一PMOS节点VP1,连接第四PMOS管MP4的源极,并通过第三电阻R3连接到第四NMOS管MN1的源极和第三PMOS管MP3的栅极,第三PMOS管MP3的栅极作为第二PMOS节点VP2,第一NMOS管MN1的栅极作为第一NMOS节点VN1,连接第三NMOS管MN3的漏极,并通过第二电阻R2连接第三PMOS管MP3的源极和第三NMOS管MN3的栅极,第三NMOS管MN3的栅极作为第二NMOS节点VN2,第五PMOS管MP5的栅极连接第一PMOS节点VP1,第五PMOS管MP5的源极连接第六PMOS管MP6的漏极,第六PMOS管MP6的栅极连接第二PMOS节点VP2,第六PMOS管MP2的源极连接第七、第八PMOS管MP7、MP8的源极和衬底端,第七PMOS管MP7的栅极作为第一信号输入端INP,第八PMOS管MP8的栅极作为第二信号输入端INN,第九、第十PMOS管MP9、MP10的栅极连接第一PMOS节点VP1,第九PMOS管MP9的源极连接第十一PMOS管MP11的漏极,第十PMOS管MP10的源极连接第十二PMOS管MP12的漏极,第十一、第十二PMOS管MP11、MP12的栅极连接第二PMOS节点VP2,第五、第六NMOS管MN5、MN6的栅极连接第一NMOS节点VN1,第五NMOS管MN5的漏极连接第七PMOS管MP7的源极和第七NMOS管MN7的源极,第六PMOS管MP6的漏极连接第八PMOS管MP8的源极和第八NMOS管MN8的源极,第七、第八NMOS管MN7、MN8的栅极连接第二NMOS节点VN2,第十一PMOS管MP11的源极和第七NMOS管MN7的漏极相连接并作为第二信号输出端OUTN,第十二PMOS管MP12的源极和第八NMOS管MN8的漏极相连接并作为第一信号输出端OUTP,第一PMOS管MP1的漏极和衬底端相连接,并通过第一电阻R1连接到电源端VDD,第二PMOS管MP2的漏极和衬底端、第三PMOS管MP3的衬底端、第四PMOS管MP4的衬底端、第五PMOS管MP5的漏极和衬底端、第六PMOS管MP6的衬底端、第九PMOS管MP9的漏极和衬底端、第十PMOS管MP10的漏极和衬底端、第十一PMOS管MP11的衬底端、第十二PMOS管MP12的衬底端都连接到电源端VDD,第一NMOS管MN1的源极和衬底端、第二NMOS管MN2的源极和衬底端、第三NMOS管MN3的衬底端、第四NMOS管MN4的衬底端、第五NMOS管MN5的源极和衬底端、第六NMOS管M6的源极和衬底端、第七NMOS管MN7的衬底端、第八NMOS管MN8的衬底端都接地GND。
本发明中,带有霍尔传感器,例如霍尔盘作为反馈,内置斩波稳定以获得更高的精度,提高了噪声性能并优化版图面积。具体来说,本发明包含的过采样调制器中的霍尔盘既作为磁传感器件,也作为调制器中的反馈模块。霍尔盘输出VAP与VAN信号,不但感应穿过它的磁场,还作为环路的反馈负载。来自霍尔盘与反馈的VAP-VAN的信号被CK和CKB的第一斩波调制器调制成VBP-VBN。VBP与VBN被灌入CPA,在这里VBP与VBN被转换成电流,通过节点VCP与VCN。CPA之后是第二斩波调制器,它的作用是通过CK与CKB周期性地切换把输入信号VCP与VCN变为输出信号VDP与VDN。VDP与VDN连着ITA与电容C1与C2。ITA与电容C1、C2组成了一阶滤波器。ITA的直流增益大于80db,VDP与VDN的节点电位相同。来自CPA的电流将流入C1与C2根据电容电流的积分效应。电容的输出电流被转换成放大电压VEP与VEN,本发明中所采用的模数转换器是4位的并行式ADC。当时钟信号STRB为高电平时,它把VEP与VEN的电压转换成4位的数字码DOUT(3:0),台阶的大小由灌入IREF口的电流的大小决定。本发明中所采用的数模转换器是4位的电流型DAC,输出一对差分电流到节点VAP与VAN。由于霍尔盘的阻抗负载特性,一个反馈电压从霍尔盘感应的霍尔感应电动势中减去,在模数转换器并行输出DOUT(3:0)之后,数模转换器将根据DOUT(3:0)信号调整输出到节点VAP与VAN的电流。
为了在环路达到高线性度,霍尔盘的输出信号,电流型DAC输出,CPA与ITA的输入与输出,4位并行式ADC的输入,以上这些信号都是全差分信号,以消除由于环路的非线性特性导致的二阶谐波失真。
虽然是一个连续时间的过采样ADC,它仍然需要时钟驱动电路。时钟主要有两个用途:一是用于两个斩波调制器,斩波调制器将失调电压与CPA的低频噪声调制到时钟频率附近的频带,然后通过环路滤波器与数字转换器的采样将它们从环路中移除。第二是用作4位数字转换器的时钟闸门,数字转换器采样模拟信号,并把模拟信号电平转换成数字码。为实现失调电压与低频噪声良好的抑制,给数字转换器的STRB的频率应该是给斩波调制器的时钟的2倍。为了在噪声衰减、失调、低频噪声消除这些性能上实现折衷平衡,斩波调制器的频率应当在50KHz~500KHz范围内。
如图1所示,其中霍尔传感器采用的是霍尔盘,输出VAP与VAN,霍尔盘不但感应穿过它的磁场,而且是环路的反馈负载。在第一斩波调制器,VAP-VAN的信号被CK与CKB调制成VBP-VBN。然后CPA把VBP与VBN节点的电压信号转换成电流信号,流过VCP与VCN节点。第二斩波调制器通过CK与CKB周期性地把输入信号VCP与VCN切换成输出信号VDP与VDN。积分放大器与C1,C2组成了一阶环路滤波器。积分环路滤波器ITA的直流增益大于80db,节点VDP与VDN的电位相同,来自CPA的电流将流入C1与C2。根据电容电流的积分效应,电容的输出电流被转换成放大电压VEP与VEN。模数转换器采用4位的并行式ADC。当STRB在高位时,它把VEP与VEN的电压转换成4位的数字码DOUT(3:0),台阶的大小由灌入IREF口的电流的大小决定。数模转换器是4位的电流型DAC,输出一对差分电流到节点VAP与VAN。由于霍尔盘的阻抗负载特性,一个反馈电压从霍尔盘感应的霍尔感应电动势中减去,在模数转换器并行输出DOUT(3:0)之后,数模转换器将根据DOUT(3:0)信号调整输出到节点VAP与VAN的电流。对于霍尔盘对磁场的感应,它的灵敏度大约是10uV~100uV每毫特(mili-Tesla,mT),一般的磁场应用范围在10mT~150mT之间,感应到的电压小于15mV,感应到电压与失调电压,噪声一起加入ADC环路。在本发明中,霍尔感应电压通过Gm-C结构放大与过滤。CK与CKB是互补信号,它们的占空比严格控制在50%。STRB的频率是CK与CKB的2倍,且它的高电平在CK/CKB的高低电平的正中间。
图2为嵌套在过采样ADC中斩波调制器。它由SW1到SW4的开关阵列组成。SW1到SW4的开关由CK与CKB控制。当CK为高,CKB为低时,SW1与SW4关闭,同时SW2与SW3断开。输出OUT1被连接到输入IN1,输出OUT2被连接到输入IN2。当CK为低,CKB为高时,SW1与SW4断开,同时SW2与SW3关闭,输出OUT2被连接到输入IN1,输出OUT1被连接到输入IN2。
图3是斩波放大器CPA的电路示意图,这个CPA的作用是把斩波信号转换成1阶滤波器的充电电流。恒定Gm的CPA包含两部分:PMOS管MP1~MP4,NMOS管MN1~MN4与电阻R1~R3组成偏置产生电路;PMOS管MP5~MP12与NMOS管MN4~MN7组成预算跨导放大器电路。
通过选择I1=I2,(W/L)MP0∶(W/L)MP1=4∶1,I2可以表达成如下:
设(W/L)MP5∶(W/L)MP1=A。MP7~MP8的DC Gm(直流跨导)可以表达如下:
Gm:跨导
A:器件的宽长比W/L
I:流过器件的电流
Kp:跨导参数,
Kp=μp×Cox,μp为PMOS管中空穴迁移率,Cox为氧化层电容。
本发明中,霍尔盘的感应电压减去环路反馈电压所产生输入交流信号小于1mV,对于全输入范围,用直流Gm把输入电压信号转换成输出电流已经足够精确。为了电流的匹配,采用被VP2与VN2控制的共源共栅偏置结构。
图4为具有简单的拓扑结构与高线性度的4位并行式ADC的示意图。电路包含三部分:电阻梯R0~R15产生15个基准电压V1~V15;比较器阵列I1~I15把VIP-VIN的电压转换成15位的温度码。I16是编码器,把温度码编码为4位的二进制码。数字转换器的转换台阶由IREF*R决定。出于速度考虑,以及考虑到工艺或环境因素造成的衰减效应,IREF应当大于20uA,IREF应当与R在工艺与温度变化上有相同的趋势。这个4位并行式ADC通过时钟STRB控制并行输出,当STRB的高电平来时,ADC把VIP-VIN信号转换成数字码。为了达到高线性度,从霍尔盘到并行式ADC采用差分信号通路。为降低4位并行式ADC的复杂度,在实现上采用4输入的比较器,它可以表达如下,例如对于I1:如果VIP-VIN>V15-V1,则D14=1,否则D14=0。
图5为本发明中,由4位电流型DAC与霍尔盘的阻抗模型组成的反馈部分的示意图。反馈包含2部分:一部分是4位电流输出DAC,它由4位解码器(Q0),与15个相同的电流单元组成,这个DAC差分输出电流;另一部分是霍尔盘阻抗模型。霍尔盘的阻抗模型由四个相等的电阻与两个电压源组成,四个电阻作龟甲状连接,电压源代表感应到的霍尔感应电动势。如果没有电流型DAC连接到节点VHP与VHN,VHP到VHN的电压可以表达成2VH(VH=0.5*S*B,S是霍尔盘的磁感应强度,B是通过磁尔盘的磁场大小),VHP-VHN这个电压就是感应到霍尔电压。4位电流型DAC由4位解码器(Q0)与15个电流单元Q1~Q16组成,解码器Q0把二进制码DIN(3:0)转换成互补的温度码DP(14:0)与DN(14:0),DP(n)与DN(n)(n=0~14),将决定选通哪个电流单元Q(n+1),IOUTP或IOUTN拉出单元电流,当DP(n)=1,选通IOUTP,当DN(n)=1,选通IOUTN。电流型DAC选通IOUTP可以表达成IOUTP=DIN(3:0)*I,且IOUTP+IOUTN=15*I。这个模块后面接的是节点VHP与VHN,VHP到VHN的电压可以表达成:
VHP-VHN=2VH-{[2*DIN(3:0)-15]*I*R},
DIN(3:0)是十进制,因为DIN(3:0)代表前一时间的霍尔电压的值。这个功能体现了ADC的环路反馈。为了避免从霍尔盘拉电流的负面效应,DAC的总电流大约是给霍尔盘偏置电流的1%左右。
本发明带有霍尔盘反馈与内置斩波调制器,包含过采样的环路与斩波调制器。过采样环路由斩波放大器(CPA),包含滤波电容与积分放大器的一阶环路滤波器,4位模数转换器与反馈电路组成。两个斩波调制器分别嵌套在CPA的前后。斩波调制器是一系列CMOS开关,开关的尺寸是精心设计的。CPA是一个运算跨导放大器(OTA),它能把输出的电压信号线性地转化为电流,并且在全条件下例如工艺与温度变化中保持固定增益。滤波电容与ITA连接过采样环路的有源一阶滤波器。4位的数字转换器是15个比较器组成的阵列,它的作用是把滤波出来信号转换为4位的数字信号。由4位DAC与霍尔盘组成的反馈把输出码转换成反馈电压,这个反馈电压将从输入信号中被减去。因为输入的信号非常微弱,CPA前后的斩波调制器把CPA失调电压与闪烁噪声调制到高频带,并被滤波器滤除。CPA中的恒定Gm在全条件下保持环路更加稳定。