JP2016500967A5 - - Google Patents

Description

[0043]同様に、動作は特定の順序で図面に示されているが、これは、望ましい結果を達成するために、そのような動作が、示される特定の順序でまたは順番に実行されることを、あるいはすべての図示の動作が実行されることを必要とするものとして理解されるべきでない。さらに、図面は、流れ図の形態でもう１つの例示的なプロセスを概略的に示し得る。ただし、図示されていない他の動作が、概略的に示される例示的なプロセスに組み込まれ得る。たとえば、１つまたは複数の追加の動作が、図示の動作のうちのいずれかの前に、後に、同時に、またはそれの間で、実行され得る。いくつかの状況では、マルチタスキングおよび並列処理が有利であり得る。その上、上記で説明した実装形態における様々なシステム構成要素の分離は、すべての実装形態においてそのような分離を必要とするものとして理解されるべきでなく、説明するプログラム構成要素およびシステムは、概して、単一のソフトウェア製品において互いに一体化されるか、または複数のソフトウェア製品にパッケージングされ得ることを理解されたい。さらに、他の実装形態が以下の特許請求の範囲内に入る。場合によっては、特許請求の範囲に記載の行為は、異なる順序で実行され、依然として望ましい結果を達成することができる。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
アナログ信号をスパースサンプリングするための方法であって、
デルタシグマ変調器を用いて前記アナログ信号をサンプリングおよび量子化することと、
前記デルタシグマ変調器の出力をフィルタ処理することと、
前記サンプリングされ、量子化され、フィルタ処理されたアナログ信号からＦＲＩパラメータを導出することと
を備える方法。
［Ｃ２］
前記方法が、前記アナログ信号のＤＦＴ係数を判断することと、前記ＦＲＩパラメータを導出するために、選択された周波数帯域に対応するＤＦＴ係数のみを使用することとを含む、Ｃ１に記載の方法。
［Ｃ３］
前記デルタシグマ変調器の前記出力に対してＤＦＴを実行することを備える、Ｃ１に記載の方法。
［Ｃ４］
前記デルタシグマ変調器を用いてサンプリングされる前記アナログ信号を生成するために、入力アナログ信号を低域フィルタ処理することを備える、Ｃ１に記載の方法。
［Ｃ５］
前記アナログ信号が、信号源からのフィルタ処理されていないアナログ信号である、Ｃ１に記載の方法。
［Ｃ６］
前記アナログ信号が、フィルタ処理されたか、またはフィルタ処理されていないＥＣＧ信号である、Ｃ１に記載の方法。
［Ｃ７］
アナログ信号をスパースサンプリングするための装置であって、
前記アナログ信号を受信するために結合された入力部を有するデルタシグマ変調器と、
前記デルタシグマ変調器の出力部に結合され、前記デルタシグマ変調器の出力をフィルタ処理し、前記デルタシグマ変調器の前記出力からＦＲＩパラメータを導出するように構成された処理回路と
を備える装置。
［Ｃ８］
前記アナログ信号を生成する信号源を備える、Ｃ７に記載の装置。
［Ｃ９］
前記信号源がフィルタを備える、Ｃ８に記載の装置。
［Ｃ１０］
ＥＣＧ電極を備える、Ｃ７に記載の装置。
［Ｃ１１］
前記処理回路のうちの少なくともいくつかが前記デルタシグマ変調器からリモートに位置する、Ｃ７に記載の装置。
［Ｃ１２］
アナログ信号をスパースサンプリングするための方法であって、
デルタシグマ変調器を用いて前記アナログ信号をサンプリングおよび量子化することと、
前記デルタシグマ変調器の出力からＤＦＴ係数のセットを判断することと、
ＤＦＴ係数の前記セットからＦＲＩパラメータを導出することと
を備える方法。
［Ｃ１３］
前記方法が、前記アナログ信号のＤＦＴ係数を判断することと、前記ＦＲＩパラメータを導出するために、選択された周波数帯域に対応するＤＦＴ係数のみを使用することとを含む、Ｃ１２に記載の方法。
［Ｃ１４］
前記デルタシグマ変調器を用いてサンプリングされる前記アナログ信号を生成するために、入力アナログ信号を低域フィルタ処理することを備える、Ｃ１２に記載の方法。
［Ｃ１５］
前記アナログ信号が、信号源からのフィルタ処理されていないアナログ信号である、Ｃ１２に記載の方法。
［Ｃ１６］
前記アナログ信号が、フィルタ処理されたか、またはフィルタ処理されていないＥＣＧ信号である、Ｃ１２に記載の方法。
［Ｃ１７］
アナログ信号をスパースサンプリングするための装置であって、
前記アナログ信号を受信するために結合された入力部を有するデルタシグマ変調器と、
前記デルタシグマ変調器の出力部に結合され、前記デルタシグマ変調器の出力からＤＦＴ係数のセットを判断し、ＤＦＴ係数の前記セットからＦＲＩパラメータを導出するように構成された処理回路と
を備える装置。
［Ｃ１８］
前記アナログ信号を生成する信号源を備える、Ｃ１７に記載の装置。
［Ｃ１９］
前記信号源がフィルタを備える、Ｃ１８に記載の装置。
［Ｃ２０］
ＥＣＧ電極を備える、Ｃ１７に記載の装置。
［Ｃ２１］
前記処理回路のうちの少なくともいくつかが前記デルタシグマ変調器からリモートに位置する、Ｃ１７に記載の装置。

Claims (12)

1. アナログ信号をスパースサンプリングするための方法であって、
   デルタシグマ変調器を用いて前記アナログ信号をサンプリングおよび量子化することと、
   前記デルタシグマ変調器の前記出力をフィルタ処理することと、
   前記サンプリングされ、量子化され、フィルタ処理されたアナログ信号からＦＲＩパラメータを導出することと、ここにおいて、前記パラメータは、前記信号の前記周波数成分のサブセットに基づいて決定され、前記サンプリング周波数は、前記サブセットの最高周波数成分に基づいて選択される、
   を備える方法。
2. 前記方法が、前記アナログ信号に基づいてＤＦＴ係数を判断することと、前記ＦＲＩパラメータを導出するために、選択された周波数帯域に対応するＤＦＴ係数のみを使用することとを含む、請求項１に記載の方法。
3. 前記デルタシグマ変調器の前記出力に対してＤＦＴを実行することを備える、請求項１に記載の方法。
4. 前記デルタシグマ変調器を用いてサンプリングされる前記アナログ信号を生成するために、入力アナログ信号を低域フィルタ処理することを備える、請求項１に記載の方法。
5. 前記アナログ信号が、信号源からのフィルタ処理されていないアナログ信号である、請求項１に記載の方法。
6. 前記アナログ信号が、フィルタ処理されたか、またはフィルタ処理されていないＥＣＧ信号である、請求項１に記載の方法。
7. アナログ信号をスパースサンプリングするための装置であって、
   前記アナログ信号を受信するために結合された入力部を有するデルタシグマ変調器と、
   前記デルタシグマ変調器の出力部に結合され、前記デルタシグマ変調器の出力をフィルタ処理し、前記デルタシグマ変調器の前記出力からＦＲＩパラメータを導出するように構成された処理回路と、ここにおいて、前記パラメータは、前記信号の前記周波数成分のサブセットに基づいて決定され、前記サンプリング周波数は、前記サブセットの最高周波数成分に基づいて選択される、
   を備える装置。
8. 前記アナログ信号を生成する信号源を備える、請求項７に記載の装置。
9. 前記信号源がフィルタを備える、請求項８に記載の装置。
10. 前記信号を検出するためのＥＣＧ電極をさらに備える、請求項７に記載の装置。
11. 前記処理回路のうちの少なくともいくつかが前記デルタシグマ変調器からリモートに位置し、ここにおいて、前記リモート処理回路からの前記信号は、受信回路によって受信される、請求項７に記載の装置。
12. コンピュータプログラム製品であって、実行されるとき請求項１から６のうちのいずれか１つの方法を実行する、コンピュータプログラム製品。