JPWO2016208410A6 - 電力増幅装置 - Google Patents
電力増幅装置 Download PDFInfo
- Publication number
- JPWO2016208410A6 JPWO2016208410A6 JP2017525188A JP2017525188A JPWO2016208410A6 JP WO2016208410 A6 JPWO2016208410 A6 JP WO2016208410A6 JP 2017525188 A JP2017525188 A JP 2017525188A JP 2017525188 A JP2017525188 A JP 2017525188A JP WO2016208410 A6 JPWO2016208410 A6 JP WO2016208410A6
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- phase
- switching
- filter
- sine wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
フルブリッジ型のD級電力増幅器を有するアウトフェージング方式の電力増幅装置において、送信する変調波の振幅、位相に基づき生成した2種類の正弦波から、前記D級電力増幅器のスイッチング用パルス信号を生成するスイッチング用信号生成回路を備える構成とする。
該スイッチング用信号生成回路は、変調波の振幅、位相に基づき生成された2種類の正弦波の位相情報を直交形式に変換し、さらに各々の直交形式の位相情報をアナログ信号に変換した信号を入力するアナログ直交変調器と、アナログ直交変調器から出力された正弦波から所定の無線周波数およびその近傍の成分を通過させる第2のフィルタと、第2のフィルタ出力からスイッチング用パルス信号への変換を行うコンパレータと、を有することを特徴とすることにより、ディジタル回路の動作クロックの制約を解決したアウトフェージング方式電力増幅装置を提供できる。
該スイッチング用信号生成回路は、変調波の振幅、位相に基づき生成された2種類の正弦波の位相情報を直交形式に変換し、さらに各々の直交形式の位相情報をアナログ信号に変換した信号を入力するアナログ直交変調器と、アナログ直交変調器から出力された正弦波から所定の無線周波数およびその近傍の成分を通過させる第2のフィルタと、第2のフィルタ出力からスイッチング用パルス信号への変換を行うコンパレータと、を有することを特徴とすることにより、ディジタル回路の動作クロックの制約を解決したアウトフェージング方式電力増幅装置を提供できる。
Description
本発明は、無線通信における電力増幅の方法、特に、D級電力増幅器を用いた電力増幅装置に関する。
アウトフェージング方式の電力増幅は、D級電力増幅器の使用により、高効率な電力増幅が可能な方式である(例えば、特許文献1参照)。
そこで、アウトフェージング方式の電力増幅の概要について、図4を用いて説明する。図4は、フルブリッジ型のD級電力増幅器を使用したアウトフェージング方式の電力増幅装置を示す図である。
そこで、アウトフェージング方式の電力増幅の概要について、図4を用いて説明する。図4は、フルブリッジ型のD級電力増幅器を使用したアウトフェージング方式の電力増幅装置を示す図である。
図4においては、4つのゲート端子(G1〜G4)に対して、送信する変調波信号に基づいて生成したスイッチング用信号を入力する。この結果、D級電力増幅器101の出力として、矩形波状の信号が出力される。この出力信号には、所望の変調波信号と高調波成分とが含まれている。そこで、D級電力増幅器101の後段で、フィルタ102を用いてフィルタリングを実施し、所望の変調波信号を取り出している。
ここで、図4の4つのゲート端子(G1〜G4)に入力するスイッチング用信号について、図5を用いて説明する。図5は、各ゲート端子(G1〜G4)に対するスイッチング用信号の与え方の例を示す図である。図5(a)はゲート端子G1に入力するスイッチング用信号を示し、図5(b)はゲート端子G3に入力するスイッチング用信号を示し、図5(c)は図4のA点における増幅器出力信号を示し、また、図5(d)は図4のB点におけるフィルタ出力信号を示している。
なお、ここでは、説明を簡略化するため、AM変調の場合を示しており、図中のTは搬送波の周期である。
なお、ここでは、説明を簡略化するため、AM変調の場合を示しており、図中のTは搬送波の周期である。
図5に示すように、図4のA点では、「G1、G4がオン」、かつ、「G3、G2がオフ」で、正となり、逆に、「G1、G4がオフ」、かつ、「G3、G2がオン」で、負となる。これを利用し、G1およびG2(=−G1)の変化タイミング、G3およびG4(=−G3)の変化タイミングを制御することで、A点での矩形波状の信号の波形を変化させている。
次に、図4の4つのゲート端子(G1〜G4)に入力するスイッチング用信号の生成方法について、図6を用いて説明する。図6は、図4の4つのゲート端子(G1〜G4)に与えるスイッチング用信号生成回路の構成を示すブロック図である。
従来のスイッチング用信号生成回路は、図6に示すように、変調処理部1と、補間処理部2と、振幅算出処理部3と、振幅−位相変換処理部4と、乗算処理部5と、位相算出処理部6と、加算処理部7と、正規化処理部18と、ON区間算出処理部19と、量子化処理部20と、カウンタ21と、比較処理部22と、反転処理部23とから構成されている。
従来のスイッチング用信号生成回路では、まず、変調処理部1で送信する変調信号を生成し、補間処理部2により、搬送波周波数(または、それに準ずる周波数)のレートにアップサンプリングする。
補間処理部2でのアップサンプリングの後、サンプルごとに、振幅算出処理部3および位相算出処理部6で、極形式表現(振幅値、位相値)に変換する。
補間処理部2でのアップサンプリングの後、サンプルごとに、振幅算出処理部3および位相算出処理部6で、極形式表現(振幅値、位相値)に変換する。
極形式表現に変換した後、振幅−位相変換処理部4で、振幅値を角度値φに変換する。この角度値φで、G1、G3への制御パルスの相対関係を調整する。なお、G1側をφ/2進め、G3側をφ/2遅らせることで、相対関係を調整している。このため、乗算処理部5で角度値φを半分にしている。
この後、加算処理部7では、乗算処理部5からの角度値φ/2と、位相算出処理部6からの位相値θとにより、G1用制御パルスの位相(θ+φ/2)、G3用制御パルスの位相(θ−φ/2+π)を生成する。
この後、加算処理部7では、乗算処理部5からの角度値φ/2と、位相算出処理部6からの位相値θとにより、G1用制御パルスの位相(θ+φ/2)、G3用制御パルスの位相(θ−φ/2+π)を生成する。
さらに、正規化処理部18、ON区間算出処理部19、量子化処理部20、カウンタ21、比較処理部22、反転処理部23により、G1用、G3用に生成した位相を、スイッチングのためのパルス信号に変換している。
カウンタ21は、搬送波周期より十分短い周期で値を更新し、搬送波周期で元の値に戻るように動作させている。(例えば、搬送波周期の1/64の周期で、0から63まで、1ずつカウントアップした後、0に戻る動作を繰り返す。)
カウンタ21は、搬送波周期より十分短い周期で値を更新し、搬送波周期で元の値に戻るように動作させている。(例えば、搬送波周期の1/64の周期で、0から63まで、1ずつカウントアップした後、0に戻る動作を繰り返す。)
一方、カウント値の判定基準となる値は、正規化処理部18、ON区間算出処理部19、量子化処理部20で算出する。まず、正規化処理部18で、0〜2πの位相を、0〜1の範囲に正規化する。その後、ON区間算出処理部19で、ONの範囲を、0〜1の範囲のどの範囲にするか、定める。(例えば、θ=0、φ/2=0であれば、
G1、G2(=−G1)用ON区間は、0〜0.5 G3、G4(=−G3)用ON区間は、0.5〜1 θ=0、φ/2=π/4であれば、
G1、G2(=−G1)用ON区間は、0〜0.375および0.875〜1 G3、G4(=−G3)用ON区間は、0〜0.125および0.625〜1など。)
さらに、カウンタ値の語長に基づき、量子化処理部20で判定基準値を量子化する。(例えば、前述の6ビットカウンタ(0〜63)との比較であれば、ON区間算出処理部19の出力に64を乗じて、小数点第1位で四捨五入する。) 以上により、カウンタ21の値に応じて、各スイッチング用信号のオン/オフが切り替わる。
G1、G2(=−G1)用ON区間は、0〜0.5 G3、G4(=−G3)用ON区間は、0.5〜1 θ=0、φ/2=π/4であれば、
G1、G2(=−G1)用ON区間は、0〜0.375および0.875〜1 G3、G4(=−G3)用ON区間は、0〜0.125および0.625〜1など。)
さらに、カウンタ値の語長に基づき、量子化処理部20で判定基準値を量子化する。(例えば、前述の6ビットカウンタ(0〜63)との比較であれば、ON区間算出処理部19の出力に64を乗じて、小数点第1位で四捨五入する。) 以上により、カウンタ21の値に応じて、各スイッチング用信号のオン/オフが切り替わる。
従来方式の場合、スイッチング用信号のオン/オフのタイミングの精度が、搬送波周期Tの中をどこまでの分解能で処理するかに影響される。具体的には、実現できるタイミングの数が、図6のカウンタ21で表せる状態数に制限されるということであり、制限する際に、時間軸方向の量子化が、別途、必要になっているということである。この量子化が、D級電力増幅器の出力波形と理想スイッチング時の出力波形との差異を生じさせる。この差異の影響は、最終的なフィルタリング後にも、変調波の帯域内/帯域外の雑音として観測され、帯域外領域のスプリアス特性やEVM(Error Vector Magnitude)等、各種特性が劣化する。
従って、図6のカウンタ21の更新と、比較処理部22における比較処理は、雑音の発生レベルが許容できる程度になる、十分に高い動作クロックで実施する必要があることになる。
従って、図6のカウンタ21の更新と、比較処理部22における比較処理は、雑音の発生レベルが許容できる程度になる、十分に高い動作クロックで実施する必要があることになる。
しかし、同時に、無線周波数の制約で、ディジタル回路の動作クロックを無条件に高くできないことも考慮しなければならない。例えば、無線周波数(搬送波周波数)が100MHzであるとし、スイッチング信号を100MHzの周期の1/64の分解能で制御しようとしただけでも、ロジックの動作クロックは、6.4GHzとなる。このような高い動作クロックが必須になってしまうことは、ハードウェア実現を困難にする要因になる。
本発明は、この様な状況に鑑みて為されたものであり、スイッチング用信号生成処理において、パルス生成時のディジタル回路の動作クロックの制約を解決し、アウトフェージング方式電力増幅を適用可能な無線周波数範囲を拡大することが可能な電力増幅装置を提供することを目的とする。
上記目的を達成するために、本発明に係る電力増幅装置は、フルブリッジ型のD級電力増幅器を有するアウトフェージング方式の電力増幅装置において、送信する変調波の振幅、位相に基づき、2種類の搬送波周波数の正弦波を生成し、生成した正弦波から、前記D級電力増幅器をスイッチングするためのスイッチング用パルス信号を生成するスイッチング用信号生成回路を備え、前記スイッチング用信号生成回路は、生成された2種類の正弦波の位相情報を直交形式に変換するsin算出処理部およびcos算出処理部と、前記sin算出処理部および前記cos算出処理部から入力された各々の直交形式の位相情報をアナログ信号に変換するDA変換器と、前記DA変換器から入力されたアナログ信号から折り返し成分を除去する第1のフィルタと、前記第1のフィルタから入力されたアナログ信号から、ローカル信号を用いて正弦波を生成するアナログ直交変調器と、前記アナログ直交変調器から入力された正弦波から所定の無線周波数およびその近傍の成分を通過させる第2のフィルタと、基準電圧との比較により、前記第2のフィルタから入力された正弦波からスイッチング用パルス信号への変換を行うコンパレータと、を有することを特徴とする。
また、上記目的を達成するために、本発明に係る電力増幅装置は、上記した電力増幅装置において、前記直交形式の位相情報は、所定の間隔で、送信する前記変調波に基づいて更新することを特徴とする。
また、上記目的を達成するために、本発明に係る電力増幅装置は、フルブリッジ型のD級電力増幅器を有するアウトフェージング方式の電力増幅装置において、送信する変調波の振幅、位相に基づき、2種類の搬送波周波数の正弦波を生成し、生成した正弦波から、前記D級電力増幅器をスイッチングするためのスイッチング用パルス信号を生成するスイッチング用信号生成回路を備え、前記スイッチング用信号生成回路は、生成された2種類の正弦波の位相情報を基にして、所定の周波数で位相アキュムレータを更新し、位相アキュムレータの位相に対応する正弦波の振幅値を出力するDDS(Direct Digital Synthesizer)処理部と、前記DDS処理部から入力された正弦波の振幅値をアナログ信号に変換するDA変換器と、前記DA変換器から入力されたアナログ信号からクロック成分を除去する第2のフィルタと、基準電圧との比較により、前記第2のフィルタから入力されたアナログ信号からスイッチング用パルス信号への変換を行うコンパレータと、を有することを特徴とする。
また、上記目的を達成するために、本発明に係る電力増幅装置は、上記した電力増幅装置において、前記位相アキュムレータ出力に加える位相シフト値は、所定の間隔で、送信する前記変調波に基づいて更新することを特徴とする。
本発明によれば、スイッチング用信号生成処理において、パルス生成時のディジタル回路の動作クロックの制約を解決し、アウトフェージング方式電力増幅を適用可能な無線周波数範囲を拡大することができる。
<実施形態1> 以下、本発明の実施形態1に係る電力増幅装置について、図面を参照して説明する。図1は、本発明の実施形態1に係る電力増幅装置のスイッチング用信号生成回路の構成の一例を示すブロック図である。なお、本実施形態1において、スイッチング用信号生成回路で生成されるスイッチング用信号は、図4に示すような、フルブリッジ型のD級電力増幅器に接続することを想定している。また、図1において、図6と同様の構成については、同様の部番を付してある。
本実施形態1のスイッチング用信号生成回路は、図1に示すように、変調処理部1と、補間処理部2と、振幅算出処理部3と、振幅−位相変換処理部4と、乗算処理部5と、位相算出処理部6と、加算処理部7と、cos算出処理部8と、sin算出処理部9と、DA変換器10と、フィルタ13と、ローカル信号発生器11と、アナログ直交変調器12と、フィルタ13’と、コンパレータ14と、反転処理部15とから構成されている。
本実施形態1のスイッチング用信号生成回路では、まず、変調処理部1で送信する変調信号を生成し、補間処理部2により、搬送波周波数(またはそれに準ずる周波数)のレートにアップサンプリングする。
補間処理部2でのアップサンプリングの後、サンプルごとに、振幅算出処理部3および位相算出処理部6で、極形式表現(振幅値、位相値)に変換する。
補間処理部2でのアップサンプリングの後、サンプルごとに、振幅算出処理部3および位相算出処理部6で、極形式表現(振幅値、位相値)に変換する。
極形式表現に変換した後、振幅−位相変換処理部4で、振幅値から角度値φへの変換を行う。この角度値φにより、G1用制御パルスとG3用制御パルスとの相対位相を調整する。なお、G1側をφ/2進め、G3側をφ/2遅らせることで、相対関係を調整している。このため、乗算処理部5で角度値φを半分にしている。このとき、図4に示すフィルタ102でのフィルタリング後に、所望の振幅を再現できるように変換を行っている。
さらに、加算処理部7において、乗算処理部5からの角度値φ/2と、位相算出処理部6からの位相値θとにより、G1用制御パルスの位相(θ+φ/2)、G3用制御パルスの位相(θ−φ/2+π)を生成する。なお、位相情報の更新レートは、補間処理部2でのアップサンプリング処理の結果による。
各々の位相情報は、cos算出処理部8およびsin算出処理部9により、直交形式に変換し、その結果をDA変換器10でアナログ信号に変換する。なお、cos算出処理部8およびsin算出処理部9の具体的な処理方法は、既知の技術を使用し、本発明の本質ではないため、説明は省略する。
各々の直交形式の位相情報は、フィルタ13で折り返し成分を除去した後、アナログ直交変調器12に入力される。ここで、各々のアナログ直交変調器12のローカル信号の信号源としては、所望の無線周波数を出力するローカル信号発生器11をともに使用する。
アナログ直交変調器12の出力は、無線周波数及びその近傍の成分を通過させるフィルタ13'を経て、コンパレータ14に入力される。フィルタ13'は、上記無線周波数において群遅延(dθ/dω)が略0となることが望ましく、例えば、位相の変化が穏やかなベッセル特性のLPFとして設計される。
コンパレータ14では、フィルタ13'の出力と基準電圧との比較により、正弦波からスイッチング用パルス信号への変換を行う。なお、フィルタ13'の出力のDC成分が完全に除去されていれば、基準電圧を0Vにすることで、生成したパルス信号のデューティ比を50%にすることができる。
図4において、G1端子とG2端子、G3端子とG4端子に与える信号極性の関係は、基本的には、『一方が”オン”の場合、もう一方は”オフ”』という関係にしておく必要がある。そこで、反転処理部15において、G2=−G1、G4=−G3に相当する反転処理を行っている。
以上説明したように、本発明の実施形態1に係る電力増幅装置によれば、スイッチング用信号生成処理において、パルス生成時のディジタル回路の動作クロックの制約を解決し、アウトフェージング方式電力増幅を適用可能な無線周波数範囲を拡大することができる。
<実施形態2> 以下、本発明の実施形態2に係る電力増幅装置について、図面を参照して説明する。図2は、本発明の実施形態2に係る電力増幅装置のスイッチング用信号生成回路の構成の一例を示すブロック図である。なお、本実施形態2において、スイッチング用信号生成回路で生成されるスイッチング用信号は、図4に示すような、フルブリッジ型のD級電力増幅器に接続することを想定している。また、図2において、図1、図6と同様の構成については、同様の部番を付してある。
本実施形態2のスイッチング用信号生成回路は、図2に示すように、変調処理部1と、補間処理部2と、振幅算出処理部3と、振幅−位相変換処理部4と、乗算処理部5と、位相算出処理部6と、加算処理部7と、DDS(Direct Digital Synthesizer)処理部16と、DA変換器10と、フィルタ13’’と、コンパレータ14と、反転処理部15とから構成されている。
なお、本実施形態2のスイッチング用信号生成回路において、加算処理部7までの2種類の位相情報算出までの過程、並びにフィルタ13''以降の処理過程は、実施形態1のスイッチング用信号生成回路と同様であるため、説明は省略する。
各々の位相情報は、DDS処理部16に入力される。DDSとは、図3に示すような、設定した周波数(位相更新量)で位相アキュムレータを更新し、位相アキュムレータの内容(位相)に対応する正弦波の振幅値を出力する処理の一般的な名称である。
本実施形態2においては、図3のDACを含まない構成のDDSを用いている。本実施形態2は、正弦波の生成まではFPGA等で実施する構成であると言い換えることができる。
本実施形態2においては、図3のDACを含まない構成のDDSを用いている。本実施形態2は、正弦波の生成まではFPGA等で実施する構成であると言い換えることができる。
また、2つのDDS処理部16は、同一タイミングで初期化し、位相アキュムレーション値を一致させた状態で処理を行う。また、加算処理部7で求めた位相値は、各々のDDS処理部16において、位相アキュムレーション値をオフセットさせる値として使用する。
以上説明したように、本発明の実施形態2に係る電力増幅装置によれば、スイッチング用信号生成処理において、パルス生成時のディジタル回路の動作クロックの制約を解決し、アウトフェージング方式電力増幅を適用可能な無線周波数範囲を拡大することができる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
本発明は、D級電力増幅器を用いた電力増幅装置を製造する産業で利用される。
1:変調処理部、2:補間処理部、3:振幅算出処理部、4:振幅−位相変換処理部、5:乗算処理部、6:位相算出処理部、7:加算処理部、8:cos算出処理部、9:sin算出処理部、10:DA変換器、11:ローカル信号発生器、12:アナログ直交変調器、13,13’,13’’:フィルタ、14:コンパレータ、15:反転処理部、16:DDS処理部、18:正規化処理部、19:ON区間算出処理部、20:量子化処理部、21:カウンタ、22:比較処理部、23:反転処理部、101:D級電力増幅器、102:フィルタ。
Claims (4)
- フルブリッジ型のD級電力増幅器を有するアウトフェージング方式の電力増幅装置において、
送信する変調波の振幅、位相に基づき、2種類の搬送波周波数の正弦波を生成し、生成した正弦波から、前記D級電力増幅器をスイッチングするためのスイッチング用パルス信号を生成するスイッチング用信号生成回路を備え、
前記スイッチング用信号生成回路は、
生成された2種類の正弦波の位相情報を直交形式に変換するsin算出処理部およびcos算出処理部と、
前記sin算出処理部および前記cos算出処理部から入力された各々の直交形式の位相情報をアナログ信号に変換するDA変換器と、
前記DA変換器から入力されたアナログ信号から折り返し成分を除去する第1のフィルタと、
前記第1のフィルタから入力されたアナログ信号から、ローカル信号を用いて正弦波を生成するアナログ直交変調器と、
前記アナログ直交変調器から入力された正弦波から所定の無線周波数およびその近傍の成分を通過させる第2のフィルタと、
基準電圧との比較により、前記第2のフィルタから入力された正弦波からスイッチング用パルス信号への変換を行うコンパレータと、
を有することを特徴とする電力増幅装置。 - 請求項1記載の電力増幅装置において、前記直交形式の位相情報は、所定の間隔で、送信する前記変調波に基づいて更新することを特徴とする電力増幅装置。
- フルブリッジ型のD級電力増幅器を有するアウトフェージング方式の電力増幅装置において、
送信する変調波の振幅、位相に基づき、2種類の搬送波周波数の正弦波を生成し、生成した正弦波から、前記D級電力増幅器をスイッチングするためのスイッチング用パルス信号を生成するスイッチング用信号生成回路を備え、
前記スイッチング用信号生成回路は、生成された2種類の正弦波の位相情報を基にして、所定の周波数で位相アキュムレータを更新し、位相アキュムレータの位相に対応する正弦波の振幅値を出力するDDS(Direct Digital Synthesizer)処理部と、
前記DDS処理部から入力された正弦波の振幅値をアナログ信号に変換するDA変換器と、
前記DA変換器から入力されたアナログ信号からクロック成分を除去する第2のフィルタと、
基準電圧との比較により、前記第2のフィルタから入力されたアナログ信号からスイッチング用パルス信号への変換を行うコンパレータと、
を有することを特徴とする電力増幅装置。 - 請求項3記載の電力増幅装置において、前記位相アキュムレータ出力に加える位相シフト値は、所定の間隔で、送信する前記変調波に基づいて更新することを特徴とする電力増幅装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015124889 | 2015-06-22 | ||
JP2015124889 | 2015-06-22 | ||
PCT/JP2016/067221 WO2016208410A1 (ja) | 2015-06-22 | 2016-06-09 | 電力増幅装置 |
Publications (4)
Publication Number | Publication Date |
---|---|
JP6282000B2 JP6282000B2 (ja) | 2018-02-21 |
JPWO2016208410A1 JPWO2016208410A1 (ja) | 2018-03-15 |
JPWO2016208410A6 true JPWO2016208410A6 (ja) | 2018-03-15 |
JP6282000B6 JP6282000B6 (ja) | 2018-06-27 |
Family
ID=57584874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017525188A Active JP6282000B6 (ja) | 2015-06-22 | 2016-06-09 | 電力増幅装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10250205B2 (ja) |
JP (1) | JP6282000B6 (ja) |
WO (1) | WO2016208410A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0905023D0 (en) | 2009-03-24 | 2009-05-06 | Univ Erasmus Medical Ct | Binding molecules |
US11726790B2 (en) * | 2019-12-12 | 2023-08-15 | Intel Corporation | Processor and instruction set for flexible qubit control with low memory overhead |
CN111610737A (zh) * | 2020-05-21 | 2020-09-01 | 河北时光射频技术有限公司 | 基于数字矢量调制信号幅度和相位的系统及方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69908333T2 (de) * | 1998-04-02 | 2004-09-09 | Ericsson Inc. | Chireix/doherty hybridverstärker für leistungswellenformsynthese |
US6593806B1 (en) | 2001-08-10 | 2003-07-15 | Cirrus Logic, Inc. | Circuits and methods for compensating switched mode amplifiers |
JP2003229770A (ja) | 2002-01-31 | 2003-08-15 | Mitsubishi Electric Corp | 無線通信装置 |
US20040232978A1 (en) | 2003-05-23 | 2004-11-25 | Easson Craig Alexander | Filterless class D amplifiers using spread spectrum PWM modulation |
JP4012165B2 (ja) * | 2004-03-23 | 2007-11-21 | 松下電器産業株式会社 | 送信機 |
US8022759B2 (en) * | 2006-11-01 | 2011-09-20 | Telefonaktiebolaget L M Ericsson (Publ) | Dynamic range improvements of load modulated amplifiers |
JP5347892B2 (ja) | 2009-10-13 | 2013-11-20 | 日本電気株式会社 | 送信器 |
US8878622B2 (en) * | 2011-04-07 | 2014-11-04 | Infineon Technologies Ag | System and method for generating a pulse-width modulated signal |
WO2013019819A2 (en) * | 2011-07-31 | 2013-02-07 | The Regents Of The University Of California | Zero-voltage-switching contour based outphasing power amplifier |
US8971398B2 (en) * | 2011-09-19 | 2015-03-03 | Infineon Technologies Ag | System and method for generating a radio frequency pulse-width modulated signal |
WO2013042754A1 (ja) | 2011-09-23 | 2013-03-28 | 日本電気株式会社 | 電力増幅装置 |
JP6446192B2 (ja) * | 2014-02-17 | 2018-12-26 | パナソニック株式会社 | 送信装置及び送信方法 |
-
2016
- 2016-06-09 JP JP2017525188A patent/JP6282000B6/ja active Active
- 2016-06-09 WO PCT/JP2016/067221 patent/WO2016208410A1/ja active Application Filing
- 2016-06-09 US US15/736,327 patent/US10250205B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9660599B2 (en) | Radio frequency power amplifier including a pulse generator and matching network circuit | |
TWI524662B (zh) | A system and a method for amplifying one or more input signals to generate one or more output signals | |
JP6282000B6 (ja) | 電力増幅装置 | |
US9991904B2 (en) | Digital modulation device, and digital modulation method | |
JP6344394B2 (ja) | 送信機及びその制御方法 | |
KR20170016947A (ko) | 디지털 송신기의 변조 회로, 디지털 송신기 및 신호 변조 방법 | |
TWI513249B (zh) | 數位傳送器及其信號處理方法 | |
US9362888B2 (en) | Devices and methods for converting digital signals | |
US8179957B2 (en) | Quadrature pulse-width modulation methods and apparatus | |
JPWO2016208410A6 (ja) | 電力増幅装置 | |
CN110957983B (zh) | 一种三频率伪随机可变的扩频调制方法及用该方法构建的免滤波脉冲宽度调制器 | |
US10284400B2 (en) | Delta-sigma modulator, transmitter, and integrator | |
JP2006129366A (ja) | Pwmドライバおよびこれを用いたd級増幅器 | |
US7403066B2 (en) | Method and system for creating a spectral null in a switching amplifier | |
JP5347892B2 (ja) | 送信器 | |
JP5124645B2 (ja) | スイッチ・モード電力増幅器の信号変調 | |
US7760041B2 (en) | Pulse-width modulator methods and apparatus | |
US20160291935A1 (en) | Spectral Shaping of Pseudorandom Binary Sequence | |
JP3927478B2 (ja) | D/aコンバータ | |
Haslach et al. | New efficient architectures for RF pulse width modulators | |
EP2733846B1 (en) | Envelope modulator and method of operating an envelope modulator | |
TW202046647A (zh) | 數位類比轉換器裝置和數位類比轉換方法 | |
JP6164208B2 (ja) | 送信機および送信方法 | |
JP2004072734A (ja) | データ生成方法、データ生成器、およびそれを用いた送信機 | |
US20050225463A1 (en) | High-speed MASH sigma-delta modulator architecture and method of operation thereof |