JP5124645B2 - スイッチ・モード電力増幅器の信号変調 - Google Patents

Description

発明の技術分野
本発明は、スイッチ・モード無線周波数電力増幅器の分野に関する。より詳細には、本発明は、電力増幅器に提供されるベース・バンド信号を変調する方法、電力増幅器に提供されるベース・バンド信号を変調する変調装置、ならびにそのような変調装置を備えるスイッチ・モード電力増幅装置及び無線伝送装置に関する。

背景技術
スイッチ・モード（switched-mode）は、無線周波数（ＲＦ）電力増幅器において高い電力効率を達成する新技術である。スイッチ・モードとは、パワー・トランジスタが完全に導通したＯＮ状態と完全に遮断されたＯＦＦ状態のいずれかであることを意味する。この技術は、ピーク電力時だけでなくバック・オフ信号でも高い効率、理想的には１００％の効率を達成する可能性がある。出力部では多くの場合、スイッチ周波数の望ましくない高調波を除去するためにフィルタが必要となる。

複数のチャネル又は搬送波が組み合わされ（ＷＣＤＭＡ、ＯＦＤＭ）、その結果ピーク対平均比が高くなる現代のデジタル複素変調技法のレベル分布と整合するように、最大ピーク電力からの信号レベル範囲が大きくとられる場合は、高い電力効率を有することが重要となる。

ＲＦ搬送波、又は搬送波の組合せは、帯域通過ＲＦ信号を構成する。かかる帯域通過ＲＦ信号を実現する１つの手法は、搬送波周波数で動作するスイッチ・モード電力増幅器のパルス幅変調（ＰＷＭ）及びパルス位置変調（ＰＰＭ）を使用することである。

概念上のスイッチ・モード無線アーキテクチャでは、一般的なスイッチ変調器が、最後の帯域通過フィルタを経た信号が所望のＲＦ信号を構成するように、正しいスイッチ位置を有するバイナリ・レベル信号を増幅器に提示する。従来のスイッチ・モード無線アーキテクチャでは、所望の搬送波周波数で動作する発振器を位相変調することによって、又はベース・バンド信号をＲＦにアップ・コンバートし位相情報を抽出することによってパルス位置を変換するための位相情報も必要となる。このような従来の無線向けスイッチ・モード技法は、欧州特許出願公開第ＥＰ１２７１８７０Ａ２号、米国特許出願公開第２００４／０２４６０６０号、及びRosnell, S.; Varis, J., “Bandpass pulse-width modulation (BP-PWM)”, Microwave Symposium Digest, 2005 IEEE MTT-S, International, 12-17 June 2005 Page(s): 731-734に記載されている。

帯域通過ＲＦ信号を実現する別の方法は、ＲＦ搬送波周波数の４倍の周波数で動作する帯域通過デルタ・シグマ（ＤＳ）変調を使用することである。また別の方法は、Keyzer, J.; Uang, R.; Sugiyama, Y.; Iwamoto, M.; Galton, I.; Asbeck, P. M., “Generation of RF pulsewidth modulated microwave signals using Delta-Sigma modulation” Microwave Symposium Digest, 2002 IEEE MTT-S International, Volume 1, 2-7 June 2002 Page(s): 397-400に記載されるように、個別の振幅及び位相信号毎の低域通過低分解能ＤＳ変調器と、相補型離散時間低粒度ＰＷＭ／ＰＰＭとを組み合わせることである。

この場合も、ＤＳ変調プロセスで生成される高レベルの帯域外広帯域雑音を抑制するために、出力フィルタが必要となる。

固定サンプリング周期のＰＷＭとＰＰＭを組み合わせて使用する１つの固有の問題は、そのような組合せに付随するラップ・アラウンドの困難さである。パルスは、次のサンプリング周期まで持続し、又は同じサンプリング周期内に±１８０度の位相シフトで折り返すことになる。位相マッピングが±１８０度の境界を越える場合は、位相跳躍による問題も生じる。これらのタイプの問題は、上記のどの文献でも解決されていない。

位相跳躍の問題は、低分解能のＤＳ変調が適用される場合に位相が±１８０度の境界付近にあるときは、高い周波数の広帯域雑音で整形された位相信号によってしばしば複数の連続的な位相跳躍がもたらされるために、更に悪化することになる。

ＤＳ変調器は、安定性の理由から入力信号を最大のフル・スケール（ＦＳ）までマッピングすることはできない。最大安定レベルは、０．５ＦＳ未満とされることが多い。極座標表現ＤＳとＰＷＭ／ＰＷＰの組合せにおける位相信号では、位相信号のある種のバック・オフを使用する必要がある。上記の問題の深刻さは、位相量子化ステップを増加させることで軽減される。

極性信号は非常に広帯域であり、位相信号（ＢＷ〜ｆｓ。但し、ｆｓはサンプリング周波数、ＢＷは帯域幅。）に至っては、振幅信号（ＢＷ〜０．１ｆｓ）よりもずっと広帯域となる。これらの信号は、比較的狭いＤＳ通過帯域（〜０．０５ｆｓ）外で切り捨てられ、その結果、ＤＳ変調との組合せでは情報が失われることになる。

多段階分解能ＤＳ変調及びＰＷＭの組合せに伴う深刻な問題は、高レベルの帯域外ＤＳ雑音、及びパルス幅マッピングに対する振幅の非線形性によって通過帯域内で生じる相互変調（intermodulation : IM）である。

このＩＭは、アークサイン・プリディストーション（arcsine pre-distortion）を適用することによって対処することはできない。というのも、アークサイン・プリディストーションは、パルス・シーケンスの第１高調波に配置される搬送波周波数周辺の狭帯域（ｆｃ＝ｆｓ）でのみ正確さが確保されるからである。更に、アークサイン・プリディストーションは実際、ＤＳ変調器の前ではなくＤＳ変調器の後にＤＳ振幅レベル又はＰＷＭのパルス幅に適用される。プリディストータ（ｐｒｅ−ｄｉｓｔｏｒｔｅｒ）をＤＳの前に配置して上記の問題をある程度軽減することは、ＰＷＭのＤＳ分解能及び時間粒度が高い場合にのみ可能となる。

ＰＷＭ／ＰＰＭ手法をＤＳ変調で補完することにより、幅及び位置がデジタル形式で定義されるときの時間粒度の問題を確実に軽減することができる。一方、純粋なＰＷＭ／ＰＰＭでは、６０〜７０ｄＢのダイナミック・レンジを達成する上で少なくとも５１２の時間ステップ粒度と、対応する高クロック周波数とが必要となる。

従来のＰＷＭに対する振幅入力信号がゼロに達したときは、パルス幅もゼロとなる。これにより、スイッチ・モード電力増幅器では、パワー・トランジスタの非ゼロの立ち上がり及び立ち下がり時間に起因する問題が発生する。これらのトランジスタは、所望の完全に導通したＯＮ状態又は完全なＯＦＦ状態に至らず、その結果、パルスが全振幅に達しないときは入力レベルからパルス領域へのマッピングが非線形となることから、ＩＭが引き起こされる。

したがって、上述の問題の１つ又は複数を解決することが必要とされている。

発明の要約
本発明は、スイッチ・モード電力増幅器の信号変調に関連する１つ又は複数の課題を解決することを目的とする。

本発明の一目的は、従来の変調解決策に関連する課題の１つ又は複数を解決するベース・バンド信号変調方法を提供することである。

本発明の第１の態様によれば、この目的は、少なくとも１つの電力増幅器に提供されるベース・バンド信号を変調する方法であって、
２つのカルテシアン信号（Cartesian signal）として提供されるベース・バンド信号を受信するステップと、
受信された各カルテシアン信号の信号サンプルを２つの中間信号が形成されるように別々にマッピングするステップであって、
各カルテシアン信号の各サンプルは、
共通のサンプリング間隔を使用してサンプリングされ、
互いに分離され且つゼロに対して対称に提供される２つの非ゼロ・レベルのみを含む限られた数の信号レベルのうちの１つを有する対応する中間信号セクションにマッピングされる、
ステップと、
対応する中間信号の各中間信号セクションを、前記サンプリング間隔をカバーする、対応するパルス列の各セグメントにマッピングするステップであって、
対応する信号セクションが正の信号レベルを有する場合には、前記セグメントの半分で正パルスを提供し、
対応する信号セクションが負の信号レベルを有する場合には、前記セグメントの他の半分で正パルスを提供する
ことによって実行されるステップと、
各中間信号に関するパルス列セグメントから構成されるパルスの列を形成するステップと、
前記列のうちの一方のパルスを他方のパルスに対して遅延させるステップと、
２つの前記列を少なくとも１つの電力増幅器に提供するために合成するステップと、
を含む方法によって達成される。

有利なことに、前記中間信号セクションへのマッピングは、デルタ・シグマ変調を使用して実行することができる。

本発明の別の目的は、従来の変調解決策に関連する課題の１つ又は複数を解決する変調装置を提供することである。

本発明の第２の態様によれば、この目的は、少なくとも１つの電力増幅器に提供されるベース・バンド信号を変調する変調装置であって、
２つのカルテシアン信号として提供されるベース・バンド信号を受信する入力部と、
第１及び第２のマッピング・ユニットであって、それぞれ、
対応する受信カルテシアン信号の信号サンプルを２つの中間信号が形成されるようにマッピングする、
ように構成され、
各カルテシアン信号の各サンプルは、共通のサンプリング間隔を使用してサンプリングされ、
前記マッピングは、互いに分離され且つゼロに対して対称に提供される２つの非ゼロ・レベルのみを含む限られた数の信号レベルのうちの１つを有する対応する中間信号セクションに単一のサンプルをマッピングするステップを含む、
第１及び第２のマッピング・ユニットと、
第１及び第２の処理ユニットであって、それぞれ、
対応する中間信号の各中間セクションを、前記サンプリング間隔をカバーする、対応するパルス列の各セグメントにマッピングする、
ように構成され、
前記マッピングは、
対応する信号セクションが正の信号レベルを有する場合には、前記セグメントの半分で正パルスを提供し、
対応する信号セクションが負の信号レベルを有する場合には、前記セグメントの他の半分で正パルスを提供する、
ステップを含み、
対応する中間信号に関する信号列セグメントから構成されるパルスの列を形成する、
ように更に構成された第１及び第２の処理ユニットと、
前記列のうちの一方のパルスを他方のパルスに対して遅延させるように構成された遅延ユニットと、
２つの前記列を少なくとも１つの電力増幅器に提供するために合成するように構成された合成ユニットと、
を備える変調装置によって達成される。

有利なことに、前記第１及び第２のマッピング・ユニットは、デルタ・シグマ変調器とすることができる。

有利なことに、前記変調装置は、スイッチ・モード電力増幅装置内、ならびに基地局や移動局等の無線伝送装置内に設けることができる。

本発明は、以下の効果を奏する。セグメントの半分を占有する正パルスを提供することにより、先述のラップ・アラウンド及び位相跳躍の問題が回避される。これにより、全体の無線アーキテクチャも大幅に簡略化される。一方のパルス列を他方のパルス列に対してシフトさせることにより、合成信号の適切な直交位相関係が達成される。量子化ステップ数を２又は３に制限することにより、処理ユニットを簡略化することが可能となり、最適化は、マッピング・ユニットにのみ焦点を絞ればよくなる。これにより、増幅器段の高い効率の達成が容易となる。更に、本発明のこの特徴を用いると、帯域通過ＲＦ信号のパルス幅変調で通常使用されるアークサイン・プリディストータを取り除くことが可能となる。これは、すべての非線形的な反対称関数（この場合は入力レベルからパルス幅へのマッピング）が使用される各量子化レベルを通過することで可能となる。

本明細書で使用される「備える／含む（comprises／comprising）」という用語は、本明細書で言及される特徴、ステップ、又は構成要素の存在を示すものであって、それらの用語の使用により、１つ又は複数の他の特徴、ステップ、構成要素、又はそれらから成る群の存在又は追加が排除されるわけではないことを強調しておく。

以下では添付図面を参照して本発明をより詳細に説明する。

スイッチ・モード電力増幅器とフィルタとに接続された本発明の第１の実施形態に係る変調装置のブロック略図である。 本発明の第１の実施形態に係る変調装置から提供されるいくつかの信号を示す概略図である。 本発明に係る信号変調方法の概略フローチャートである。 １対のスイッチ・モード電力増幅器とフィルタとに接続された本発明の第２の実施形態に係る変調装置のブロック略図である。 本発明の第２の実施形態に係る変調装置から提供されるいくつかの信号を示す概略図である。 互いに通信し、それぞれ本発明に係る変調装置を含むことが可能な１つの基地局及び１つの移動局から構成される２つの無線伝送装置を示す図である。

本発明は、例えば２．５Ｇネットワークやそれ以降の世代の無線ネットワークの通信に有利な形で使用され得るスイッチ・モードＲＦ（無線周波数）電力増幅器向けに提供される変調装置に関するものである。ＲＦ電力増幅器をＰＷＭ変調と組み合わせて使用するときの１つの例示的な問題は、上述のラップ・アラウンドの問題である。本発明は、この状況を改善することを目的とする。

図１のブロック略図には、スイッチ・モード電力増幅器２４と出力フィルタ２６とに接続された本発明の第１の実施形態に係る変調装置１０が示される。変調装置１０は、点線ボックスで示され、いくつかの異なるユニットを含む。変調装置１０は、ベース・バンド信号のＩ（同相）信号及びＱ（直交）信号から構成される信号サンプルを受信する入力部を含む。本例では、変調装置は、このようなベース・バンド信号のサンプルを採取するサンプリング・ユニットも含むことができることを理解していただきたい。別法として、サンプルは、変調ユニットの外部の別の装置によって採取されてもよい。本発明によれば、ベース・バンド信号は、１対の極性信号としてではなく１対のカルテシアン信号（Ｃａｒｔｅｓｉａｎ ｓｉｇｎａｌｓ）として提供される。装置１０は、Ｉ信号サンプル及びＱ信号サンプルをそれぞれ受け取る第１のマッピング・ユニット１２及び第２のマッピング・ユニット１４を備える。第１のマッピング・ユニット１２は、第１の処理ユニット１６に接続され、第１の処理ユニット１６は、遅延ユニット２０に接続される。Ｑ信号サンプルを処理するために、第２のマッピング・ユニット１４は、第２の処理ユニット１８に接続される。第２の処理ユニット１８及び遅延ユニット２０は更に、第１の合成ユニット（組み合わせユニット）２２に接続される。第１の合成ユニットは更に、スイッチ・モード電力増幅器２４に接続され、スイッチ・モード電力増幅器２４は、フィルタ２６を介してＲＦ出力信号Ｏを提供する。本例では、第１及び第２のマッピング・ユニット１２及び１４は、デルタ・シグマ変調ユニットとして提供されることが好ましい。しかしながら、本発明によれば他のタイプの変調を使用することもできることを理解していただきたい。

次に、図１の装置１０の動作について説明する。ここでは、図１に見られるいくつかの信号を示す図２と、本発明の第１の実施形態にかかるベース・バンド信号を変調する方法で実行されるいくつかの方法ステップのフローチャートを示す図３とを参照する。

まず、ステップ２８で、第１及び第２のマッピング・ユニット１２及び１４は、カルテシアン信号Ｉ及びＱの信号サンプルを受信する。本例では、これらの信号サンプルは、共通、且つ、固定のサンプリング間隔ＳＩでサンプリングされる。すなわち、すべてのサンプルについて同じサンプリング間隔ＳＩが使用される。次に、ステップ３０で、第１のマッピング・ユニット１２は、第１の中間信号Ｓ１を形成するＩ信号の信号サンプルをマッピングし、第２のマッピング・ユニット１４は、第２の中間信号Ｓ２を形成するＱ信号の信号サンプルをマッピングする。本発明の第１の実施形態によれば、このマッピングにおいて、各サンプルは、ゼロに対して対称な２つの正規化レベルにマッピングされる。このマッピングは、双極型である。本例では、各レベルはいずれも正規化レベル＋１及び−１にマッピングされる。しかしながら、各レベルがゼロに対して対称であり、且つ、同じ絶対値を有する限り、他のどのようなレベルが提供されてもよいことを理解していただきたい。

したがって、これらの信号サンプルからは、それぞれサンプリング間隔ＳＩの長さを有するいくつかのセクションから構成される２つの中間信号Ｓ１及びＳ２が提供される。本例では、各セクションは、１つのサンプルのマッピングに対応する。そのため、各中間信号セクションには、正の信号サンプルに関する一定の正の信号レベルと、負の信号サンプルに関する一定の負の信号レベルとが提供される。図２から分かるように、例示的な各Ｉ信号サンプルは、＋１、＋１、−１、−１のセクションを有する信号にマッピングされ得る一方、例示的なＱ信号サンプルは、−１、＋１、−１、＋１のセクションを有する信号Ｓ２にマッピングされ得る。このマッピングは、本例では通常のデルタ・シグマ変調原理に従って２つの双極レベルとされる。そのため、第１及び第２のマッピング・ユニット１２及び１４は、２つの量子化レベル＋１及び−１を有することが分かる。次に、Ｉ信号サンプルに対応する中間信号Ｓ１は、第１の処理ユニット１６に提供され、Ｑ信号サンプルに対応する中間信号Ｓ２は、第２の処理ユニット１８に提供される。

本例では、ステップ３２で、第１及び第２の処理ユニット１６及び１８はいずれも、中間信号Ｓ１及びＳ２の各中間信号セクションをそれぞれパルス列Ｓ３及びＳ４の各パルス列セグメントにマッピングする。本例では、これらのセグメントは、サンプリング間隔ＳＩの長さを有する又はその長さをカバーする。このマッピングでは、以下のようにマッピングが実行される。処理対象の中間セクションが正レベル、本例では＋１を有する場合は、セグメントの半分、本例では前半部分、好ましくはセグメントの第１クォータで提供される正パルスが生成される。また、中間セクションが負レベル、本例では−１を有する場合にも、正パルスが生成される。但し、本例では、パルスはセグメントの他の半分、本例では後半部分でも提供される。また、本例では、このパルスは、セグメントの第３クォータで提供されることが好ましい。したがって、各セグメントは、サンプリング間隔ＳＩの１クォータにそれぞれ対応し得るいくつかのスロットを有することができることが分かる。それ故、正の信号セクションに関するパルスは、セグメントの半分の第１スロットで提供され、負の信号セクションに関するパルスは、セグメントの他の半分の第１スロットで提供される。更に、パルス列のすべてのパルスは、同じパルス幅とすることができる。

このようにして、中間信号Ｓ１及び中間信号Ｓ２の様々なセクションは、Ｉパルス列Ｓ３及びＱパルス列Ｓ４を形成するために様々なセグメントにマッピングされる。信号Ｓ１は４つのセクションを有するように例示されているため、信号Ｓ３は、セグメントの１クォータにそれぞれ対応する４つのスロットを有するように例示されている。信号Ｓ１は＋１、＋１、−１、−１の例示的なレベルを有するため、信号Ｓ３は、第１及び第２セグメントの第１クォータ、ならびに第３及び第４セグメントの第３クォータにそれぞれ正パルスを有する。同様に、信号Ｓ２は−１、＋１、−１、＋１の例示的なレベルを有することから、信号Ｓ４は、第２及び第４セグメントの第１クォータ、ならびに第１及び第３セグメントの第３クォータにそれぞれ正パルスを有する。処理ユニットは、パルス配置機能が追加されたＰＷＭ回路の形で提供することができる。パルス幅がすべてのセグメントで同じであるため、これらの処理ユニットの実装は更に容易となる。しかしながら、各パルスの幅が同じであるとはいえ、処理ユニットは、ＰＷＭの使用に限定されるわけではなく、セクションの極性によってセグメント内の配置だけが決定され、既知の固定幅のパルスが中間信号セクション用に生成され得るように簡略化することもできることを理解していただきたい。

Ｉ信号とＱ信号は互いに９０度位相が異なるため、一方の信号を他方に対して遅延させ、その遅延の結果、一方のパルス列が他方のパルス列の後に続くサンプル間隔の１クォータで提供されるようにすれば、これらを１つの信号に組み合わせることが可能となる。この理由から、本例ではステップ３６で、遅延ユニット２０は、Ｉパルス列Ｓ３をサンプリング間隔ＳＩの１クォータ又はセグメントの１クォータだけ遅延させ、その結果は信号Ｓ５に示されている。次にステップ３８で、遅延されたＩパルス列Ｓ５及びＱパルス列Ｓ４は、各パルスが互いに加えられるように第１の合成ユニット２２で合成され、その結果、合成パルス列Ｓ６が得られる。本例では、Ｉパルス列の各パルスは、各セグメントの第２又は第４スロットで終了するので、オーバーラップは生じない。次にステップ４０で、この合成パルス列Ｓ６は、スイッチ・モード電力増幅器２４に提供され、スイッチ・モード電力増幅器２４によって増幅される。次に、増幅された合成パルス列は、フィルタ２６の帯域通過フィルタリングにかけられ、出力信号Ｏとして提供され、結果としてＲＦ帯域通過出力信号Ｏが得られる。

本発明によれば、マッピング・ユニット及び処理ユニットを経由する同相（Ｉ）ブランチと直交（Ｑ）ブランチとで別々の経路が維持され、これらの経路は、後でカルテシアン・ベース・バンド信号から帯域通過ＲＦ信号を生成するために、処理ユニットによるマッピングが実行された後に組み合わされる。セグメントの異なるクォータを占有する正パルスを常に提供することにより、先述のラップ・アラウンド及び位相跳躍の問題が回避される。これにより、全体の無線アーキテクチャも大幅に簡略化される。Ｉパルス列をＱパルス列に対してシフトさせることによって、合成信号（ｃｏｍｂｉｎｅｄ ｓｉｇｎａｌ）の適切な直交位相関係、すなわち、Ｉ＋ｊＱが達成される。量子化ステップ数は２に制限され、本例では正規化値−１及び＋１に制限される。また、処理ユニットの離散時間粒度は、使用される時間シフト位置に対応するサンプリング間隔ＳＩの１／４にそれぞれ相当する４つの時間ステップに制限され得る。この場合、各パルスは、それらの位置に収まるようにＳＩの１／４の固定幅を有する。したがって、処理ユニットを簡略化することができ、また、デジタル形式で定義される連続的な又は高い粒度のパルス幅を有する従来のＰＷＭ変調を使用せずに、処理ユニットを提供することが可能となる。この場合、最適化は、有利なことにデルタ・シグマ変調器とすることが可能なマッピング・ユニットにのみ焦点を絞ればよくなる。これにより、増幅器段の高い効率の達成が容易となる。更に、本発明を用いると、帯域通過ＲＦ信号のＰＷＭで通常使用されるアークサイン・プリディストータを取り除くことが可能となる。これは、すべての非線形的な反対称関数（この場合は入力レベルからパルス幅へのマッピング）が−１と＋１の各点を通過する故に可能となる。更に、アークサイン・プリディストーションは、実際、最初のマッピング前に信号ではなく量子化レベル又はパルス幅に適用されるので、性能に悪影響を及ぼすことになる。

いくつかの状況では、上述の２つの量子化レベルよりも多くの量子化レベルを使用することが好ましい可能性がある。この場合、いくつかの状況では、量子化レベルをセグメント内の単極パルスにだけマッピングすることは、マッピング・ユニットから生じる高レベルの帯域外雑音、及び単極パルスに対する３レベル・マッピング（事実上の半波整流）の非線形性によって通過帯域内の相互変調が生じる恐れがあるため、実現可能性はずっと低くなる。

次に、この状況を解決する本発明の第２の実施形態について説明する。ここでは、１対のスイッチ・モード電力増幅器２４Ａ及び２４Ｂとフィルタ２６とに接続された本発明の第２の実施形態に係る変調装置１０’のブロック略図である図４と、本発明の第２の実施形態に係る変調装置から提供されるいくつかの信号の概略図である図５とを参照する。

図４の装置１０’は、第１の合成ユニット２２に接続された分割ユニット（ｓｐｌｉｔｔｉｎｇ ｕｎｉｔ）２３を含む点で図１の装置１０と異なる。この分割ユニットは、第１のスイッチ・モード電力増幅器２４Ａ及び第２のスイッチ・モード電力増幅器２４Ｂに接続され、第１及び第２のスイッチ・モード電力増幅器２４Ａ及び２４Ｂはいずれも、第２の合成ユニット２５に接続され、第２の合成ユニット２５は、最終的にフィルタ２６に接続される。第２の合成ユニット２５は、本例では変調装置１０’の外部に設けられるように図示されている。

図５から明らかなように、いくつかの動作上の差異が存在する。

第１の実施形態の場合と同様に、第１及び第２のマッピング・ユニット１２及び１４は、まず、Ｉ信号及びＱ信号の信号サンプルを受信し、それらを中間信号Ｓ１’及びＳ２’が提供されるようにマッピングする。本発明の第２の実施形態によれば、各サンプルは、いくつかの量子化レベルにマッピングされる。本例では、第１の実施形態の場合と同様に、それらのレベルのうちの２つは、ゼロに対して対称となるように＋１及び−１として提供される。しかしながら、本例では、一定のゼロ・レベルである第３のレベルも存在する。図５から分かるように、例示的なＩ信号サンプルは、＋１、０、−１、−１のセクションを有する中間信号Ｓ１’にマッピングされ得る一方、例示的なＱ信号サンプルは、０、＋１、０、＋１のセクションを有する中間信号Ｓ２’にマッピングされ得る。そのため、第１及び第２の処理ユニット１６及び１８はいずれも、中間信号Ｓ１’及びＳ２’の各中間信号セクションをそれぞれパルス列Ｓ３’及びＳ４’の各パルス列セグメントにマッピングする。このマッピングでは、以下のようにマッピングが実行される。処理対象の中間セクションが正レベル、すなわち、＋１を有する場合には、セグメントの半分、本例では前半部分、好ましくはセグメントの第１クォータで提供される正パルスが生成される。但し、正レベルに関しては、セグメントの他の半分、本例では後半部分で追加的な負パルスも提供される。また、この負パルスは、セグメントの第３クォータで提供されることが好ましい。一方、中間セクションが負レベル、すなわち、−１を有する場合には、先述のとおりセグメントの他の半分、本例では後半部分に正パルスが現れる。この正パルスもまた、セグメントの第３クォータに現れることが好ましい。但し、負レベルに関しては、セグメントの前記半分、本例では前半部分、好ましくはセグメントの第１クォータで追加的な負パルスも提供される。最後に、ゼロ・レベルではどのようなパルスも提供されない。その代わりに、空セグメントが提供される。その後、これらの様々なセクションからＩパルス列Ｓ３’及びＱパルス列Ｓ４’が形成される。例示的な信号Ｓ１’は＋１、０、−１、−１のレベルを有するので、信号Ｓ３’は、第１セグメントの第１クォータ内の正パルスと、第１セグメントの第３クォータ内の負パルスと、空の第２セグメントと、第３及び第４セグメントの各第３クォータ内の正パルスと、第３及び第４セグメントの各第１クォータ内の負パルスと、を有する。同様に、信号Ｓ２’は０、＋１、０、＋１のレベルを有するので、信号Ｓ４’は、第２及び第４セグメントの各第１クォータ内の正パルスと、第２及び第４セグメントの各第３クォータ内の負パルスと、を有するが、第１及び第３セグメントは空となっている。

次に、遅延ユニット２０における遅延処理及び第１の合成ユニット２２における組合せ処理が、第１の実施形態と同じ手法で実行される。しかしながら、合成パルス列Ｓ６’は、正パルスと負パルスの両方を有するため、単一の増幅器で線形的な増幅を実現するのは困難である。したがって、合成パルス列Ｓ６’は分割ユニット２３に提供され、分割ユニット２３は、正パルスと負パルスを分離し、それ故、合成されたすべての正パルスを含む正パルス列Ｓ６Ａと、合成されたすべての負パルスを含む負パルス列Ｓ６Ｂとを提供する。そのため、正パルス列Ｓ６Ａは、第１の電力増幅器２４Ａに提供され、負パルス列Ｓ６Ｂは、第２の電力増幅器２４Ｂに提供され、それによって信号Ｓ６Ａ及びＳ６Ｂが増幅される。その後、増幅された正パルス列及び負パルス列は、増幅された合成パルス列を再形成するために合成され、フィルタ２６の帯域通過フィルタリングにかけられた後、出力信号Ｏとして提供される。

３つのレベルを提供することにより、サンプルのマッピングが改善される。第２の実施形態を用いると、効率性を損なわずにこのような改善を実現することが可能となる。その他の点に関しては、第１の実施形態と同じ利点が得られる。

上述のとおり、マッピング・ユニットは、デルタ・シグマ変調器の形で提供することができ、処理ユニットは、帯域通過ＰＷＭ変調器として提供することができる。上述の様々なＰＷＭ出力パルス・パターンは実際に、ベース・バンドから帯域通過ＲＦ信号への必要且つ望ましいアップ・コンバートをもたらし、したがって、帯域通過ＰＷＭを構成する。有利なことに、本変調装置は全体的に、上述の変調機能を実行する関連するコンピュータ・プログラム・コードを有する１つ又は複数のプロセッサを利用して実施することができる。本装置は、適切にプログラムされたＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）又はＡＳＩＣ（特定用途向け集積回路）回路を利用して提供することもできる。

上述の変調装置は、他のいくつかの利点を有する。通過帯域内のダイナミック・レンジは、理想的にはマッピング・ユニットの雑音整形フィルタのみによって定義される。マッピング・ユニットは、かなり大きい安定最大帯域幅を有する（〜０．０５ｆｓ。但し、ｆｓはサンプリング周波数）。３レベル量子化の場合、マッピング・ユニットは、かなり大きい安定最大レベルを有する（〜０．７ｆｓ）。２又は３レベルの量子化レベルと組み合わせたセグメントへのカルテシアン・マッピングでは、アークサイン・プリディストーションは必要とされない。時間粒度４（即ち、ＳＩの１／４）及び固定パルス幅を有するカルテシアン処理ユニットは、２つ又は３つの量子化レベルを使用することによって取り扱うべきパルス幅が１つしか存在しないので、実装はほぼ自明であろう。Ｉ及びＱブランチのパルスは、各サンプリング間隔（ＳＩ）内の異なるスロットに配置されるので、処理ユニット内でそれらをまとめて合成パルス列を得ることが容易となる。デジタル・ロジックは、搬送波周波数の４倍のクロック動作を必要とする処理ユニットの出力段を除き、搬送波周波数のみで動作させればよい。ここで使用される単一のパルス幅、すなわち、１／４ ＳＩのパルス幅は、信号レベルがゼロを通過する際のスイッチ電力増幅器に対する短パルス入力に伴う上述の問題を解決する。

本発明に係る変調装置は、基地局又は移動局あるいはその両方で提供することができる。図６は、そのような１つの基地局４２が広域ネットワークＮ内の移動局４４と通信する様子を概略的に示す。本例では、基地局４２と移動局４４は共に、本発明に係る変調装置ならびに少なくとも１つのスイッチ・モード電力増幅器を備える。移動局は、セルラー電話であってもよい。

本発明には、他のいくつかの変更を加えることができる。上述の第１の実施形態は、３つの量子化レベルがセグメント内の１つの可能なパルスにマッピングされるように変更することが可能である（ゼロは空セグメントとしてマッピングされる）。このような変更は、低需要の応用例で可能となる。また、第２の実施形態で２つの量子化レベルだけが使用されるように修正することも可能であることは言うまでもなく、その場合は、空セグメントは存在しなくなる。セグメント内のパルス配置を変更することも当然可能である。その場合は、（正のセクションに関する）セグメントの正パルスを後半部分で提供し、（負のセクションに関する）セグメントの正パルスを前半部分で提供することができる。同様に、（正のセクションに関する）セグメントの負パルスを前半部分で提供し、（負のセクションに関する）セグメントの負パルスを後半部分で提供することもできる。

以上、本発明を特定の実施形態と共に説明してきたが、本発明は、本明細書に記載される特定の形態に限定されるものではない。そうではなく、本発明の範囲は、添付の特許請求の範囲に記載される各請求項によってのみ限定される。

Claims (16)

1. 少なくとも１つの電力増幅器（２４；２４Ａ、２４Ｂ）に提供されるベース・バンド信号（Ｉ、Ｑ）を変調する方法であって、
   ２つのカルテシアン信号（Ｉ、Ｑ）として提供されるベース・バンド信号を受信するステップ（２８）と、
   受信された各カルテシアン信号（Ｉ、Ｑ）の信号サンプルを２つの中間信号（Ｓ１、Ｓ２；Ｓ１’、Ｓ２’）が形成されるように別々にマッピングするステップ（３０）であって、
   各カルテシアン信号の各サンプルは、
   共通のサンプリング間隔（ＳＩ）を使用してサンプリングされ、
   互いに分離され且つゼロに対して対称に提供される２つの非ゼロ・レベルのみを含む限られた数の信号レベルのうちの１つを有する対応する中間信号セクションにマッピングされる、
   ステップ（３０）と、
   対応する中間信号（Ｓ１、Ｓ２；Ｓ１’、Ｓ２’）の各中間信号セクションを、前記サンプリング間隔（ＳＩ）をカバーする、対応するパルス列（Ｓ３、Ｓ４；Ｓ３’、Ｓ４’）の各セグメントにマッピングするステップ（３２）であって、
   対応する信号セクションが正の信号レベルを有する場合には、前記セグメントの半分で正パルスを提供し、
   対応する信号セクションが負の信号レベルを有する場合には、前記セグメントの他の半分で正パルスを提供する
   ことによって実行されるステップ（３２）と、
   各中間信号（Ｓ１、Ｓ２；Ｓ１’、Ｓ２’）に関するパルス列セグメントから構成されるパルスの列（Ｓ３、Ｓ４；Ｓ３’、Ｓ４’）を形成するステップ（３４）と、
   前記列のうちの一方（Ｓ３；Ｓ３’）のパルスを他方（Ｓ４；Ｓ４’）のパルスに対して遅延させるステップ（３６）と、
   ２つの前記列（Ｓ４、Ｓ５；Ｓ４’、Ｓ５’）を少なくとも１つの電力増幅器（２４；２４Ａ、２４Ｂ）に提供するために合成するステップ（３８）と、
   を含む方法。
2. 受信された各カルテシアン信号（Ｉ、Ｑ）の信号サンプルを２つの中間信号が形成されるように別々にマッピングする前記ステップ（３０）は、デルタ・シグマ変調を使用して実行される、請求項１に記載の方法。
3. 正の信号セクションに関するパルスは、各セグメントの対応する半分の第１スロットで提供され、負の信号セクションに関するパルスは、各セグメントの対応する半分の第１スロットで提供される、請求項１又は２に記載の方法。
4. 前記遅延させるステップは、パルスをセグメントの１クォータだけ遅延させるステップを含む、請求項３に記載の方法。
5. 前記中間信号レベルのうちの１つは、ゼロ・レベルであり、当該ゼロ・レベルではどのようなパルスも形成されない、請求項１から４のいずれか一項に記載の方法。
6. 中間信号セクションをパルス列セクションにマッピングする前記ステップは、前記ゼロ・レベルを有する各中間信号セクションに関する空セグメントを作成するステップを含む、請求項５に記載の方法。
7. パルスが提供される各セグメントは、２つのパルス、即ち、対応する信号セクションが正の信号レベルを有する場合に前記他の半分で提供される追加的な負パルスと、対応する信号セクションが負の信号レベルを有する場合に前記半分で提供される追加的な負パルスと、を更に含む、請求項１から６のいずれか一項に記載の方法。
8. 組み合わされた前記列（Ｓ６’）の負パルス（Ｓ６Ｂ）と正パルス（Ｓ６Ａ）を、別々の電力増幅器（２４Ａ、２４Ｂ）に提供するために分離するステップを更に含む、請求項７に記載の方法。
9. 分離された前記正パルス及び負パルス（Ｓ６Ａ、Ｓ６Ｂ）を別々に増幅し、出力信号（Ｏ）を提供するためにそれらの増幅されたパルスを合成するステップを更に含む、請求項８に記載の方法。
10. 少なくとも１つの電力増幅器（２４；２４Ａ、２４Ｂ）に提供されるベース・バンド信号（Ｉ、Ｑ）を変調する変調装置（１０、１０’）であって、
    ２つのカルテシアン信号（Ｉ、Ｑ）として提供されるベース・バンド信号を受信する入力部と、
    第１及び第２のマッピング・ユニット（１２、１４）であって、それぞれ、
    対応する受信カルテシアン信号（Ｉ、Ｑ）の信号サンプルを２つの中間信号（Ｓ１、Ｓ２；Ｓ１’、Ｓ２’）が形成されるようにマッピングする、
    ように構成され、
    各カルテシアン信号の各サンプルは、共通のサンプリング間隔（ＳＩ）を使用してサンプリングされ、
    前記マッピングは、互いに分離され且つゼロに対して対称に提供される２つの非ゼロ・レベルのみを含む限られた数の信号レベルのうちの１つを有する対応する中間信号セクションに単一のサンプルをマッピングするステップを含む、
    第１及び第２のマッピング・ユニット（１２、１４）と、
    第１及び第２の処理ユニット（１６、１８）であって、それぞれ、
    対応する中間信号（Ｓ１、Ｓ２；Ｓ１’、Ｓ２’）の各中間セクションを、前記サンプリング間隔をカバーする、対応するパルス列（Ｓ３、Ｓ４；Ｓ３’、Ｓ４’）の各セグメントにマッピングする、
    ように構成され、
    前記マッピングは、
    対応する信号セクションが正の信号レベルを有する場合には、前記セグメントの半分で正パルスを提供し、
    対応する信号セクションが負の信号レベルを有する場合には、前記セグメントの他の半分で正パルスを提供する、
    ステップを含み、
    対応する中間信号（Ｓ１、Ｓ２；Ｓ１’、Ｓ２’）に関する信号列セグメントから構成されるパルスの列（Ｓ３、Ｓ４；Ｓ３’、Ｓ４’）を形成する、
    ように更に構成された第１及び第２の処理ユニット（１６、１８）と、
    前記列のうちの一方（Ｓ３；Ｓ３’）のパルスを他方（Ｓ４；Ｓ４’）のパルスに対して遅延させるように構成された遅延ユニット（２０）と、
    ２つの前記列（Ｓ４、Ｓ５；Ｓ４’、Ｓ５’）を少なくとも１つの電力増幅器（２４；２４Ａ、２４Ｂ）に提供するために合成するように構成された合成ユニット（２２）と、
    を備える変調装置。
11. 第１及び第２の処理ユニット（１６、１８）はそれぞれ、前記マッピングを実行するときに、対応する信号セクションが正の信号レベルを有する場合には、前記セグメントの前記他の半分で追加的な負パルスを提供し、対応する信号セクションが負の信号レベルを有する場合には、前記セグメントの前記半分で追加的な負パルスを提供するように更に構成される、請求項１０に記載の変調装置。
12. 前記第１及び第２のマッピング・ユニット（１２、１４）は、デルタ・シグマ変調器である、請求項１０又は１１に記載の変調装置。
13. 請求項１０乃至１２のいずれか一項に記載の変調装置（１０、１０’）と、少なくとも１つのスイッチ電力増幅器（２４；２４Ａ、２４Ｂ）と、を備えるスイッチ・モード電力増幅装置。
14. 請求項１０乃至１２のいずれか一項に記載の変調装置（１０、１０’）を備える無線伝送装置（４２；４４）。
15. 基地局（４２）である、請求項１４に記載の無線伝送装置。
16. 移動局（４４）である、請求項１４に記載の無線伝送装置。

Images