JP2018510580A - 入力信号を増幅する方法 - Google Patents
入力信号を増幅する方法 Download PDFInfo
- Publication number
- JP2018510580A JP2018510580A JP2017550561A JP2017550561A JP2018510580A JP 2018510580 A JP2018510580 A JP 2018510580A JP 2017550561 A JP2017550561 A JP 2017550561A JP 2017550561 A JP2017550561 A JP 2017550561A JP 2018510580 A JP2018510580 A JP 2018510580A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- digital
- real
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000002131 composite material Substances 0.000 claims abstract description 11
- 230000003321 amplification Effects 0.000 description 11
- 238000004590 computer program Methods 0.000 description 11
- 238000003199 nucleic acid amplification method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000006399 behavior Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/171—A filter circuit coupled to the output of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Description
Re{Z(t)} * Im{ej2πfct} + Im{Z(t)}* Re{ej2πfct} = Im{Z(t)*ej2πfct}
Re{Z(t)} * Im{ej2πfct} + Im{Z(t)}* Re{ej2πfct} = Im{Z(t)*ej2πfct}
Re{Z(t)} * Im{ej2πfct} + Im{Z(t)}* Re{ej2πfct} = Im{Z(t)*ej2πfct}
Re{Z(t)} * Im{ej2πfct} + Im{Z(t)}* Re{ej2πfct} = Im{Z(t)*ej2πfct}
Re{Z(t)} * Im{ej2πfct} + Im{Z(t)}* Re{ej2πfct} = Im{Z(t)*ej2πfct}
Claims (15)
- 入力信号(2)を増幅する装置(1)であって、
バイナリ入力信号(4)を増幅する電力増幅器(3)と、
前記入力信号(2)に基づいて前記バイナリ入力信号(4)を生成する変調装置(5)と、を具備し
前記入力信号(2)は複素数値信号であり、前記バイナリ入力信号(4)は実数値信号であり、
前記変調装置(5)は、複素数値の前記入力信号(2)を所定の周波数の複素数値キャリア信号に加算し、その結果、合成の複素数値信号(8、9)を生成するように構成されている加算装置(6)を具備し、
前記変調装置(5)は、前記加算装置(6)の下流に接続されて、前記合成の複素数値信号(8、9)の実数部(8)と虚数部(9)とを組み合わせることによって、前記合成の複素数値信号(8、9)の実数部(8)および虚数部(9)から実数値バイナリ入力信号(4)を生成するように構成されている組合せ装置(7)を具備する、装置(1)。 - 前記装置(1)は再構成フィルタ(18)、特にローパスフィルタを具備し、前記再構成フィルタ(18)は前記電力増幅器(3)の下流に直列に接続されており、前記再構成フィルタ(18)の入力信号(20)は前記電力増幅器(3)によって生成される増幅出力信号(20)である、請求項1に記載の装置(1)。
- 前記加算装置(6)は第1加算器(11)および第2加算器(12)を具備し、前記第1加算器(11)は前記入力信号(2)の実数部(21)をキャリア信号(13、14)の実数部(13)と組み合わせて合成信号(8、9)の実数部(8)を形成するように構成され、前記第2加算器(12)は前記入力信号(2)の虚数部(22)をキャリア信号(13、14)の虚数部(14)と組み合わせて合成信号(8、9)の虚数部(9)を形成するように構成されている、請求項1または2に記載の装置(1)。
- 前記複素数値入力信号(2)はアナログ信号であり、前記装置(1)は複素数値キャリア信号(13、14)を生成するアナログ発振器(19)を具備する、前述の請求項1から3のいずれか1項に記載の装置(1)。
- 前記組合せ装置(7)は乗算器(15)と直列に下流に接続されている比較器(16)とを具備し、前記乗算器(15)は前記合成の複素数値アナログ信号(8、9)の実数部(8)および虚数部(9)を組み合わせてアナログ組合せ信号(17)を形成するように構成され、前記比較器(16)は前記アナログ組合せ信号(17)を前記電力増幅器(3)のバイナリ時間連続入力信号(4)に変換するように構成されている、前述の請求項1から4のいずれか1項に記載の装置(1)。
- 前記複素数値入力信号(2)はデジタル信号であり、前記装置(1)は前記複素数値キャリア信号(13、14)を生成するデジタル発振器(19)を具備する、請求項1から3のいずれか1項に記載の装置(1)。
- 前記組合せ装置(8)は乗算器(15)と、下流に接続されている比較器(16)と、その間に配置されているデジタル・アナログ変換器(24)を含む直列接続とを具備し、前記乗算器(15)は合成の変調複素数値デジタル信号(8、9)の実数部(8)および虚数部(9)を組み合わせてデジタル出力信号(17)を形成するように構成されており、前記デジタル・アナログ変換器(24)は前記乗算器(15)のデジタル出力信号(17)をアナログ信号(25)に変換するように構成されており、前記比較器(16)は前記デジタル・アナログ変換器(24)のアナログ出力信号(25)を前記電力増幅器(3)のバイナリ時間連続入力信号(4)に変換するように構成されている、請求項6に記載の装置(1)。
- 前記組合せ装置(7)は第1および第2のデジタル・アナログ変換器(31、32)を具備し、前記第1デジタル・アナログ変換器(31)は前記第1加算器(11)の下流に直列に接続されて、前記デジタル合成信号(8、9)の実数部(8)をアナログ実数値信号(26)に変換するように構成されており、前記第2デジタル・アナログ変換器(32)は前記第2加算器(12)の下流に直列に接続されて、前記デジタル合成信号(8、9)の虚数部(9)をアナログ信号(27)に変換するように構成されている、請求項6に記載の装置(1)。
- 前記組合せ装置(7)は第1および第2の比較器(33、34)をさらに具備し、前記第1比較器(33)は前記第1デジタル・アナログ変換器(31)の下流に直列に接続され、前記第2比較器(34)は前記第2デジタル・アナログ変換器(32)の下流に直列に接続されており、前記第1比較器(33)は前記アナログ合成信号の実数部(26)を第1実数値バイナリ時間連続信号(28)に変換するように構成され、前記第2比較器(34)は前記アナログ合成信号の虚数部(27)を第2実数値バイナリ時間連続信号(29)に変換するように構成されている、請求項8に記載の装置(1)。
- 前記組合せ装置(7)は両方の比較器(33、34)の下流に接続されて、実数部から得られる第1実数値バイナリ時間連続信号(28)と、虚数部から得られる第2実数値バイナリ時間連続信号(29)とを互いに論理的にリンクさせて、XOR回路(35)の出力信号が前記電力増幅器(3)のバイナリ時間連続入力信号(4)になるように構成されている論理XOR回路(35)を具備する、請求項9に記載の装置(1)。
- 前記組合せ装置(7)は第1および第2の乗算器(36、37)を具備し、前記第1乗算器(36)は前記第1加算器(11)の下流に直列に接続され、前記第2乗算器(37)は前記第2加算器(12)の下流に直列に接続されており、前記第1乗算器(36)は前記第1加算器(11)の実数部から形成される時間離散出力信号(8)を一時的に乗算するように構成され、前記第2乗算器(37)は前記第2加算器(12)の虚数部から形成される時間離散出力信号(9)を一時的に乗算するように構成されている、請求項6に記載の装置(1)。
- 前記組合せ装置(7)は両方の乗算器(36、37)の下流に接続されて、実数部(8)の二乗および虚数部(9)の二乗から差を出して、実数値デジタル出力信号(39)を生成するように構成されている減算器(38)を具備する、請求項11に記載の装置(1)。
- 前記組合せ装置(7)は、前記減算器(38)の下流に直列に接続されている比較器(44)と、前記減算器(38)と前記比較器(44)との間に配置されているデジタル・アナログ変換器(40)を具備し、前記デジタル・アナログ変換器(40)は前記減算器(38)の実数値デジタル出力信号(39)をアナログ信号(43)に変換するように構成されており、前記比較器(44)は前記デジタル・アナログ変換器(40)のアナログ出力信号(43)を前記電力増幅器(3)のバイナリ入力信号(4)に変換するように構成されている、請求項12に記載の装置。
- 入力信号(2)を増幅する方法は、
バイナリ入力信号(4)を増幅することと、
前記入力信号(2)に基づいて前記バイナリ入力信号(4)を生成することであって、前記入力信号(2)は複素数値信号であり、前記バイナリ入力信号(4)は実数値信号である、生成することと、
合成の複素数値信号(8、9)を生成するために、前記複素数値入力信号(2)を所定の周波数(fc)の複素数値キャリア信号(13、14)に加算することと、
前記合成の複素数値信号(8、9)の実数部(8)および虚数部(9)を組み合わせることによって、前記合成の複素数値信号(8、9)の実数部(8)および虚数部(9)から実数値バイナリ入力信号(4)を生成することと、を含む方法。 - 前記増幅バイナリ信号(20)の帯域外信号部分を除去することをさらに含む、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP15161959.0A EP3076544B1 (de) | 2015-03-31 | 2015-03-31 | Verfahren zum verstärken eines eingangssignals |
EP15161959.0 | 2015-03-31 | ||
PCT/EP2016/056956 WO2016156428A1 (de) | 2015-03-31 | 2016-03-30 | Verfahren zum verstärken eines eingangssignals |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018510580A true JP2018510580A (ja) | 2018-04-12 |
JP6704409B2 JP6704409B2 (ja) | 2020-06-03 |
Family
ID=53039687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017550561A Active JP6704409B2 (ja) | 2015-03-31 | 2016-03-30 | 入力信号を増幅する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10651795B2 (ja) |
EP (1) | EP3076544B1 (ja) |
JP (1) | JP6704409B2 (ja) |
KR (1) | KR102070045B1 (ja) |
CN (1) | CN107438946B (ja) |
CA (1) | CA2979600C (ja) |
WO (1) | WO2016156428A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241354A (ja) * | 1984-05-10 | 1985-11-30 | ベー・ベー・ツエー・アクチエンゲゼルシヤフト・ブラウン・ボヴエリ・ウント・コンパニイ | 振幅変調送信機の搬送波制御方法および回路装置 |
US20140009231A1 (en) * | 2011-03-11 | 2014-01-09 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Apparatus for amplifying an input-signal |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5909460A (en) * | 1995-12-07 | 1999-06-01 | Ericsson, Inc. | Efficient apparatus for simultaneous modulation and digital beamforming for an antenna array |
CA2213156A1 (en) * | 1997-08-15 | 1999-02-15 | Philsar Electronics Inc. | One bit digital quadrature vector modulator |
DE10012539C2 (de) * | 2000-03-15 | 2003-04-10 | Fraunhofer Ges Forschung | I/Q-Modulator mit Trägervorverzerrung |
US7184724B1 (en) * | 2000-04-18 | 2007-02-27 | Microtune (Texas), L.P. | System and method for frequency translation using an image reject mixer |
DE60213193T2 (de) * | 2002-01-11 | 2007-06-21 | Mitsubishi Electric Information Technology Centre Europe B.V. | Verfahren für eine Aufwärtsstrecken-Vorverzerrung für ein MC-CDMA-Telekommunnikationssystem |
US7126999B2 (en) * | 2003-08-11 | 2006-10-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Pseudo-polar modulation for radio transmitters |
DE602004032304D1 (de) * | 2004-02-10 | 2011-06-01 | St Microelectronics Nv | Verfahren und Vorrichtung zur Frequenzumsetzung, inbesondere zum Einstellen der Sendeleistung in einem zellularen Mobiltelefon |
KR101001115B1 (ko) * | 2005-06-27 | 2010-12-14 | 퀄컴 인코포레이티드 | 각종 증폭 관련 동작을 수행하기 위해 증폭기를 구현 및이용하는 방법 및 장치 |
CN101087147A (zh) * | 2006-06-09 | 2007-12-12 | 财团法人工业技术研究院 | 发射机及其基频处理器与射频功率放大器的调制方法 |
WO2009055897A1 (en) * | 2007-11-02 | 2009-05-07 | Ghannouchi Fadhel M | All-digital multi-standard transmitter architecture using delta- sigma modulators |
-
2015
- 2015-03-31 EP EP15161959.0A patent/EP3076544B1/de active Active
-
2016
- 2016-03-30 JP JP2017550561A patent/JP6704409B2/ja active Active
- 2016-03-30 WO PCT/EP2016/056956 patent/WO2016156428A1/de active Application Filing
- 2016-03-30 CN CN201680020240.5A patent/CN107438946B/zh active Active
- 2016-03-30 KR KR1020177028702A patent/KR102070045B1/ko active IP Right Grant
- 2016-03-30 CA CA2979600A patent/CA2979600C/en active Active
-
2017
- 2017-09-20 US US15/710,480 patent/US10651795B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60241354A (ja) * | 1984-05-10 | 1985-11-30 | ベー・ベー・ツエー・アクチエンゲゼルシヤフト・ブラウン・ボヴエリ・ウント・コンパニイ | 振幅変調送信機の搬送波制御方法および回路装置 |
US20140009231A1 (en) * | 2011-03-11 | 2014-01-09 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Apparatus for amplifying an input-signal |
Also Published As
Publication number | Publication date |
---|---|
KR102070045B1 (ko) | 2020-01-29 |
EP3076544B1 (de) | 2020-01-15 |
KR20170128433A (ko) | 2017-11-22 |
WO2016156428A1 (de) | 2016-10-06 |
CN107438946B (zh) | 2021-04-27 |
JP6704409B2 (ja) | 2020-06-03 |
CN107438946A (zh) | 2017-12-05 |
US20180013388A1 (en) | 2018-01-11 |
CA2979600C (en) | 2021-02-09 |
US10651795B2 (en) | 2020-05-12 |
CA2979600A1 (en) | 2016-10-06 |
EP3076544A1 (de) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7551904B2 (en) | Apparatus and method for high efficiency power amplification for a mobile communication system | |
JP2005020693A (ja) | 極および線形増幅器システム | |
JP2005020694A (ja) | マルチモードのマルチ増幅器アーキテクチャ | |
JP6444422B2 (ja) | トランスミッタ及び伝送の方法 | |
Belabad et al. | An adaptive digital predistortion for compensating nonlinear distortions in RF power amplifier with memory effects | |
TWI398102B (zh) | 多相位脈衝調變極座標發射器以及產生脈衝式包絡且於包絡內載有具相位資訊之射頻訊號之方法 | |
Vizarreta et al. | Hybrid envelope amplifier for envelope tracking power amplifier transmitters | |
Jeong et al. | A polar delta-sigma modulation (PDSM) scheme for high efficiency wireless transmitters | |
JP5124645B2 (ja) | スイッチ・モード電力増幅器の信号変調 | |
Veetil et al. | Discrete implementation and linearization of a new polar modulator-based mixerless wireless transmitter suitable for high reconfigurability | |
JP5731325B2 (ja) | 変調器およびそれを用いる増幅器 | |
JP6704409B2 (ja) | 入力信号を増幅する方法 | |
US8803608B2 (en) | Apparatus for amplifying an input-signal | |
Umali et al. | Quantization noise and distortion analysis of envelope pulse-width modulation (EPWM) transmitters for OFDM signal amplification | |
Arian et al. | High dynamic range pseudo–two‐level digital pulse‐width modulation for power‐efficient RF transmitters | |
Sjöland et al. | Switched mode transmitter architectures | |
Majd et al. | Efficiency improvement of delta sigma modulator-based transmitter using complex delta sigma modulator and noise reduction loop | |
Erfanimajd et al. | Coding efficiency and bandwidth enhancement in polar delta sigma modulator transmitter | |
Majd et al. | Coding efficiency and bandwidth enhancement in polar delta-sigma modulator transmitter using quantization noise reduction and parallel processing techniques | |
US8576945B1 (en) | Method of and apparatus for signal amplification | |
Farabegoli et al. | A novel crest factor reduction technique using memoryless polynomials | |
Jau et al. | Polar modulation-based RF power amplifiers with enhanced envelope processing technique | |
Li et al. | Hybrid quadrature polar modulator-based transmitter with digital predistorter for simultaneous enhancement of adjacent channel power ratios and power added efficiency (PAE) | |
Dooley et al. | A practical class S power amplifier for high frequency transmitters | |
JP2004159319A (ja) | データ変換器、信号発生器、それを用いた送信機および通信機器、データ変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171012 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200512 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6704409 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |