CN112653462A - 用于rf dac的背景静态误差测量和时序偏斜误差测量 - Google Patents

用于rf dac的背景静态误差测量和时序偏斜误差测量 Download PDF

Info

Publication number
CN112653462A
CN112653462A CN202011084826.2A CN202011084826A CN112653462A CN 112653462 A CN112653462 A CN 112653462A CN 202011084826 A CN202011084826 A CN 202011084826A CN 112653462 A CN112653462 A CN 112653462A
Authority
CN
China
Prior art keywords
dac
dither signal
error
digital
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011084826.2A
Other languages
English (en)
Other versions
CN112653462B (zh
Inventor
赵嘉林
柴田肇
G·恩格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices International ULC
Original Assignee
Analog Devices International ULC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices International ULC filed Critical Analog Devices International ULC
Publication of CN112653462A publication Critical patent/CN112653462A/zh
Application granted granted Critical
Publication of CN112653462B publication Critical patent/CN112653462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H03M7/165—Conversion to or from thermometric code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及用于RF DAC的背景静态误差测量和时序偏斜误差测量。数模转换通过使用数字输入的数据位控制单元元素或单元来生成与数字输入对应的模拟输出。单位元素或单元分别对模拟输出做出贡献。由于工艺、电压和温度的变化，单位元素或单元可能不匹配。不匹配会降低模拟输出的质量。为了提取不匹配，可以使用透明的抖动。可以通过观察模拟输出并将观察到的输出与抖动进行交叉关联来提取失配。提取后，可以相应地调整单位元素或单元以减少不匹配。

Description

用于RF DAC的背景静态误差测量和时序偏斜误差测量
相关申请的交叉引用
本申请要求于2019年10月12日提交的标题为“用于RF DAC的背景静态误差测量和时序偏斜误差测量”的PCT申请PCT/CN2019/110785的权益和优先权，其全部内容通过引用合并于此。
技术领域
本公开一般地涉及数模转换器(DAC)，并且更具体地但不限于涉及用于射频(RF)DAC的静态误差和时序偏斜误差的背景测量。
背景技术
DAC在各种应用中用于将数字信号转换为模拟信号。例如，处理器可以生成数字信号，而DAC可以将数字信号转换为适合在有线或无线介质上传输的模拟信号。DAC可以通过例如分辨率、速度/采样率、带宽、动态范围、谐波失真或噪声量、功耗、面积/大小等来表征。
DAC的设计可能会因目标规格而异。有些DAC专为精度而设计，而有些DAC专为提高速度而设计。所有的DAC都将包含DAC模块，这些模块可由数字输入的数据位控制，并有助于模拟输出。例如，可以控制DAC单元为模拟输出提供一定量的电荷。总体而言，DAC模块可用于将与数字输入相对应的模拟输出输出到DAC。
附图说明
为了提供对本公开及其特征和优点的更完整的理解，结合附图参考以下描述，其中，相同的附图标记表示相同的部分，其中：
图1示出了根据本公开的一些实施例的两个示例性DAC单元。
图2示出了根据本公开的一些实施例的图1的两个示例性DAC单元的电流波形。
图3示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的示例性DAC。
图4示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的DAC，其中，抖动信号被数字地相加。
图5示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的另一DAC，其中在模拟域中添加了抖动信号；
图6示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的又一个DAC，其中在模拟域中添加了抖动信号；
图7-12示出了根据本公开的一些实施例的六个DAC单元的各自的交叉关联结果。
图13是示出根据本公开的一些实施例的用于提取DAC的静态误差和时序偏斜误差的方法的流程图；
图14是示出根据本公开的一些实施例的用于提取DAC的静态误差和时序偏斜误差的另一种方法的流程图。
具体实施方式
数模转换通过使用数字输入的数据位控制DAC单元来生成与数字输入对应的模拟输出。DAC单元分别对模拟输出做出贡献。由于工艺、电压和温度变化，DAC单元可能不匹配。不匹配会降低模拟输出的质量。要提取不匹配项，可以使用透明的抖动。可以通过观察模拟输出并执行观察到的输出与抖动的交叉关联来提取失配。提取后，可以相应地调整DAC单元以减少失配。
DAC架构
DAC可以采用多种架构实现。在某些情况下，DAC可以包括一串电阻器和可由数字输入的数据位控制的开关，以配置电阻器串并在模拟输出上输出不同的电压。在某些情况下，DAC可以包括R-2R电阻梯形和可通过数字输入的数据位控制的开关，以配置R-2R电阻梯形并在模拟输出上输出不同的电压。在某些情况下，DAC可以包括可由数字输入的数据位单独控制的电流源，以将电流引向DAC的输出或从DAC的输出引开，并在模拟输出上输出不同量的电流。在某些情况下，DAC可以包括一组电容器和可由数字输入的数据位控制的开关，以将电容器的极板连接至参考电压，以实现电荷重新分配并在模拟输出上输出不同的电压。
不管体系结构如何，DAC通常具有单独的元件，在本文中称为DAC单元，其大小确定为对DAC的模拟输出做出一定的权重。DAC单元可以是二进制编码的(例如，其中DAC单元根据2N加权)。DAC单元可以用温度计编码(例如，DAC单元具有相同的重量或单位重量)。
DAC可以包括分段设计，其中DAC的各个部分使用不同的体系结构和/或称重方案来实现。例如，数字输入的一部分数据位可以控制以第一种架构实现的DAC，而DAC单元是二进制编码的，数字输入的另一部分数据位可以控制以第二种、不同的架构实现的DAC，DAC单元是温度计编码的。在一个示例中，将DAC分段为X-Y-Z分段DAC。X-Y-Z分段DAC具有用于X个最高有效位(MSB)的部分，用于Y个中间有效位(ISB)的部分和用于Z个最低有效位(LSB)的部分。MSB和ISB部分可以用温度计编码，而LSB部分是二进制编码。可以使用不同的DAC架构(例如，电阻串、R-2R、电流控制和电容DAC架构)来实现这些部分。
DAC单元的失配是什么，为什么失配很重要
由于工艺、温度和/或电压的变化，DAC单元的重量可能无法精确达到其理想重量。例如，一组DAC单元可能未完全进行二进制编码。对于一组用温度计编码的DAC单元，DAC单元的权重可能彼此不完全相同。DAC单元的权重的这种不匹配会导致DAC单元具有静态误差。而且，由于工艺、温度和/或电压的变化，DAC单元的开关并非都以相同的时序工作。开关时序的这种不匹配会导致DAC单元出现时序偏斜误差和占空比误差。
图1示出了根据本公开的一些实施例的两个示例性DAC单元。为了说明，DAC单元是电流控制DAC单元。本领域的技术人员将理解，其他类型的DAC单元(例如，包括电阻器或电容器)也将具有与失配相关的相同和/或相似的误差。图1示出了根据本公开的一些实施例的具有非理想权重和时序偏斜失配的两个电流控制DAC单元、电流控制DAC单元102和电流控制DAC单元104。工艺、电压和/或温度变化会导致不理想的重量和时序偏斜不匹配。
电流控制DAC单元具有电流源(对于DAC单元102表示为I0，对于DAC单元104表示为I1)，并且可以具有两个开关(对于DAC单元102表示为晶体管ML0和MR0，对于DAC单元104表示为ML1和MR1)，其耦合到电流源以控制电流。这两个开关形成一个差分对，以产生差分电流输出。开关由与DAC单元相对应的数字输入的数据位D[k]控制，以控制电流。DAC单元102的开关由例如数据位D[0]控制，而DAC单元104的开关由例如数据位D[1]控制。给定DAC单元的数据位可以控制电流是转向差分电流输出之一(对于DAC单元102表示为L0，对于DAC单元104表示为L1)或给定DAC单元的另一个不同电流输出(对于DAC单元102表示为R0，对于DAC单元104表示为R1)。电流控制DAC单元102的电流输出由i0表示。电流控制DAC单元104的电流输出由i1表示。电流控制DAC单元中的电路确保两个开关之一准确地导通，以根据数据位(例如D[0]和D[1])控制电流。开关的导通由提供给每个DAC单元的时钟信号CLK计时。
静态误差是由具有不理想权重的DAC单元引起的。对于电流控制DAC单元，不理想的权重可能是由电流源提供的非理想电流量与DAC单元的理想权重不匹配引起的。在某些情况下，静态误差称为DC(直流)错误。静态误差往往会在低频出现并占据主导地位。
时序偏斜误差是由DAC单元之间的时序偏斜差异引起的。两个电流控制DAC单元之间的时序偏斜Δt可以由时钟路径失配和不对称引起，即CLK信号到达DAC单元时会经历不同的延迟。结果，由于到达DAC单元的时钟信号CLK的时序偏斜，传递到DAC单元的各个输出的电荷或电流(分别表示为DAC单元102和104的i0和i1)不匹配。随着DAC速度的提高(例如，对于RF应用而言，DAC以每秒千兆采样的速度运行)，可能会更多地出现时序偏斜误差。换句话说，时序偏斜误差在较高频率下可能很明显。时序偏斜误差可以被视为一种动态错误。
占空比误差是由于DAC单元之间的晶体管失配引起的。结果，由于晶体管中的失配，在不同的开关实例(对于DAC单元102和104分别表示为i0和i1)下传递到DAC单元的各个输出的电荷或电流失配。随着DAC速度的提高(例如，对于RF应用，DAC以每秒千兆采样的速度运行)，占空比误差可能会更大。换句话说，占空比误差在较高频率下可能很明显。占空比错误可以视为动态错误的一种。
图2示出了根据本公开的一些实施例的图1的两个示例性DAC单元的电流波形i0和i1。两个DAC单元由相反极性的数据位驱动。理想情况下，电流波形应完全相同，但彼此相反。但是，不匹配可能会导致电流波形不同。图2中的电流波形说明了由于静态误差和时序偏斜误差而在电流输出端传递的误差电荷。DAC单元的非理想权重和不同的时钟时序导致输出端的非理想电流，分别由DAC单元102和DAC单元104的电流波形i0和i1示出。DAC单元的重量不理想会导致传递不同的电荷。当由相反极性的数据位驱动的DAC单元的两个理想电流波形相加时，误差电荷应为零，因为理想电流波形应相互抵消。当两个非理想波形相加时，静态误差会导致高度为es的误差电荷。由于时钟时序不同，DAC单元之间的时序偏斜会导致在给定的时间传递不同数量的电荷。当将两个非理想波形相加时，时序偏斜误差可能会导致误差电荷的宽度为et(et表示时序偏斜的量)。当DAC单元之间传递到输出的电流量不同时，会出现带有与静态误差相关的标签es的错误电荷。当各个电流输出未及时对齐时，将出现带有与时序偏斜误差相关的标签et的误差电荷。由时序偏斜失配引起的错误电荷将同时出现在波形的上升沿和下降沿。为简单起见，未显示占空比误差，但可能会在电流波形中出现。
静态误差、时序偏斜误差和占空比误差很重要，因为具有许多DAC单元的DAC传递的总电荷将取决于信号。换句话说，静态误差、时序偏斜误差和占空比误差会导致信号相关误差。与信号有关的误差会引入谐波失真，并降低DAC的性能。特别是在DAC单元之间，时序偏斜误差和占空比误差对于高速DAC变得尤为重要，因为由时序偏斜和占空比失配引起的误差会随着时钟速度变快而在一个时钟周期内占全部电荷的较大部分。由于这些误差，DAC的信噪比和失真比(SNDR)和无杂散动态范围(SFDR)性能会大大降低。因此，对于高速DAC，DAC单元之间各种失配的校正可在实现高线性度方面发挥重要作用。
提取静态和时序偏斜误差的背景测量技术
当适当地运动DAC单元并观察DAC的模拟输出时，背景测量技术可以提取DAC的DAC单元的静态误差和时序偏斜误差。该测量技术将透明的抖动注入系统，使用观测器模数转换器(ADC)将DAC模拟输出数字化，并执行交叉关联以提取静态误差和时序偏斜误差信息。
注入透明抖动意味着注入抖动信号并消除/去除该信号。抖动信号可以是随机比特流(例如0和1，或-1和1)。随机比特流可以是伪随机序列，例如伪随机二进制序列。随机比特流可以由伪随机数生成器生成。抖动信号可能与DAC的数字输入不相关。抖动信号可以是窄带噪声信号，例如，在DAC的数字输入的频带之外的窄带噪声信号。抖动信号可以是宽带噪声信号。抖动信号可以具有其他合适的频率响应和/或频率响应的形状。抖动信号可能导致注入各种权重或值的透明抖动。示例性的权重或值可以包括0.5LSB、1LSB、1.5LSB、2LSB等。静态误差和时序偏斜误差的提取将起作用，而与抖动信号的权重或值无关。
注入抖动信号可以以不同的方式完成。例如，可以在数字域中注入一定权重的抖动信号(例如，对于独立的DAC)。在另一示例中，可以在模拟域中(例如，其中DAC在ADC的下游)注入一定权重的抖动信号。请注意，注入的抖动信号在DAC中运行相应的DAC单元。例如，注入的抖动信号可以使一个MSB DAC单元运行以注入一个MSB。为了消除/消除抖动，可以使用极性相反的相同抖动信号来执行不同的DAC单元，以在模拟域中减去注入的抖动信号。为此，可以在DAC中添加一个额外的/额外的DAC单元。例如，可以使用一个额外的MSB DAC单元来取消注入的MSB。以这种方式锻炼两个DAC单元会在DAC的输出端产生两个DAC单元之间的差异，这是因为DAC中的一个DAC单元使用了抖动信号，而DAC中的另一个DAC单元也用极性相反的相同抖动信号执行。两个DAC单元之间的差异将使彼此暴露出静态和时序偏斜误差，因为两个DAC单元已被有效地相互比较。DAC单元可以具有相同的重量。在某些情况下，DAC单元的权重可能(略有不同)。
DAC下游的观测器ADC用于数字化DAC的输出，其中包括两个DAC单元之间的差异。观测器ADC的速度可以与DAC相同，但可以根据需要采用其他速度(例如，比DAC慢一些)。观测器ADC可以是压控振荡器(VCO)ADC，也可以是其他类型的ADC。观测器ADC的数字输出(用作数据点)可以与抖动信号交叉关联。交叉关联是两个系列的滑点积或滑动内积(即观测器ADC的数字输出和抖动信号)。交叉关联结果的第一抽头可用于提取校准中的DAC单元的时序偏斜误差。第0和第1抽头可用于提取校准下的DAC单元的静态误差。
通过选择其他DAC单元以抵消注入的抖动信号，可以对其他DAC单元重复测量方案。通过选择其他DAC单元以抵消注入的抖动信号而产生的交叉关联结果会产生其他DAC单元的静态误差和时序偏斜误差。
时序偏斜误差可能相对较小，因此，可能需要很多数据点才能显示和提取时序偏斜误差。为了减少提取时序偏斜误差所需的数据点数量，可以两次获得交叉关联结果：首先通过使用抖动信号注入透明抖动，然后再次通过使用极性相反的相同抖动信号注入透明抖动。通过对两个交叉关联结果求和，可以消除与信号相关的本底噪声，从而可以用较少的数据点提取时序偏斜误差。
这种测量技术有很多优点。首先，测量技术可以在同一步骤中从相同的相关结果中提取静态和时序偏斜误差。因此，该测量技术是有效的，并且在硬件和校准时间上需要很少的开销。其次，测量技术是测量真正的DAC路径静态误差。在具有R-2R电阻梯形DAC的DAC中，通常会进行系统的电阻失配校准，但梯形电阻的随机失配不会得到校正。这种测量技术还可以提取电阻的随机失配。第三，由于该技术可以在后台使用，这意味着可以测量动态误差，例如与电压、温度和/或频率相关的误差，并随后对其进行校正或补偿。第四，由于它是背景校准，因此可以跟踪温度变化，因此无需实施两因素校准DAC，并且DAC设计节省了一些面积。通常，实施两因素校准DAC以跟踪温度变化及其对晶体管的阈值电压和迁移率(即电流)的影响。两因素校准DAC可以在室温下执行启动或前景校准，以校准DAC，并利用附加电路跟踪背景温度变化。利用这种背景测量技术，可以提取并补偿温度变化的副作用(例如，静态误差和时序偏斜误差)。因此，可以大大简化DAC电路。第五，测量技术足够灵活，可用于提取各种DAC的DAC单元的静态误差和时序偏斜误差，包括但不限于：独立(高速)DAC(即DAC不用作模数转换的一部分)，生成模拟信号作为模数转换的一部分的DAC，流水线ADC内的DAC，逐次逼近寄存器ADC内的DAC，连续时间delta sigma调制器内部的DAC，连续时间流水线ADC中的DAC，以及在具有连续时间前端和VCO ADC后端的流水线ADC中的DAC。
测量技术将增加一些面积和功率损失。但是，将VCO ADC用作观测器ADC会限制增加的面积和功耗，因为VCO ADC是高度/大部分是数字的，并且其尺寸随着工艺的变小而缩小。用于执行交叉关联的数字处理电路的功耗的粗略估计为5mW。再加上来自VCO ADC的25mW和其他小型数字模块，总增加的功耗可能小于40mW。
在以下段落中，将更详细地描述上述特征的细节，变化和优点。
具有静态误差和时序偏斜测量的示例性DAC
图3示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的示例性DAC 300。具有静态误差和时序偏斜测量的示例性DAC 300包括解码器302和形成DAC内核304的多个DAC单元。DAC 300可以在DAC单元的模拟输出处包括放大器306，观测器ADC 308可以观察放大器306的输出，并量化放大器306的输出(即，DAC单元的模拟输出)。在某些情况下，在放大器306的输出处存在混频器310。混频器310在DAC输出的正常路径中。观测器ADC 308在DAC输出的观测器路径中。
解码器302接收其中添加的数字输入和抖动信号。通常，解码器302是可选的，但是可以包括在DAC 300中以将数字输入解码为控制DAC核心304中的各个DAC单元的数据位。例如，解码器302可以包括二进制至温度计解码器312以用于将添加了抖动信号的二进制数字输入转换为温度计编码的数据位。解码器302可以被包括在DAC中，以将数字输入解码为适合于驱动分段DAC的DAC单元的数据位。例如，解码器302可以将二进制数字输入的一部分(例如，MSB和ISB)解码为温度计编码的数据位，以驱动具有相同权重的DAC单元，并直接使用一部分二进制数字输入(例如LSB)而不进行解码，直接作为二进制编码数据位来驱动具有二进制权重的DAC单元。为了简单起见，图3示出了DAC 300，其接收二进制数字输入并且使用具有相同权重(经温度计编码)的DAC核304中的DAC单元来生成模拟输出。
尽管在图3中未明确示出，但是DAC 300可以是分段DAC的一部分。具体而言，显示了MSB段。本领域的技术人员将理解，本文描述的背景测量技术适用于测量ISB或LSB段中的DAC单元的误差，并且也适用于测量其他类型的DAC中的DAC单元的误差。
为了说明，图3中的解码器302接收其上添加了抖动信号D_Dit的4位二进制数字输入，并且二进制至温度计解码器312以从4位二进制数字输入生成15个温度计编码数据位，显示为B2T[0]、B2T[1]、...B2T[13]和B2T[14]。添加到数字输入的抖动信号D_Dit可以影响数据位(例如B2T[0])，并行使DAC内核304中的一个DAC单元。在一些实施例中，抖动信号D_Dit被数字地添加到二进制输入到温度计解码器312的数字输入。解码器的加法器314将抖动信号D_Dit数字地相加到数字输入。将抖动信号添加到数字输入可以通过数字方式或在模拟域中完成，如图4-6所示。
遵循相同的说明性示例，为了将15个温度计编码的数据位转换为模拟输出，DAC内核304具有15个DAC单元，每个DAC单元由相应的温度计编码的数据位驱动。将附加的DAC单元添加到DAC核304，以减去注入的抖动信号，以实现透明抖动方案。因此，DAC核心304具有16个DAC单元，显示为MSB0、MSB1、...MSB14和MSB15。将16个DAC单元的输出组合/求和以形成DAC内核304的模拟输出。为了暴露校准中的DAC单元的静态误差和时序偏斜误差，可以选择DAC单元以接收极性相反的抖动信号
Figure BDA0002720017820000091
例如，DAC核心304可以包括第一DAC单元，用于接收相反极性的抖动信号
Figure BDA0002720017820000101
和由与其中添加的数字输入和抖动信号相对应的数据位驱动的另外的DAC单元(例如B2T[14-0])。因此，该第一DAC单元可以是被校准的DAC单元。通过用极性相反的抖动信号
Figure BDA0002720017820000102
来控制第一DAC单元，消除了注入的抖动信号。为了暴露正在校准的另一个DAC单元的静态误差和时序偏斜误差，可以选择一个不同的DAC单元来接收极性相反的抖动信号
Figure BDA0002720017820000103
而其余的DAC单元则由对应于数字输入的数据位和加到其中的抖动信号(例如B2T[14-0])驱动。
解码器302可以被实现为允许选择不同的DAC单元作为被校准的DAC单元，即，利用具有相反极性
Figure BDA0002720017820000104
的抖动信号来驱动不同的DAC单元。按照相同的图示，解码器302可以总共输出16位，即15个温度计编码位，以及用于极性相反的抖动信号的1个附加位，以分别驱动16个DAC单元。解码器302的输出位在图中被示为D[0]、D[1]、D[2]、....D[15]。极性相反的抖动信号的位可以在解码器302的输出位之间进行桶形移位，因此极性相反的抖动信号可以一个接一个地施加到16个MSB DAC单元中的每一个。换句话说，解码器302可以选择其中一个DAC单元作为被校准的DAC单元，然后选择另一个DAC单元作为被校准的DAC单元，依此类推。当选择一个DAC单元作为要校准的DAC单元时，该DAC单元由极性相反的抖动信号
Figure BDA0002720017820000105
驱动，其余的DAC单元由温度计编码的数据位B2T[14-0]驱动。
遵循相同的说明性示例，当测量显示为MSB15的第一个MSB DAC单元时，解码器输出D[15]将是极性相反的抖动信号
Figure BDA0002720017820000106
的位。解码器302的输出位D[14]至D[1]将采用来自B2T解码器的值B2T[13-0]。解码器302的输出位D[0]作为额外位可以采用B2T[14]的值，该值已被具有相反极性
Figure BDA0002720017820000107
的抖动信号的位代替，从而驱动MSB15。
当测量第二个MSB DAC单元(如MSB14)时，解码器输出D[14]将是极性相反的抖动信号
Figure BDA0002720017820000108
的位。解码器302的输出位D[15]和D[13-1]可以取来自B2T解码器的值B2T[14]和B2T[12-0]。解码器302的输出位D[0]作为额外位可以采用B2T[13]的值，该值由具有相反极性的抖动信号的位
Figure BDA0002720017820000109
代替，从而驱动MSB14。
当测量第三个MSB DAC单元(如MSB13)时，解码器输出D[13]将是极性相反的抖动信号
Figure BDA0002720017820000111
的位。解码器302的输出位D[15]、D[14]和D[12-1]可以采用B2T解码器的值B2T[14]、B2T[13]和B2T[11-0]。解码器302的输出位D[0]作为额外位可以采用B2T[12]的值，该值已被具有相反极性的抖动信号
Figure BDA0002720017820000112
的位替换，从而驱动MSB13。
可以继续进行此桶形移位，以选择其他MSB DAC单元作为要校准的DAC单元。
当测量最后一个MSB DAC单元(如MSB0)时，解码器输出D[0]将是极性相反的抖动信号
Figure BDA0002720017820000113
的位。解码器302的输出位D[15-1]可以取自B2T解码器的值B2T[14-0]。
如图3所示，桶形移位可以使用如多路复用器31615、31615、...3161和3160所示的多路复用器来实现，以选择和输出用于解码器302的输出比特的适当比特。例如，解码器302可以包括第一复用器31615，以输出以下之一：数据位的第一位(例如，B2T[14])和极性相反的抖动信号
Figure BDA0002720017820000114
解码器302可以包括第二多路复用器31614，以输出以下之一：数据位的第二位(例如，B2T[13])和极性相反的抖动信号
Figure BDA0002720017820000115
解码器302可以包括第三多路复用器3160，以输出以下之一：数据位(例如，B2T[14-0])和具有相反极性
Figure BDA0002720017820000116
的抖动信号。
尽管该说明性示例描述了桶形移位，其中逐个依次选择了DAC单元，例如从MSB15到MSB0，但选择DAC单元作为校准中的DAC单元的顺序不会影响背景测量技术，可以采用DAC单元的选择顺序，因为可以采用校准后的DAC单元。
可以在解码器302中实现其他合适的开关逻辑，以为极性相反的抖动信号
Figure BDA0002720017820000117
的比特选择一个要由该比特驱动的DAC单元，并提供对应于数字输入的数据位和添加到其中的抖动信号(例如B2T[14-0])。例如，可以以某种方式对与作为解码器302的输出比特提供的数字输入相对应的数据比特和加到其上的抖动信号(例如，B2T[14-0])进行排列(因为数据位将用于动态元素匹配方案)。
注意，第一DAC单元(例如，校准中的DAC单元)可以具有与抖动信号相同的权重。但是，在某些情况下，第一个DAC单元的权重可能与抖动信号的权重不同。
VCO ADC作为观测器ADC
再次参考图3，观测器ADC 308量化DAC核心304的输出，该输出在放大器306的输出处可观察到(即，DAC单元的模拟输出)。观察到的DAC内核304的输出是由于将透明抖动注入到系统中而产生的，例如，是由于数字输入的结果而产生的，该数字输入中添加了抖动信号，从而驱动了解码器302，具有相反极性
Figure BDA0002720017820000121
的抖动信号，驱动第一个DAC单元并消除添加的抖动信号。由静态误差和时序偏斜误差引起的误差电荷将是可观察的，并且可从DAC核304的输出中提取。观测器ADC 308产生数字输出，显示为V1。数字输出可用于提取校准中DAC单元的静态误差和时序偏斜误差。
观测器ADC 308可以是VCO ADC。VCO ADC是一阶delta sigma ADC，VCO用作具有无限直流(DC)增益(即DC或零频率下的无限增益)的连续时间积分器。如图2所示，积分器在积分误差电荷et和es方面特别有效。其他非集成ADC也可以提取误差电荷et和es，但可能必须以比VCO ADC或集成ADC更高的速度运行。另外，由于VCO ADC主要是数字的，因此VCO ADC在28nm工艺中的占位面积很小，并且可以随着工艺的发展而不断扩展。一个VCO ADC的最大面积为0.1mm2，功耗为25mW。充当观测器ADC 308的VCO ADC可以通过放大器306(例如，跨阻放大器)数字化DAC核心304的输出。从充当观测器ADC 308的VCO ADC到放大器输出的额外负载相对较小，并且不会影响通过混频器310的正常路径的性能。
DAC 300还包括数字处理电路320，以使数字输出V1和抖动信号D_Dit交叉关联，并基于数字输出V1和抖动信号D_Dit的交叉关联，提取第一DAC单元的静态误差和时序偏斜误差。例如，数字处理电路320可以包括交叉关联电路360，以执行数字输出V1的数据点和抖动信号D_Dit的交叉关联。在描述图7-12中所示的示例性交叉关联结果的段落中更详细地解释了交叉关联电路360。数字处理电路320还包括误差计算电路370，以根据来自交叉关联电路360的交叉关联结果来计算静态误差和时序偏斜误差。
添加抖动信号
如前所述，取决于实现方式，可以以不同方式添加抖动信号D_Dit。
图4示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的DAC，其中抖动信号D_Dit被数字地相加。为了数字地添加抖动信号，在解码器302中包括数字加法器314，以将抖动信号D_Dit添加到解码器302的数字输入。
图5示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的DAC，其中在模拟域中添加了抖动信号D_Dit。如本文所讨论的那样实现解码器502，以将极性相反的数据位和抖动信号的位提供给DAC单元。然而，解码器502缺少用于将抖动信号数字地相加的数字加法器。抖动信号D_Dit被添加到模拟域中。DAC核心504中的抖动信号D_Dit，其包括由抖动信号D_Dit驱动的抖动DAC单元506，例如MSB16。在该说明性示例中，抖动DAC单元506接收抖动信号D_Dit。由具有相反极性的抖动信号(D_Dit)驱动的DAC核心504中的另一个DAC单元抵消了为实现透明抖动方案而添加的抖动。因此，DAC核心504具有17个DAC单元(即，两个附加的DAC单元)。抖动DAC单元506可以被视为参考DAC单元，针对其测量其他DAC单元。由解码器502实现的桶形移位(如关于图3所描述的)可以使得能够测量一次DAC单元中DAC内核504中其他DAC单元的静态误差和时序偏斜误差。抖动DAC单元506可以具有与校准下的DAC单元相同的重量，或者抖动DAC单元506可以具有与校准下的DAC单元不同的重量。
图6示出了根据本公开的一些实施例的具有静态误差和时序偏斜测量的DAC，其中在模拟域中添加了抖动信号D_Dit。图6中所示的信号链可以在收发器中找到。如本文所讨论的那样实现解码器614，以将极性相反的数据位和抖动信号的位提供给DAC单元。然而，解码器614缺少用于将抖动信号数字地相加的数字加法器。ADC 606在DAC的上游，并且可以产生到解码器614的数字输入。将抖动信号D_Dit在模拟域中添加到ADC 606的模拟输入。在该说明性示例中，包括抖动DAC单元602，并且抖动DAC单元602接收抖动信号D_Dit。加法节点604将抖动信号D_Dit的模拟等效项(由抖动DAC单元602生成)添加到ADC 606的模拟输入。ADC 606生成数字输出信号，该抖动被添加到该数字输出信号。该数字输出信号可以由数字处理电路系统612处理。数字处理电路系统612可以生成添加了抖动信号的数字输入。然后，其上添加了抖动信号的数字输入由解码器614处理。抖动DAC单元602的权重可以与第一DAC单元(例如，正在校准的DAC单元)的权重相同，或者抖动DAC单元602可以具有与第一DAC单元不同的权重。
与图5中注入抖动信号的点与消除抖动信号的点之间的信号路径相比，对图6中注入抖动信号的点与消除抖动信号的点之间的信号路径的控制较少。因此，图6中的实施方式不是优选的，因为测量方案可能被信号路径中的其他误差所污染。
另外，在模拟域中注入抖动信号(例如图5-6)比在数字域中注入抖动信号(例如图3-4)更不受欢迎，因为抖动DAC单元本身会给测量方案带来误差。
基于交叉关联和示例性交叉关联结果得出静态误差和时序偏斜误差
再次参考图2，标记为i0的顶部波形可以对应于添加的抖动信号(数字或模拟域中)，并且可以被视为理想波形。标记为i1的中间波形可以对应于由具有相反极性的抖动信号驱动的第一DAC单元，例如，处于校准中的DAC单元。中间波形显示了由静态和时序偏斜误差引起的非理想状态。因此，中间波形由于静态误差而被缩放，并且由于时序偏斜误差而被时移。透明抖动方案意味着DAC输出将产生顶部和中间波形的总和，即标记为i0+i1的底部波形。底部波形可以代表注入的抖动信号所行使的DAC单元与校准后的DAC单元之差。因此，具有顶部和中间波形之和的透明抖动的DAC输出具有并暴露来自两个源的误差电荷，其中带有标记es的误差电荷表示来自静态误差的误差，带有标记et的误差电荷表示来自时序偏斜的误差(其中带有标记et的误差电荷出现在上升波形的上升沿，带有标记et的另一误差电荷出现在顶部波形的下降沿)。观测器ADC(例如VCO ADC)可以充当积分器并数字化具有透明抖动的DAC输出，以捕获带有标记et和es的误差电荷。
如果忽略静态误差，仅考虑时序偏斜误差，则底部波形的Z域变换(即具有透明抖动的DAC输出)将为：-1+1-et+etZ-1＝-et+etZ-1。如果同时考虑静态误差和时序偏斜误差，则底部波形的Z域变换将为-(1+es)+1-et+etZ-1＝-(es+et)+etZ-1。当观测器ADC的数字输出V1与抖动信号D_Dit交叉关联时，交叉关联结果的第0抽头将产生-(es+et)，而交叉关联结果的第1抽头将产生et。这意味着交叉关联结果产生两个方程和两个未知数(例如es和et)：
·等式1：-(es+et)＝value of 0th tap of cross-correlation result
·等式2：et＝value of 1st tap ofcross
根据等式2，可以从交叉关联结果的第1个抽头的值中直接获得et表示的时序误差。由es表示的静态误差可以从第0个抽头的值和交叉关联结果的第一个抽头的值获得。将交叉关联结果的第一个抽头的值即et替换为-(es+et)，它等于交叉关联结果的第0个抽头的值，可以使es被求解/确定。
交叉关联可以例如通过图3-6的交叉关联电路360来执行。交叉关联结果的第0和第1抽头包括静态和时序偏斜误差的信息，并且可以例如由图3-6的误差计算电路370使用，以仅从一个交叉关联中提取/估计正在校准的DAC单元的静态和时序误差。
虽然有可能从交叉关联结果中提取静态和时序偏斜误差，但是本发明所设想的一些实施方式可以仅提取静态误差(而不是时序偏斜误差)，并且本公开所设想的一些实施方式可以仅提取时序偏斜误差(而不是静态误差)。换句话说，没有必要从交叉关联结果中提取静态和时序偏斜误差。
图7-12示出了根据本公开的一些实施例的六个DAC单元的各自的交叉关联结果。可以在交叉关联结果中观察到强相关性。第0个抽头和第1个抽头在每个图中都有标记。
注意，交叉关联结果显示了与信号相关的本底噪声，这可以从正弦波包络中看出。本底噪声会影响提取精度。解决与误差提取精度相关的本底噪声的一种方法是增加观测器ADC的数字输出的数据点数，以提高交叉关联信噪比(即使第0和第1个抽头比本底噪声大得多)，误差提取可能需要1600万个或更多的交叉关联点。
解决存在与信号相关的本底噪声的情况下，误差提取精度的另一种方法是使用透明抖动方案将相同的抖动信号注入两次，并获得两个交叉关联的结果：第一次使用抖动信号(其中极性相反的抖动信号驱动正在校准的DAC单元)，第二次使用具有相反极性的抖动信号(其中，抖动信号驱动处于校准状态的DAC单元)。通过将分别注入抖动信号和注入极性相反的抖动信号所获得的两个交叉关联结果相加(轻触求和)，消除了与信号相关的本底噪声，同时使静态/定时误差加倍。从总的交叉关联结果中提取的误差可以减半(即，除以二)。256,000个交叉关联点可能足以提取低至0.05％水平精度的误差。
执行交叉关联在计算上可能是昂贵的，因此，背景测量方案可能仅不时地运行(即，不是一直都在运行)。
提取静态误差和时序偏斜误差的方法
图13是示出根据本公开的一些实施例的用于提取DAC的误差的方法的流程图。例如，误差可以包括以下一项或多项：静态误差和时序偏斜误差。DAC具有解码器(例如，图3和图4的解码器302，图5的解码器502和图6的解码器614)以及由解码器的输出驱动的DAC单元(例如，图3的D[15]-D[0])。
在1302中，解码器可以接收具有添加到其的第一抖动信号的数字输入。第一抖动信号的一个例子是如图3-6所示的抖动信号D_Dit。
在1304中，可以由具有相反极性的第一抖动信号来驱动第一DAC单元(例如，如关于图3所描述的在校准中的DAC单元)。如图3所示，标记为MSB15的DAC单元(如果被选作校准中的DAC单元)可以由极性相反的抖动信号位
Figure BDA0002720017820000161
驱动。解码器可以实现开关电路，以输出具有相反极性的抖动信号的一位
Figure BDA0002720017820000162
作为驱动DAC单元标记为MSB15的位D[15]。由极性相反的第一抖动信号驱动的第一DAC抵消了添加到数字输入中的抖动信号D_Dit，从而有效地实现了透明抖动方案。
在1306中，观测器ADC(例如，图3-6的观测器ADC 308)可以通过将具有相反极性的第一抖动信号产生的DAC的第一模拟输出数字化，从而驱动第一DAC单元(即，由于施加了透明抖动而产生的极性)，来产生第一数字输出(例如，图3-6的V1)。
在1308中，数字处理电路(例如，图3-6的数字处理电路320，具体地，交叉关联电路360)可以使第一数字输出和第一抖动信号交叉关联。交叉关联结果的示例在图7-12中显示。
在1310中，数字处理电路系统(例如，图3-6的数字处理电路系统320，特别是误差计算电路系统370)可以基于第一数字输出和第一抖动信号的交叉关联提取以下一个或多个：第一DAC单元的第一静态误差和第一时序偏斜误差。在与图7-12相关的段落中解释了交叉关联结果的示例以及交叉关联如何暴露在校准下的DAC单元的静态误差和时序偏斜误差。
在一些实施例中，数字域中的解码器或其他合适的电路将第一抖动信号数字地添加到数字输入。数字加法第一个抖动信号如图3-4所示。在一些实施例中，第一抖动信号因此在模拟域中被添加到ADC的模拟输入信号。ADC产生具有添加到其的第一抖动信号的数字输入。图5-6示出了在模拟域中相加第一抖动信号的各种实施例。
如前所述，第零抽头和第一抽头建立两个方程式和两个未知数，从而允许从交叉关联结果中提取静态误差和时序偏斜误差。提取第一静态误差和第一时序偏斜误差可以包括基于所述第一数字输出和所述第一抖动信号的交叉关联的第一抽头的值，得出所述第一时序偏斜误差。提取第一静态误差和第一时序偏斜误差可以包括基于所述第一数字输出和所述第一抖动信号的交叉关联的第零抽头的值和第一抽头的值，得出所述第一静态误差。
为了在存在与信号相关的本底噪声的情况下提取静态误差和时序偏斜误差，可以执行两次测量：一次是将抖动信号注入作为透明抖动，另一次是将极性相反的抖动信号注入作为透明抖动。为了使用注入有相反极性的抖动信号作为透明抖动来执行测量，该方法可以进一步包括：通过所述解码器接收其上添加具有相反极性的第一抖动信号的数字输入,通过所述第一抖动信号驱动所述第一DAC单元,通过数字化由驱动所述第一DAC单元的第一抖动信号产生的DAC的第一互补模拟输出来产生第一互补数字输出,和交叉关联所述第一互补数字输出和相反极性的第一抖动信号。然后求和：(1)第一数字输出和第一抖动信号的交叉关联，和(2)第一互补数字输出的相反极性的第一抖动信号的交叉关联。基于求和的交叉关联结果的第零抽头的值和第一抽头的值，可以提取第一DAC单元的第一静态误差和第一时序偏斜误差。由于在对交叉关联结果求和时误差会加倍，基于求和的交叉关联结果的第零抽头的值的一半和第一抽头的值的一半，可以提取第一DAC单元的第一静态误差和第一时序偏斜误差。
为了测量正在校准的另一个DAC单元的静态误差和时序误差，可以对第二个DAC单元重复1202-1210。例如，例如，该方法可以进一步包括：通过所述解码器接收其上添加第二抖动信号的数字输入,通过相反极性的第二抖动信号驱动第二DAC单元(例如，另一个在校准的DAC单元),通过数字化由具有驱动所述第二DAC单元的相反极性的第二抖动信号产生的DAC的第二模拟输出来产生第二数字输出,使所述第二数字输出和所述第二抖动信号交叉关联，和基于第二数字输出和第二抖动信号的交叉关联，提取第二DAC单元的第二静态误差和第二时序偏斜误差。各种开关方案，例如图3所示的方案，可用于选择第二个DAC单元或任何其他DAC单元作为要校准的下一个DAC单元。
图14是示出根据本公开的一些实施例的用于提取DAC的静态误差和时序偏斜误差的另一种方法的流程图。在1402中，将抖动信号添加到DAC。图3-6给出了三种用于将抖动信号添加到DAC的不同方案。在1304中，DAC中的DAC单元消除注入到DAC中的抖动信号。例如，DAC单元可以由具有相反极性的抖动信号驱动以消除相加的抖动信号。作为1402和1404的结果，注入了透明的抖动(如参考图3-6所述的示例所示)。在1404，观测器ADC(例如，图3-6的观测器ADC308)量化DAC的输出并产生第一数字输出。在1406，数字处理电路(例如，图3-6的数字处理电路320)从第一数字输出中提取DAC单元的静态误差和时序偏斜误差中的一个或多个。
交叉关联的结果产生在校准的DAC单元的静态误差和时序偏斜误差。如前所述，第零抽头和第一抽头建立两个方程和两个未知数，从而允许从交叉关联结果中提取静态误差和时序偏斜误差。提取静态误差和时序偏斜误差中的一个或多个可以包括：将所述抖动信号与所述第一数字输出交叉关联，和从交叉关联的第零抽头的值和第一抽头的值，获得所述静态误差和所述时序偏斜误差。提取静态误差和时序偏斜误差中的一个或多个可以包括：基于第一数字输出和抖动信号的交叉关联的第一抽头的值得出时序偏斜误差。提取静态误差和时序偏斜误差中的一个或多个可以包括：基于第一数字输出和抖动信号的交叉关联的第零抽头和第一抽头的值得出静态误差。交叉关联结果的示例以及交叉关联如何在校准下暴露DAC单元的静态误差和时序偏斜误差的示例在与图7-12相关的段落中进行说明。
为了在存在与信号相关的本底噪声的情况下提取静态误差和时序偏斜误差，可以执行两次测量：一次是将抖动信号注入作为透明抖动，另一次是将极性相反的抖动信号注入作为透明抖动。为了使用注入的具有相反极性的抖动信号作为透明抖动来执行测量，该方法可以进一步包括将具有相反极性的抖动信号添加到DAC，通过DAC中的DAC单元消除注入到DAC的具有相反极性的抖动信号，量化DAC的输出并生成第二个数字输出，并从第一数字输出和第二数字输出中提取DAC单元的静态误差和时序偏斜误差中的一个或多个。具体地，提取所述静态误差和所述时序偏斜误差中的一个或多个包括：将所述抖动信号与所述第一数字输出交叉关联，将极性相反的抖动信号与第二数字输出交叉关联，对交叉关联结果求和，并从求和的交叉关联结果的第零抽头的值的一半和第一抽头的值的一半获得静态误差和时序偏斜误差。
将抖动信号添加到DAC可以包括将抖动信号数字地添加到DAC的输入。这样的方案由图3-4示出。将抖动信号添加到DAC可以包括将抖动信号添加到DAC内核中的抖动DAC单元。图5示出了这种方案。在一些情况下，将抖动信号添加到DAC包括将抖动信号添加到ADC的模拟输入信号，并且通过ADC生成具有添加到其中的抖动信号的DAC的输入。图6说明了这种方案。
为了测量正在校准的另一个DAC单元的静态误差和时序误差，可以对另一个DAC单元重复1402-1408。各种切换方案，例如图3所示的方案，可用于选择另一个DAC单元或任何其他DAC单元作为要校准的下一个DAC单元。
尽管有可能从交叉关联结果中提取静态和时序偏斜误差(如图13和14中的方法所示)，但本发明所设想的一些实现方式可能仅提取静态误差(而不是时序偏斜误差)，并且本发明所设想的一些实施方式可能仅提取时序偏斜误差(而不是静态偏斜)。换句话说，没有必要从交叉关联结果中提取静态和时序偏斜误差。
例子
例子1是一种用于提取具有解码器和由所述解码器的输出驱动的多个DAC单元的数模转换器(DAC)的误差的方法，该方法包括:通过所述解码器接收其上添加第一抖动信号的数字输入；通过具有相反极性的第一抖动信号来驱动第一DAC单元；通过数字化由具有驱动所述第一DAC单元的相反极性的第一抖动信号产生的DAC的第一模拟输出来产生第一数字输出；使所述第一数字输出和所述第一抖动信号交叉关联；和基于所述第一数字输出和所述第一抖动信号的交叉关联，提取所述第一DAC单元的第一静态误差和第一时序偏斜误差中的一个或多个。
在例子2，例子1的方法可以任选地包括：通过所述解码器将所述第一抖动信号数字地添加到所述数字输入。
在例子3，例子1的方法可以任选地包括：将第一抖动信号添加到ADC的模拟输入信号；并通过ADC产生其上添加第一抖动信号的数字输入。
在例子4，例子1-3中任一个的方法可以任选地包括：提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括：基于所述第一数字输出和所述第一抖动信号的交叉关联的第一抽头的值，得出所述第一时序偏斜误差。
在例子5，例子1-4中任一个的方法可以任选地包括：提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括：基于所述第一数字输出和所述第一抖动信号的交叉关联的第零抽头的值和第一抽头的值，得出所述第一静态误差。
在例子6，例子1-5中任一个的方法可以任选地包括：通过所述解码器接收其上添加具有相反极性的第一抖动信号的数字输入；通过所述第一抖动信号驱动所述第一DAC单元；通过数字化由驱动所述第一DAC单元的第一抖动信号产生的DAC的第一互补模拟输出来产生第一互补数字输出；交叉关联所述第一互补数字输出和相反极性的第一抖动信号；和求和所述第一数字输出和第一抖动信号的交叉关联、以及所述第一互补数字输出和相反极性的第一抖动信号的交叉关联。
在例子7，例子1的方法可以任选地包括：提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括：基于求和的交叉关联结果的第零抽头的值和第一抽头的值，提取所述第一DAC单元的第一静态误差和第一时序偏斜误差中的一个或多个。
在例子8，例子6或7的方法可以任选地包括：提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括：基于求和的交叉关联结果的第零抽头的值的一半和第一抽头的值的一半，提取所述第一DAC单元的第一静态误差和第一时序偏斜误差中的一个或多个。
在例子9，例子1-8中任一个的方法可以任选地包括：通过所述解码器接收其上添加第二抖动信号的数字输入；通过具有相反极性的第二抖动信号来驱动第二DAC单元；通过数字化由具有驱动所述第二DAC单元的相反极性的第二抖动信号产生的DAC的第二模拟输出来产生第二数字输出；使所述第二数字输出和所述第二抖动信号交叉关联；和基于所述第二数字输出和所述第二抖动信号的交叉关联，提取所述第二DAC单元的第二静态误差和第二时序偏斜误差中的一个或多个。
例子10是具有误差测量的数模转换器(DAC)，该数模转换器包括:解码器，用于接收其中添加的数字输入和抖动信号；多个DAC单元，包括:第一DAC单元，用于接收相反极性的抖动信号；和由与其中添加的数字输入和抖动信号相对应的数据位驱动的另外的DAC单元；和观测器ADC，用于量化由驱动所述第一DAC单元的极性相反的抖动信号产生的DAC单元的模拟输出，并产生数字输出。
在例子11，例子10的DAC可以任选地包括：数字处理电路，用于对所述数字输出和所述抖动信号交叉关联，并基于所述数字输出和所述抖动信号的交叉关联来提取所述第一DAC单元的静态误差和时序偏斜误差。
在例子12，例子10或11的DAC可以任选地包括：解码器包括二进制至温度计解码器，用于将其中添加的数字输入和抖动信号转换为数据位。
在例子13，例子10-12中任一个的DAC可以任选地包括：解码器包括加法器，用于将所述抖动信号与所述数字输入相加。
在例子14，例子10-12中任一个的DAC可以任选地包括：抖动DAC单元，用于接收抖动信号；求和节点，用于将抖动信号添加到ADC的模拟输入；和ADC，用于产生其中添加抖动信号的数字输入。
在例子15，例子10-14中任一个的DAC可以任选地包括：解码器包括：第一多路复用器，用于输出所述数据位的第一位和所述抖动信号中的一个；和第二多路复用器，用于输出所述数据位的第二位和所述相反极性的抖动信号中的一个。
在例子16，例子10-15中任一个的DAC可以任选地包括：解码器包括：第三多路复用器，用于输出所述数据位和所述相反极性的抖动信号中的一个。
在例子17，例子10-16中任一个的DAC可以任选地包括：观测器ADC是VCO模数转换器。
在例子18，例子10-17中任一个的DAC可以任选地包括：第一DAC单元具有与抖动信号相同的权重。
在例子19，例子10-17中任一个的DAC可以任选地包括：所述第一DAC单元的权重与所述抖动信号的权重不同。
在例子20，例子10-19中任一个的DAC可以任选地包括：DAC是独立的DAC。
在例子21，例子10-19中任一个的DAC可以任选地包括：DAC生成模拟信号作为模数转换的一部分。
例子22是具有误差测量的数模转换器(DAC)，该数模转换器包括:解码器，用于接收数字输入；多个DAC单元，包括:第一DAC单元，用于接收相反极性的抖动信号；由对应于数字输入的数据位驱动的其他DAC单元；和抖动DAC单元，用于接收抖动信号；和观测器ADC，用于量化由驱动第一DAC单元的相反极性的抖动信号产生的DAC单元的模拟输出，并产生数字输出。
在例子23，例子22的DAC可以任选地包括：数字处理电路，用于对所述数字输出和所述抖动信号交叉关联，并基于所述数字输出和所述抖动信号的交叉关联来提取所述第一DAC单元的静态误差和时序偏斜误差。
在例子24，例子22或23的DAC可以任选地包括：解码器包括：第一多路复用器，用于输出所述数据位的第一位和所述抖动信号中的一个；和第二多路复用器，用于输出所述数据位的第二位和所述相反极性的抖动信号中的一个。
在例子25，例子22-24中任一个的DAC可以任选地包括：解码器包括：第三多路复用器，用于输出所述数据位和所述相反极性的抖动信号中的一个。
在例子26，例子22-25中任一个的DAC可以任选地包括：观测器ADC是VCO模数转换器。
例子27是一种提取数模转换器(DAC)的误差的方法，包括：将抖动信号添加到DAC；通过DAC中的DAC单元消除注入所述DAC的输入的抖动信号；量化DAC的输出并产生第一数字输出；和从所述第一数字输出提取所述DAC单元的静态误差和时序偏斜误差中的一个或多个。
在例子28，例子27的方法可以任选地包括：提取所述静态误差和所述时序偏斜误差中的一个或多个包括：将所述抖动信号与所述第一数字输出交叉关联；和从交叉关联的第零抽头的值和第一抽头的值，获得所述静态误差和所述时序偏斜误差。
在例子29，例子27或28的方法可以任选地包括：将相反极性的抖动信号添加到DAC；通过DAC中的DAC单元消除注入所述DAC的相反极性的抖动信号；量化DAC的输出并产生第二数字输出；和从所述第一数字输出和所述第二数字输出提取所述DAC单元的静态误差和时序偏斜误差中的一个或多个。
在例子30，例子27-29中任一个的方法可以任选地包括：提取所述静态误差和所述时序偏斜误差中的一个或多个包括：将所述抖动信号与所述第一数字输出交叉关联；交叉关联相反极性的抖动信号和第二抖动输出；求和交叉关联结果；和从求和的交叉关联结果的第零抽头的值的一半和第一抽头的值的一半，获得静态误差和时序偏斜误差。
在例子31，例子27-30中任一个的方法可以任选地包括：将抖动信号添加到DAC包括：将抖动信号数字地添加到DAC的输入。
在例子32，例子27-30中任一个的方法可以任选地包括：将抖动信号添加到DAC包括：将抖动信号添加到ADC的模拟输入信号；并通过ADC产生其中添加抖动信号的DAC的输入。
在例子33，例子27-30中任一个的方法可以任选地包括：将抖动信号添加到DAC包括：使用所述抖动信号驱动抖动DAC单元。
在例子34，例子27-33中任一个的方法可以任选地包括：提取所述静态误差和所述时序偏斜误差中的一个或多个包括：基于第一数字输出和抖动信号的交叉关联的第一抽头的值得出时序偏斜误差。
在例子35，例子27-34中任一个的方法可以任选地包括：提取所述静态误差和所述时序偏斜误差中的一个或多个包括：基于第一数字输出和抖动信号的交叉关联的第零抽头和第一抽头的值得出静态误差。
例子36是包括用于执行本文描述的任何一种方法的装置的设备。
其他实施说明、变体和应用
在一个示例实施例中，可以在关联的电子设备的板上实现任意数量的附图的电路。该板可以是通用电路板，其可以容纳电子设备的内部电子系统的各种组件，并且还可以提供用于其他外围设备的连接器。更具体地说，该板可提供电连接，系统的其他组件可通过该电连接进行电通信。可以基于特定的配置需求、处理需求、计算机设计等，将任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读非暂时性存储元件等适当地耦合至板。其他组件(例如外部存储器、附加传感器、用于音频/视频显示的控制器和外围设备)可以通过电缆作为插入卡连接到板上，也可以集成到板上。在各种实施例中，本文描述的功能可以以仿真形式实现为在以支持这些功能的结构布置的一个或多个可配置(例如，可编程)元件内运行的软件或固件。可以在包括允许处理器执行那些功能的指令的非暂时性计算机可读存储介质上提供提供仿真的软件或固件。
在另一个示例实施例中，附图的电路可以实现为独立模块(例如，具有关联的组件和配置为执行特定应用程序或功能的电路的设备)，也可以实现为电子设备的专用硬件中的插入模块。注意，本公开的特定实施例可以容易地部分地或整体地包括在片上系统(SOC)封装中。SOC代表将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字、模拟、混合信号以及通常的RF功能：所有这些功能都可以在单个芯片基板上提供。其他实施例可以包括多芯片模块(MCM)，其中多个分离的IC位于单个电子封装内并且被配置为通过电子封装彼此紧密地相互作用。在各种其他实施例中，数字滤波器可以在专用集成电路(ASIC)、现场可编程门阵列(FPGA)和其他半导体芯片中的一个或多个硅核中实现。
还必须注意，本文中概述的所有规格、尺寸和关系(例如，处理器的数量、逻辑运算等)仅出于示例和教导的目的而提供。在不脱离本公开的精神或所附权利要求的范围的情况下，可以对这些信息进行相当大的改变。这些规范仅适用于一个非限制性示例，因此，它们应照此解释。在前面的描述中，已经参考特定处理器和/或组件布置描述了示例实施例。在不脱离所附权利要求的范围的情况下，可以对这些实施例进行各种修改和改变。因此，说明书和附图应被认为是说明性的而不是限制性的。
测量DAC静态误差和时序偏斜误差的背景技术特别适合于DAC性能至关重要的高速、宽带、高精度应用。可以从该体系结构中受益匪浅的应用包括：仪器、测试、频谱分析仪、军事用途、雷达、有线或无线通信、移动电话(特别是因为标准继续推动更高速度的通信)和基站。这些产品用于有线和无线通信、仪器仪表、雷达、电子战和其他应用。
注意，利用本文提供的众多示例，可以根据两个、三个、四个或更多个电子组件来描述交互。但是，这样做只是出于清楚和示例的目的。应当理解，可以以任何合适的方式来合并系统。沿着类似的设计替代方案，附图中任何示出的组件、模块和元件可以以各种可能的配置进行组合，所有这些显然都在本说明书的广泛范围内。在某些情况下，仅参考有限数量的电气元件来描述一组给定流程的一个或多个功能可能会更容易。应当理解，附图的电路及其教导易于扩展，并且可以容纳大量的组件，以及更复杂/复杂的布置和配置。因此，提供的示例不应限制范围或抑制可能潜在地应用于无数其他架构的电子电路的广泛教导。
注意，在本说明书中，对包括在“一个实施例”、“示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征包括在本公开的一个或多个实施例中，但是可以或可以不必在相同的实施例中组合。
还必须注意，与背景测量技术有关的功能(例如，图13-14中所示的过程)仅说明了可能由图3-6中所示的系统执行或在其中执行的某些功能。这些操作中的一些可以在适当的地方被删除或移除，或者可以在不脱离本公开的范围的情况下对这些操作进行相当大的修改或改变。另外，这些操作的时间安排可能会大大改变。出于示例和讨论的目的，提供了上述操作流程。本文描述的实施例提供了很大的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、时序、配置和定时机制。
本领域技术人员可以确定许多其他改变、替换、变化、变更和修改，并且意图是本公开涵盖落入所附权利要求范围内的所有此类改变、替换、变更、替换和修改。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施例中的任何地方使用。

Claims (20)

1.一种用于提取具有解码器和由所述解码器的输出驱动的多个DAC单元的数模转换器(DAC)的误差的方法，该方法包括：
通过所述解码器接收其上添加第一抖动信号的数字输入；
通过具有相反极性的第一抖动信号来驱动第一DAC单元；
通过数字化由具有驱动所述第一DAC单元的相反极性的第一抖动信号产生的DAC的第一模拟输出来产生第一数字输出；
使所述第一数字输出和所述第一抖动信号交叉关联；和
基于所述第一数字输出和所述第一抖动信号的交叉关联，提取所述第一DAC单元的第一静态误差和第一时序偏斜误差中的一个或多个。
2.权利要求1所述的方法，还包括：
通过所述解码器将所述第一抖动信号数字地添加到所述数字输入。
3.权利要求1所述的方法，其中提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括：
基于所述第一数字输出和所述第一抖动信号的交叉关联的第一抽头的值，得出所述第一时序偏斜误差。
4.权利要求1所述的方法，其中提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括:
基于所述第一数字输出和所述第一抖动信号的交叉关联的第零抽头的值和第一抽头的值，得出所述第一静态误差。
5.权利要求1所述的方法，还包括：
通过所述解码器接收其上添加具有相反极性的第一抖动信号的数字输入；
通过所述第一抖动信号驱动所述第一DAC单元；
通过数字化由驱动所述第一DAC单元的第一抖动信号产生的DAC的第一互补模拟输出来产生第一互补数字输出；
交叉关联所述第一互补数字输出和相反极性的第一抖动信号；和
求和所述第一数字输出和第一抖动信号的交叉关联、以及所述第一互补数字输出和相反极性的第一抖动信号的交叉关联。
6.权利要求5所述的方法，其中提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括：
基于求和的交叉关联结果的第零抽头的值和第一抽头的值，提取所述第一DAC单元的第一静态误差和第一时序偏斜误差中的一个或多个。
7.权利要求6所述的方法，其中提取所述第一静态误差和所述第一时序偏斜误差中的一个或多个包括:
基于求和的交叉关联结果的第零抽头的值的一半和第一抽头的值的一半，提取所述第一DAC单元的第一静态误差和第一时序偏斜误差中的一个或多个。
8.权利要求1所述的方法，还包括：
通过所述解码器接收其上添加第二抖动信号的数字输入；
通过具有相反极性的第二抖动信号来驱动第二DAC单元；
通过数字化由具有驱动所述第二DAC单元的相反极性的第二抖动信号产生的DAC的第二模拟输出来产生第二数字输出；
使所述第二数字输出和所述第二抖动信号交叉关联；和
基于所述第二数字输出和所述第二抖动信号的交叉关联，提取所述第二DAC单元的第二静态误差和第二时序偏斜误差中的一个或多个。
9.具有误差测量的数模转换器(DAC)，该数模转换器包括：
解码器，用于接收其中添加的数字输入和抖动信号；
多个DAC单元，包括：
第一DAC单元，用于接收相反极性的抖动信号；和
由与其中添加的数字输入和抖动信号相对应的数据位驱动的另外的DAC单元；和
观测器模数转换器(ADC)，用于量化由驱动所述第一DAC单元的极性相反的抖动信号产生的DAC单元的模拟输出，并产生数字输出。
10.权利要求9所述的DAC，还包括：
数字处理电路，用于对所述数字输出和所述抖动信号交叉关联，并基于所述数字输出和所述抖动信号的交叉关联来提取所述第一DAC单元的静态误差和时序偏斜误差。
11.权利要求9所述的DAC，其中所述解码器包括：
二进制至温度计解码器，用于将其中添加的数字输入和抖动信号转换为数据位。
12.权利要求9所述的DAC，其中所述解码器包括：
加法器，用于将所述抖动信号与所述数字输入相加。
13.权利要求9所述的DAC，其中所述解码器包括：
第一多路复用器，用于输出所述数据位的第一位和所述抖动信号中的一个；和
第二多路复用器，用于输出所述数据位的第二位和所述相反极性的抖动信号中的一个。
14.权利要求9所述的DAC，其中所述解码器包括：
第三多路复用器，用于输出所述数据位和所述相反极性的抖动信号中的一个。
15.权利要求9所述的DAC，其中所述观测器ADC是压控振荡器模数转换器。
16.权利要求9所述的DAC，其中所述第一DAC单元的权重与所述抖动信号的权重不同。
17.一种提取数模转换器(DAC)的误差的方法，包括：
将抖动信号添加到DAC；
通过DAC中的DAC单元消除注入所述DAC的抖动信号；
量化DAC的输出并产生第一数字输出；和
从所述第一数字输出提取所述DAC单元的静态误差和时序偏斜误差中的一个或多个。
18.权利要求17所述的方法，其中提取所述静态误差和所述时序偏斜误差中的一个或多个包括:
将所述抖动信号与所述第一数字输出交叉关联；和
从交叉关联的第零抽头的值和第一抽头的值，获得所述静态误差和所述时序偏斜误差。
19.权利要求17所述的方法，还包括：
将相反极性的抖动信号添加到DAC的输入；
通过DAC中的DAC单元消除注入所述DAC的输入的相反极性的抖动信号；
量化DAC的输出并产生第二数字输出；和
从所述第一数字输出和所述第二数字输出提取所述DAC单元的静态误差和时序偏斜误差。
20.权利要求19所述的方法，其中将抖动信号添加到DAC包括：
使用所述抖动信号驱动抖动DAC单元。
CN202011084826.2A 2019-10-12 2020-10-12 用于rf dac的背景静态误差测量和时序偏斜误差测量 Active CN112653462B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CNPCT/CN2019/110785 2019-10-12
CN2019110785 2019-10-12
US16/709,899 2019-12-10
US16/709,899 US10965302B1 (en) 2019-10-12 2019-12-10 Background static error measurement and timing skew error measurement for RF DAC

Publications (2)

Publication Number Publication Date
CN112653462A true CN112653462A (zh) 2021-04-13
CN112653462B CN112653462B (zh) 2024-04-09

Family

ID=75164452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011084826.2A Active CN112653462B (zh) 2019-10-12 2020-10-12 用于rf dac的背景静态误差测量和时序偏斜误差测量

Country Status (2)

Country Link
US (1) US10965302B1 (zh)
CN (1) CN112653462B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152951B2 (en) * 2019-12-17 2021-10-19 Stmicroelectronics International N.V. Quad switched multibit digital to analog converter and continuous time sigma-delta modulator
WO2021133371A1 (en) * 2019-12-23 2021-07-01 Intel Corporation Digital-to-analog converter, data processing system, base station and mobile device
US11128310B1 (en) 2020-04-24 2021-09-21 Analog Devices International Unlimited Company Background duty cycle error measurement for RF DAC
US11522553B2 (en) * 2020-05-05 2022-12-06 Stmicroelectronics International N.V. Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error
US11451240B2 (en) 2020-07-21 2022-09-20 Stmicroelectronics International N.V. Double data rate (DDR) quad switched multibit digital to analog converter and continuous time sigma-delta modulator
US20240063810A1 (en) * 2022-08-17 2024-02-22 International Business Machines Corporation Automated waveform validation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303750A1 (en) * 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with data enable learning
DE102013021956A1 (de) * 2013-12-27 2015-07-02 Sebastian Zeller Techniken zur Verlustleistungs- und Chipflächenreduktion von integrierten Schaltkreisen
US20170170839A1 (en) * 2015-12-15 2017-06-15 Analog Devices, Inc. Digital measurement of dac timing mismatch error
CN108900195A (zh) * 2018-07-03 2018-11-27 清华大学深圳研究生院 过采样模数转换器及其反馈数模转换器动态误差校准方法
US20190280706A1 (en) * 2018-03-08 2019-09-12 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081218A (en) 1998-01-30 2000-06-27 Lucent Technologies, Inc. Five-level switched-capacitor DAC, method of operation thereof and sigma-delta converter employing the same
US8144043B2 (en) 2010-04-28 2012-03-27 Texas Instruments Incorporated Shaping inter-symbol-interference in sigma delta converter
US8581760B2 (en) 2011-10-03 2013-11-12 Blackberry Limited Digital to analog converter
US9203426B2 (en) 2014-04-07 2015-12-01 Analog Devices Global Estimation of digital-to-analog converter static mismatch errors
US9838031B2 (en) 2015-12-16 2017-12-05 Analog Devices Global Dither injection for continuous-time MASH ADCS
US9577657B1 (en) 2016-05-02 2017-02-21 Analog Devices, Inc. Delta sigma patterns for calibrating a digital-to-analog converter
US20200162088A1 (en) * 2016-10-04 2020-05-21 The University Of Newcastle Device, System and Method for Digital-to-Analogue Conversion
EP3496274A1 (en) * 2017-12-05 2019-06-12 Nxp B.V. Successive approximation register (sar) analog-to-digital converter (adc), radar unit and method for improving harmonic distortion performance
US10693483B1 (en) 2019-08-16 2020-06-23 Analog Devices International Unlimited Company Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303750A1 (en) * 2007-06-01 2008-12-11 National Semiconductor Corporation Video display driver with data enable learning
DE102013021956A1 (de) * 2013-12-27 2015-07-02 Sebastian Zeller Techniken zur Verlustleistungs- und Chipflächenreduktion von integrierten Schaltkreisen
US20170170839A1 (en) * 2015-12-15 2017-06-15 Analog Devices, Inc. Digital measurement of dac timing mismatch error
US20190280706A1 (en) * 2018-03-08 2019-09-12 Analog Devices Global Unlimited Company Method of applying a dither, and analog to digital converter operating in accordance with the method
CN108900195A (zh) * 2018-07-03 2018-11-27 清华大学深圳研究生院 过采样模数转换器及其反馈数模转换器动态误差校准方法

Also Published As

Publication number Publication date
CN112653462B (zh) 2024-04-09
US10965302B1 (en) 2021-03-30
US20210119636A1 (en) 2021-04-22

Similar Documents

Publication Publication Date Title
CN112653462B (zh) 用于rf dac的背景静态误差测量和时序偏斜误差测量
CN106888018B (zh) Dac时序失配误差的数字测量
US10637495B2 (en) SAR ADCs with dedicated reference capacitor for each bit capacitor
US9577657B1 (en) Delta sigma patterns for calibrating a digital-to-analog converter
Kim et al. A 10-b, 100-ms/s cmos a/d converter
US10587280B2 (en) Digital to analog converter device
US20160105194A1 (en) Passive analog sample and hold in analog-to-digital converters
US9641189B2 (en) Calibration techniques for SAR ADCs with on-chip reservoir capacitors
US10505561B2 (en) Method of applying a dither, and analog to digital converter operating in accordance with the method
US20120068865A1 (en) Fast data weighted average circuit and method
Su et al. A 16-bit 12-GS/s single-/dual-rate DAC with a successive bandpass delta-sigma modulator achieving<− 67-dBc IM3 within DC to 6-GHz tunable passbands
US11075643B2 (en) Background timing skew error measurement for RF DAC
US11128310B1 (en) Background duty cycle error measurement for RF DAC
US20230275596A1 (en) Calibration of digital-to-analog converters
Jankunas Design and calibration of a 12-bit current-steering DAC using data-interleaving
Åberg Design of 28nm FD-SOI CMOS 800MS/s SAR ADC for wireless applications
Linnhoff et al. A 10Bit 6 GS/s Time-Interleaved SAR ADC with a Single Full-Rate Front-End Track-and-Hold
Li A Source-Follower Based Pipeline ADC Design with Error Correction
Meng et al. TIME SKEW CALIBRATION METHOD FOR TI ADCS IN HSS LINK
CN116667849A (zh) 数字模拟转换器的后台校准
Moldsvor et al. An 8-bit, 200 MSPS folding and interpolating ADC
Choe High-speed, low-spurious CMOS analog-to-digital converter
El-Sankary et al. High-resolution background calibrated ADCs for software-defined radios
Mohanraj Design of high speed pipelined ADC System
El Rachini Redundant analog to digital conversion architectures in CMOS technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant