CN106571823B - 一种多通道时间交织模数转换器带宽失配优化方法 - Google Patents

一种多通道时间交织模数转换器带宽失配优化方法 Download PDF

Info

Publication number
CN106571823B
CN106571823B CN201610987625.0A CN201610987625A CN106571823B CN 106571823 B CN106571823 B CN 106571823B CN 201610987625 A CN201610987625 A CN 201610987625A CN 106571823 B CN106571823 B CN 106571823B
Authority
CN
China
Prior art keywords
bandwidth mismatch
bandwidth
channel
digital converter
vector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610987625.0A
Other languages
English (en)
Other versions
CN106571823A (zh
Inventor
李靖
邓健
罗建
宁宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610987625.0A priority Critical patent/CN106571823B/zh
Publication of CN106571823A publication Critical patent/CN106571823A/zh
Application granted granted Critical
Publication of CN106571823B publication Critical patent/CN106571823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明属于微电子技术领域，提供一种多通道时间交织模数转换器带宽失配优化方法；首先，提取各个子通道的信号传输路径的带宽参数，计算得到各通道相对于基准通道的带宽失配量，形成向量作为初始带宽失配向量，带入目标函数，计算得目标函数初始解；再将带宽失配向量中的元素随机交换，产生新的带宽失配向量，带入目标函数，计算得目标函数的解，并采用能量状态最小算法更新目标函数最小解，直到能量状态最小算法中目标函数最小解的更新次数达到预设次数，输出目标函数最小解。本发明能够实现对多通道时间交织模数转换器的动态线性性能SFDR的优化，且不对器件其他性能造成影响，也无需增加电路开销。

Description

一种多通道时间交织模数转换器带宽失配优化方法
技术领域
本发明属于微电子技术领域，涉及微电子技术中的多通道时间交织模数转换器，特别涉及多通道时间交织模数转换器的带宽失配优化方法。
背景技术
随着工艺特征尺寸的减小，数字集成电路的工作速度大大提高，使得普通结构的模数转换器无法达到数字信号处理的速度要求，这也使得越来越多的研究者关注如何提高模数转换器的工作速度。
为了提高传统的模数转换器的工作速度，一种将多个模数转换器并联工作的结构被提出，即时间交织模数转换器(Time-interleaved ADC，TIADC)，这种结构的模数转换器使得每个子模数转换器的工作频率可以很低，在时间交织的工作状态下可以将整体的工作速度提升。
一个包含M通道的时间交织模数转换器的结构如图1所示，单个通道转换器包含采样网络和子ADC量化网络，单通道ADC的工作频率为fs/M，通过将每个通道采样开关的采样时间交错开来，使得整个ADC系统在时间交织的工作状态下的工作频率增大为fs(工作周期：Ts＝1/fs)，最后将每个通道的数据在fs的采样频率下采样、存储及输出，从而提高时间交织模数转换器的速度。理论上，时间交织模数转换器的通道数越多，其工作速度可以越快；但各通道子模数转换器间存在带宽失配等非理想因素，严重影响了整个模数转换器的动态性能。
如图2所示为单通道的带宽模型，图2(b)的等效带宽模型中Rm和Cm包含了传输线的寄生电阻(Rp)、电容(Cp)和采样开关的电阻和采样电容，各通道采样开关具有相等的导通电阻和采样电容；如图3所示是M通道模数转换器信号传输线模型等效原理，由于信号到达每个通道的路径长度不同，寄生参数(R和C)不同，导致各通道的带宽存在偏差，即各个通道间存在带宽失配。
基于此，本发明提出了一种多通道时间交织模数转换器带宽失配优化方法，在不考虑其他非理想因素的影响下对通道间的带宽失配进行了优化，在没有增加电路的开销的情况下显著提高了ADC系统的动态性能。
发明内容
本发明的目的在于针对多通道时间交织模数转换器通道间存在的带宽失配，提出了一种多通道时间交织模数转换器带宽失配优化方法，该方法基于采样时钟随机化分布，能够优化多通道时间交织模数转换器的动态线性性能。为实现该目的，本发明采用的技术方案为：
一种多通道时间交织模数转换器带宽失配优化方法，包括以下步骤：
步骤1、提取版图寄生参数，得到各个子通道的信号传输路径的带宽参数，计算得到各通道相对于基准通道的带宽失配量，形成向量作为初始带宽失配向量；
步骤2、将初始带宽失配向量带入目标函数，计算得目标函数初始解；
步骤3、将带宽失配向量中的元素随机交换，产生新的带宽失配向量，带入目标函数，计算得目标函数的解，并采用能量状态最小算法更新目标函数最小解；
步骤4、重复步骤3，直到能量状态最小算法中目标函数最小解的更新次数达到预设次数，输出目标函数最小解，其对应的带宽失配向量即为所述多通道时间交织模数转换器带宽失配优化输出。
进一步的，所述步骤1的具体过程为：
提取版图寄生参数，根据传输线模型和模数转换器通道位置得到各个子通道的信号传输路径的带宽参数：
WM＝(w0,w1,w2,…wM-2,wM-1)，
通过选定任一通道为基准通道，计算得到其他通道相对于选定的通道的带宽失配量并形成向量，即初始带宽失配向量：
RM＝(r0,r1,r2,r3…rM-2,rM-1)，
其中，rm,m∈(0,1…,M-1)为第m通道的带宽失配量，M为通道数，RM的标准差为σr。
进一步的，所述步骤2中，采用杂散分量标准差作为目标函数，通过建模分析，第k次杂散分量为：
Figure BDA0001149345680000021
其中，k∈(1,2,…,M-1)，Hm(ω)为第m通道传输函数的频域形式，Hm(ω)表示为：
Figure BDA0001149345680000022
其中，τc＝1/ωc，ωc为系统理论带宽，rm为第m通道的带宽失配量，m∈(0,1…,M-1)，M为通道数。
更进一步说明的是：本发明中，目标函数采用杂散分量标准差，能够反映频谱分析中各个杂散分量值平均化程度，当目标函数达到最小时即能够实现系统高线性度。本发明中提及的能量状态最小算法具体为：若在温度T，当前状态i，新状态j，若Ej<Ei，则说明j状态能量小于i，接受状态j为当前状态并更新；否则，进一步判断，若概率p＝exp[-(Ej-Ei)/kBT]大于[0，1]区间的随机数，则说明收敛概率较大，仍接受状态j为当前状态并更新，若不成立则保留状态i为当前状态，其中kB是玻尔兹曼常数。所述的时间交织模数转换器的通道数为≥2的整数。
本发明的有益效果在于：
本发明中多通道时间交织模数转换器的器件结构是固定不变的，其带宽失配向量中元素的交换表示其元素对应的子通道的工作时序(系统采用时钟顺序)交换，即子通道的相对物理位置的交换；随机交换带宽失配向量中元素，通过能量状态最小算法得到杂散分量标准差最小的最优带宽失配向量，从而实现系统线性度优化；上述过程即为采样时钟顺序随机化分配，输出的最优带宽失配向量即对应优化后系统采用时钟顺序。本发明能够实现对多通道时间交织模数转换器的动态线性性能SFDR的优化，且不对器件其他性能造成影响，也无需增加电路开销。
附图说明
图1为传统的M通道时间交织模数转换器的原理框图。
图2为信号传输线模型等效原理框图。
图3为M通道时间交织模数转换器信号传输线模型等效原理框图。
图4为M通道时间交织模数转换器的失配原理框图。
图5为本发明多通道时间交织模数转换器带宽失配优化方法流程示意图。
图6为本发明多通道时间交织模数转换器带宽失配优化方法收敛示意图(SFDR与搜索周期数之间关系)。
图7为本发明多通道时间交织模数转换器带宽失配优化前后模数转换器的线性度随输入信号频率与输入信号带宽之比(Fin/Fc)变化的关系图。
图8为本发明多通道时间交织模数转换器带宽失配优化前后模数转换器的线性度随通道数M的关系图。
具体实施方式
下面结合附图及实施例详细描述本发明的技术方案：
为了更好的阐述和理解本发明的思想，本实施例以16通道TIADC为例，如图4所示，信号到各个子通道之间的传输带宽不相同，这组带宽信息就表示了信号在传输路径上的失配情况，各个通道信号传输的带宽信息向量如下：
W16＝(w0,w1,w2,…w14,w15)
上述带宽值在向量中的顺序即为系统采样时钟的顺序(工作时序)，如图3中实线表示的时钟顺序所示是按照顺序依次给到各个通道的，这种情况会使得某些频率点的杂散能量聚集，恶化电路的动态性能；通过选定第一个通道为基准通道，计算得到其他通道相对于选定的第一通道的带宽失配量并形成向量：
R16＝(r0,r1,r2,r3…r14,r15)
其中，rm为第m通道的带宽失配量，R16的标准差为σr。
本发明的思想是将各个时钟顺序进行随机化分布，重新排列给到各个通道间，如图3中虚线表示的时钟排布方式，这种排布情况相当于交换了通道ADC的物理位置，时钟顺序就代表了通道的位置及子ADC的工作顺序，这种处理可以对杂散能量的聚集情况进行优化。
由于时间交织模数转换器的信噪失真比与带宽失配的标准差相关，本发明提出的采样时钟随机化优化方法只是改变采样时钟的顺序，并没有改变带宽失配的相对量，如图4所示，所以本发明理论上是不会对模数转换器的信噪失真比造成影响；而系统的动态范围是与最大的杂散能量相关的，每个杂散能量是由所有通道带宽失配的影响积累的，如下式第k次杂散可表示为：
Figure BDA0001149345680000041
而系统的SFDR近似表达式可表示如下[1]：
Figure BDA0001149345680000042
式中的Hm(ω)是第m通道的传输函数的频域形式，M为总通道数，T是采样时钟周期，G0表示信号能量，k∈(1,2,…,M-1)；通过改变采样时钟的顺序来优化杂散能量的聚集情况，使最大杂散能量平均化到其他杂散以达到优化线性度，如图3和图5所示，具体步骤如下：
按照示例，初始状态时钟clk0至时钟clk15按顺序分别给通道0至通道15；将提取的带宽失配参数R16＝(r0,r1,r2,r3…r14,r15)代入目标函数，得到目标函数初始解；再将R16中的元素随机交换，产生新的带宽失配向量，带入目标函数，计算得目标函数的解，并采用能量状态最小算法更新目标函数最小解；重复该过程600次，输出目标函数最小解。如图6所示，其中B点处的时钟顺序，输出这组时钟排布顺序作为最终的采样时钟顺序，即各通道的相对物理位置(如图3虚线表示时钟)。
通过本申请提出的优化方式，在设计前期就对信号传输的带宽失配进行了优化，没有增加电路的开销，没有影响电路设计的其他性能，显著的提高了多通道模数转换器的线性性能；如图7所示是优化前后模数转换器的线性度随输入信号带宽与输入信号频率比(Fc/Fin)变化的关系图，可以看到在优化后SFDR相对于优化前提高约10dB左右；如图8所示为优化前后模数转换器的线性度随通道数M的对比，相对于优化前，电路的动态性能也有显著的提升，随着通道数的增加，传输线的长度也越长，所以失配更加明显，优化效果也更加明显。
本领域的技术人员应当理解，以上实例仅为本发明的优选例子，本发明的使用并不局限于该实例，可以对本方向的技术方案进行修改或者等同替换，而不脱离本方向技术方案的精神和范围，均应涵盖在本发明的权利保护范围当中。本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

Claims (2)

1.一种多通道时间交织模数转换器带宽失配优化方法，包括以下步骤：
步骤1、提取版图寄生参数，得到各个子通道的信号传输路径的带宽参数，计算得到各通道相对于基准通道的带宽失配量，形成向量作为初始带宽失配向量；具体过程为：
提取版图寄生参数，根据传输线模型和模数转换器通道位置得到各个子通道的信号传输路径的带宽参数：
WM＝(w0,w1,w2,…wM-2,wM-1)，
通过选定任一通道为基准通道，计算得到其他通道相对于选定的通道的带宽失配量并形成向量，即初始带宽失配向量：
RM＝(r0,r1,r2,r3…rM-2,rM-1)，
其中，rm,m∈(0,1…,M-1)为第m通道的带宽失配量，M为通道数，RM的标准差为σr；
步骤2、将初始带宽失配向量带入目标函数，计算得目标函数初始解；具体过程为：
采用杂散分量标准差作为目标函数，通过建模分析，第k次杂散分量表示为：
Figure FDA0002163183790000011
其中，k∈(1,2,…,M-1)，Hm(ω)为第m通道传输函数的频域形式，Hm(ω)表示为：
Figure FDA0002163183790000012
其中，τc＝1/ωc，ωc为系统理论带宽，rm为第m通道的带宽失配量，m∈(0,1…,M-1)，M为通道数；
步骤3、将带宽失配向量中的元素随机交换，产生新的带宽失配向量，带入目标函数，计算得目标函数的解，并采用能量状态最小算法更新目标函数最小解；
步骤4、重复步骤3，直到能量状态最小算法中目标函数最小解的更新次数达到预设次数，输出目标函数最小解，其对应的带宽失配向量即为所述多通道时间交织模数转换器带宽失配优化输出。
2.按权利要求1所述多通道时间交织模数转换器带宽失配优化方法，其特征在于，所述的时间交织模数转换器的通道数为≥2的整数。
CN201610987625.0A 2016-11-10 2016-11-10 一种多通道时间交织模数转换器带宽失配优化方法 Active CN106571823B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610987625.0A CN106571823B (zh) 2016-11-10 2016-11-10 一种多通道时间交织模数转换器带宽失配优化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610987625.0A CN106571823B (zh) 2016-11-10 2016-11-10 一种多通道时间交织模数转换器带宽失配优化方法

Publications (2)

Publication Number Publication Date
CN106571823A CN106571823A (zh) 2017-04-19
CN106571823B true CN106571823B (zh) 2020-03-27

Family

ID=58540827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610987625.0A Active CN106571823B (zh) 2016-11-10 2016-11-10 一种多通道时间交织模数转换器带宽失配优化方法

Country Status (1)

Country Link
CN (1) CN106571823B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540131B (zh) * 2018-03-13 2021-06-01 东南大学 一种适用于非环路结构sar adc的乱序及校准方法
CN110311678B (zh) * 2019-07-18 2021-06-08 电子科技大学 一种适用于时间交织模数转换器的时间失配校正电路
CN110830064B (zh) * 2019-10-30 2021-02-19 电子科技大学 一种高无杂散动态范围的信号接收装置与方法
CN114157298B (zh) * 2021-11-12 2022-11-01 华中科技大学 一种ti-adc带宽不匹配的校准方法和系统
CN116840549B (zh) * 2023-07-03 2024-03-22 广州致远仪器有限公司 时间交织adc的误差确定方法、装置、设备以及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102420612A (zh) * 2011-12-16 2012-04-18 电子科技大学 一种可抑制采样时间失配的时间交织模数转换器
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法
CN103312329A (zh) * 2013-05-23 2013-09-18 电子科技大学 用于时间交织adc采样时间失配的校正方法及校正器
CN103746695A (zh) * 2013-12-27 2014-04-23 电子科技大学 时间交织模数转换器通道间采样时间失配的校正方法
CN103825612A (zh) * 2014-01-17 2014-05-28 电子科技大学 基于时间数字转换器的采样时钟失配后台校正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102739252A (zh) * 2011-04-12 2012-10-17 美信集成产品公司 用于时间交织模数转换器的后台校准的系统和方法
CN102420612A (zh) * 2011-12-16 2012-04-18 电子科技大学 一种可抑制采样时间失配的时间交织模数转换器
CN103312329A (zh) * 2013-05-23 2013-09-18 电子科技大学 用于时间交织adc采样时间失配的校正方法及校正器
CN103746695A (zh) * 2013-12-27 2014-04-23 电子科技大学 时间交织模数转换器通道间采样时间失配的校正方法
CN103825612A (zh) * 2014-01-17 2014-05-28 电子科技大学 基于时间数字转换器的采样时钟失配后台校正方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"A 10-bit 100MS/s subrange SAR ADC with time-domain quantization";Ling Du等;《2014 IEEE International Symposium on Circuits and Systems (ISCAS)》;20140728;第301页到第304页 *
"A Digital Timing Mismatch Calibration Technique in Time-Interleaved ADCs";Jing Li等;《IEEE Transactions on Circuits and Systems II: Express Briefs》;20140528;第61卷(第7期);第486页到第490页 *
"一种流水线A_D转换器Multi_bit级增益误差校正方法";王妍等;《微电子学》;20090630;第39卷(第3期);第302页到第305页及第310页 *
"超高速时间交织模数转换器的研究与设计";李靖;《中国博士学位论文全文数据库•信息科技辑》;20160315(第2016年第3期);I135-136 *

Also Published As

Publication number Publication date
CN106571823A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
CN106571823B (zh) 一种多通道时间交织模数转换器带宽失配优化方法
Guo et al. A 1.6-GS/s 12.2-mW seven-/eight-way split time-interleaved SAR ADC achieving 54.2-dB SNDR with digital background timing mismatch calibration
US8902093B1 (en) Parallel analog to digital converter architecture with charge redistribution and method thereof
US8094050B2 (en) Bandwidth mismatch estimation in time-interleaved analog-to-digital converters
US7999708B2 (en) Analog correction of a phase-mismatch in high-sample rate time-interleaved analog-to-digital converters
CN103067006B (zh) 一种针对时间交替模数转换系统时间误差的实时校正方法
JP2018520582A (ja) アナログ−デジタル変換器システム
McDonnell et al. Compensation and calibration techniques for current-steering DACs
WO2021083268A1 (zh) 采样时钟相位失配误差估计方法、装置及存储介质
CN104393872B (zh) 一种多通道并行adc系统的采样时间误差校正方法
JP2014506773A (ja) パイプラインａｄｃ内部ステージ誤差キャリブレーション
CN1435010A (zh) 用于管线模拟至数字转换器的数字逻辑修正电路
CN104967451A (zh) 逐次逼近型模数转换器
US7843373B2 (en) Method to reduce error in time interleaved analog-to-digital converters arising due to aperture delay mismatch
CN109361390B (zh) 用于时间交织adc通道间采样时间误差校正模块及方法
CN108134606B (zh) 一种基于数字校准的流水线adc
Haftbaradaran et al. A background sample-time error calibration technique using random data for wide-band high-resolution time-interleaved ADCs
CN108282163A (zh) 采样时刻失配校准装置、方法及时间交织模数转换器
CN101656538B (zh) 一种基于拉格朗日插值的时间交替模拟数字转换系统时间失配实时补偿方法
CN107809248A (zh) 多模式模数转换电路
CN108432140A (zh) 一种校正装置和方法
KR20160080650A (ko) 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc
JP2016213827A (ja) Ａ／ｄ変換器
Iroaga et al. A background correction technique for timing errors in time-interleaved analog-to-digital converters
WO2009098641A1 (en) Signal converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant