CN103067016B - 一种流水线时数转换器及其方法 - Google Patents

Abstract

本发明涉及一种流水线时数转换器及其方法，该流水线时数转换器包括：级联的多个接收同一时钟信号的时数流水线单元；各级时数流水线单元接收时间信号或上一级的时间余量，根据时钟信号对时间信号或时间余量进行时数转换，输出时数转换后的数字信号，并且将时数转换的时间余量输入下一级时数流水线单元，其中，每一级时数流水线单元进行时数转换的时间为时钟信号周期的整数倍。本发明的流水线时数转换器通过每一级接收同一时钟信号，并且每一级的处理时间是该时钟信号周期的整数倍，实现了各级同步和确定的输出数据延时，便于系统集成。

Description

一种流水线时数转换器及其方法

技术领域

本发明涉及一种时数转换，尤其涉及一种流水线时数转换器及其方法。

背景技术

在电子测量和信号处理领域，时数转换器（timetodigitalconverter,TDC）是一种为了辨识事件和提供发生时间数字表示的设备。举例来说，某种时数转换器可以输出每个输入脉冲的到达时间。对某些应用来说（如距离测量），更希望能测量两个事件中的事件间隔，而不是某些点的绝对时间。

时数转换器最简单的实施方式，就是用一个每时钟周期增加数量一的高频计数器。计数器当前的数值代表当前的时间。当事件发生时，计数器的值被输出寄存器获取。在这种实施方式中，对时间的测量是时钟周期的整数倍，所以时间是被时钟周期量化的。为了得到更高的分辨率，需要更快的时钟。测量的精度也取决于振荡器的稳定度。

采用计数器实施方式的时数转换器的精度受限于时钟频率。距离来说，一个10MHz的时钟有100ns的分辨率。为了得到比时钟周期更好的分辨率，可以采用时间内插电路。内插电路通常需要很长的时间完成他们的功能，所以采用时间内插电路的时数转换器在两次测量之间需要较长的时间间隔。时间内插电路通常分为斜坡内插（Rampinterpolator）和维纳内插（Vernierinterplator）。

采用流水线结构的时数转换器，把转换过程通过流水线的方式分配到每一级中，每一级完成时间到数字量化的一部分，既提高了转换精度，也提高了转换速度。但是，现有的流水线时数转换器的每一级的开始时间之间没有固定的相位关系，每一级的开始时间是异步的。换言之，流水线中各级不同步，并且各级的输出数据延时不确定，在目前普遍采用同步电路的环境下，存在难以集成的困难。

发明内容

本发明的目的是提供一种能够解决上述问题的流水线时数转换器及其方法。

在本发明的第一方面，提供了一种流水线时数转换器，包括：级联的多个时数流水线单元，每个时数流水线单元接收同一时钟信号；第一级时数流水线单元接收时间信号，根据所述时钟信号对所述时间信号进行时数转换，输出时数转换后的数字信号，并且将时数转换的时间余量输入下一级时数流水线单元；第一级时数流水线单元之后的每个流水线单元接收上一级时数流水线单元输出的时间余量，根据所述时钟信号对所述时间余量进行时数转换，输出时数转换后的数字信号，并且将未进行时数转换的时间余量输入下一级时数流水线单元；其中，每一级时数流水线单元进行时数转换的时间为所述时钟信号的周期的整数倍。

在本发明的第二方面，提供了一种流水线时数转换方法，其中，所述流水线分为多级，每一级根据同一时钟信号进行时数转换，所述方法包括：第一级接收时间信号，根据所述时钟信号对所述时间信号进行时数转换，输出时数转换后的数字信号，并且将时数转换的时间余量输入下一级；第一级之后的每一级接收上一级输出的时间余量，根据所述时钟信号对所述时间余量进行时数转换，输出时数转换后的数字信号，并且将未进行时数转换的时间余量输入下一级，其中，每一级进行时数转换的时间为所述时钟信号的周期的整数倍。

本发明的流水线时数转换器通过每一级接收同一时钟信号，并且每一级的处理时间是该时钟信号周期的整数倍，实现了各级同步和确定的输出数据延时，便于系统集成。

附图说明

图1是根据本发明实施例的流水线时数转换器的示意框图；

图2是根据本发明实施例的时数流水线单元的示意框图；

图3是根据本发明实施例的时数转换器的示意框图；

图4是图3的时数转换器的时序图；

图5是根据本发明实施例的数时转换器的示意框图；

图6是图5的数时转换器的时序图；

图7是根据本发明实施例的时间放大器的示意框图；

图8是图7的时间放大器的时序图；以及

图9是根据本发明实施例的流水线时数转换方法的流程图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图1是根据本发明实施例的流水线时数转换器的示意框图。

如图1所示，该流水线时数转换器包括n个时数流水线单元（n≥2）和数字信号处理单元。

级联的时数流水线单元中的每个时数流水线单元接收同一时钟信号，将对输入的时钟信号的时数转换分配到每一级时数流水线单元中，每一级时数流水线单元完成时间到数字量化的一部分，并且每一级的数字输出都输出到数字信号处理器进行处理。第一级时数流水线单元接收输入的时间信号，根据时钟信号对该时间信号进行第一级时数转换，时数转换后的第一级数字输出被输出到数字信号处理器。时间信号中没有被时数转换的部分，即时间余量，被输出到第二级时数流水线单元以作为其输入时间。

第二级时数流水线单元接收第一级时数流水线单元输出的时间余量，根据该时钟信号对该时间余量进行第二级时数转换，时数转换后的第二级数字输出被输出到数字信号处理器。时间余量中没有被时数转换的部分，作为当前级的时间余量，被输出到第三级时数流水线单元以作为其输入时间。

依此类推，之后的时数流水线单元接收上一级时数流水线单元输出的时间余量，根据该时钟信号对该时间余量进行时数转换，时数转换后的数字输出被输出到数字信号处理器。时间余量中没有被时数转换的部分，作为当前级的时间余量，被输出到下一级时数流水线单元以作为其输入时间。应当理解，每个时数流水线单元的工作过程是相同或类似的，不同之处在于第一级时数流水线单元接收的时间信号是流水线时数转换器接收的初始的时间信号，该时间信号还没有经历时数转换，而第一级之后的其他时数流水线单元都是对前一级时数流水线单元时数转换后的时间余量进行处理。

数字信号处理单元根据所述时钟信号，对各级时数流水线单元输出的多个数字信号进行处理，形成并行或串行的数字信号后，作为流水线时数转换器的结果输出。数字信号处理模块的首要功能是把流水线数据对齐，流水线数据对齐实现方式可以采用多级D触发器级联结构，相关研究人员都可以实现。数字信号处理模块还可以有数字校准功能，对电路误差如比较器参与误差、时钟抖动、运放非理想性、电容失配等校准。数字校准可以分为离线校准、伪在线校准和在线校准。

图2为根据本发明实施例的时数流水线单元的示意框图。

如图2所示，时数流水线单元包括延时模块、时数转换器、数时转换器、时间减法器和时间放大器。

延时模块根据时钟信号，对输入的时间信号进行延时，输出延时的时间信号，延时长度是所述时钟信号的周期的整数倍。应当理解，对于第一级时数流水线单元中的延时模块来说，其是对流水线时数转换器接收的未进行时数转换的初始时间信号进行延时，而对于第一级之后的时数流水线单元中的延时模块来说，其是对前一级时数流水线单元输出的时间余量进行延时。

时数转换器根据时钟信号，对输入的时间信号进行时数转换，输出时数转换后的数字信号。应当理解，对于第一级时数流水线单元中的时数转换器来说，其是对流水线时数转换器接收的未进行时数转换的初始时间信号进行时数转换，而对于第一级之后的时数流水线单元中的时数转换器来说，其是对前一级时数流水线单元输出的时间余量进行时数转换。

数时转换器根据时钟信号，对时数转换器输出的时数转换后的数字信号进行数时转换，输出数时转换后的时间信号。

时间减法器从延时模块输出的延时的时间信号中减去数时转换器输出的数时转换后的时间信号，得到在当前级时数流水线单元中的原始时间余量。时间减法器的两个输入是同步的，即延时模块的延时长度等于时数转换器和数时转换器的处理时间之和。时间减法器可以采用异或门逻辑实现

时间放大器将时间减法器输出的原始时间余量放大，将放大后的时间余量输出到下一级时数流水线单元以待处理。

应当理解，由于流水线处理从第一级时数流水线单元开始，因此在第一级时数流水线单元中，其延时模块和时数转换器的输入时间为流水线时数转换器的输入时间。

图3是根据本发明实施例的时数转换器的示意框图。

在时数流水线单元中，时数转换器可以采用计数器结构、全并行TDC结构或维纳振荡器结构等。图3以2比特量化为例，给出一种时数转换器较简单的实现方式。

如图3所示，输入的时间信号作为触发器的数字输入，经过倍频电路，4倍频的时钟信号作为到触发器的时钟输入，量化后的时间从触发器的Q输出端以数字形式输出。对于第一级时数流水线单元，其时数转换器的输入为流水线时数转换器的输入；对于后面的多级时数流水线单元，其时数转换器的输入为前一级时数流水线单元输出的时间余量。时数转换器的时序图如图4所示。可以看出，触发器在每一个时钟上升延完成上一个时钟周期内输入的数字输出。时数转换器也可以采用其他结构实现，并且其进行时数转换的时间可以是时钟信号的周期的整数倍。

图5是根据本发明实施例的数时转换器的示意框图。

时数流水线单元中，数时转换器可以采用DLL结构或带限DTC结构等。图5以2比特量化为例，给出一种数时转换器较简单的实现方法。

如图5所示，来自时数转换器的数字输出作为触发器1的数字输入，时钟信号作为触发器1的时钟输入，触发器1的Q输出端连接到选择器的0和1输入端中的一个。经过倍频电路，4倍频的时钟信号作为触发器2的时钟输入，触发器2的Q输出端连接到选择器的0和1输入端中的另一个。倍频时钟作为选择器的选择信号，选择器的输出减1后作为触发器2的数据输入。经过判断，如果选择器的输出大于0，则将其作为数时转换器的输出。

可见，数时转换器根据时钟信号，对时数转换器输出的数字形式的量化时间进行数时转换，输出数时转换后的时间。数时转换器的时序图如图6所示。可以看出，每一个时钟周期内的输出是上一个时钟周期中数字形式的量化时间的反映。数时转换器也可以采用其他结构实现，其进行数时转换的时间可以是时钟信号的周期的整数倍。

在图3和图5的实施例中，进行时数转换和进行数时转换的时间之和是1个时钟周期。应当理解，时数转换器和数时转换器也可以采用其他结构实现，进行时数转换和进行数时转换的时间之和可以是时钟周期的整数倍。

图7是根据本发明实施例的时间放大器的示意框图。

时数流水线单元中，时间放大器可以采用同步结构时间放大器。图7以2倍时间放大器为例，给出一种同步结构时间放大器的实现方式。该时间放大器的工作分为2个步骤：采样和放大。该时间放大器采用时间交织结构，分为2路。A路采样时，B路对上次采样结果放大；B路采样时，A路对上次采样结果放大。控制信号生成模块可以根据时钟信号生成控制信号，包括开关信号SW和多个复位信号，用于对交替采样和放大的工作模式进行控制。采样时，输入的时间控制恒定电流源流向采样电容，采样电容的电荷数（Q=It）与时间成正比。在采样电容的电容值已知的情况下，采样电容电压与时间成正比（U=Q/C=It/C）。放大时，在输入时间的控制下，参考电容的恒定电流源对参考电容充电，参考电容电压与时间成正比，采样电容电压与参考电容电压比较得出放大后的时间。上述提到的采样电容的电容值C1、采样电容的恒定电流源的电流值I1、参考电容的电容值C2、参考电容的恒定电流源的电流值I2可以用于计算放大倍数：(I1/C1)/(I2/C2)。

图8示出图7的时间放大器的时序图。可以看出，第一个时钟周期内输入的时间信号，放大后在第二个时钟周期内输出；第二个时钟周期内输入的时间信号，放大后在第三个时钟周期内放大输出；以此类推；时间放大器的处理时间是1个时钟周期。时间放大器也可以采用其他结构实现，时间放大器的处理时间可以是时钟周期的整数倍。本发明的同步结构时间放大器并不限于上述结构，本领域技术人员可以在其原理上采用各种各样的结构形式。原理上，本发明的同步结构时间放大器可以包括时间-中间量转换模块、参考值生成模块、放大模块和控制信号生成模块。时间-中间量转换模块将输入的时间转换成一个中间量，例如通过采样将其转换成采样电容的电压，然后与参考值生成模块生成的参考值进行比较放大，其中，时间-中间量转换模块根据控制信号生成模块生成的控制信号，交替地对输入时间进行采样。

在根据本发明的流水线时数转换器中，时数转换的量化精度和对时间余量的放大倍数是灵活的。对于流水线时数转换器的每一级时数流水线单元，专业人员可以根据系统要求设计时数转换器的量化精度和时间放大器的放大倍数。例如出于降低功耗的目的，第1级时数转换器的量化精度为2比特，时间放大器的放大倍数为4倍；从第2级起，时数转换器的量化精度为1比特，时间放大器的放大倍数为2倍。又例如，出于提高精度的目的，第1级和第2级时数转换器的量化精度为2比特，时间放大器的放大倍数为2倍；从第3级起，时数转换器的量化精度为1.5比特，时间放大器的放大倍数为2倍。

图9是根据本发明实施例的流水线时数转换方法的流程图。

如图9所示，所述流水线分为n级，每一级根据同一时钟信号进行时数转换，第一级接收输入的时间信号。流水线中的每一级接收同一时钟信号，将输入的时钟信号的时数转换分配到每一级中，每一级时数转换完成时间到数字量化的一部分，并且每一级的数字信号都输出以用于进行最终的数字信号处理。

第1级根据时钟信号，对输入的时间信号进行第1级时数转换，输出时数转换后的数字信号及其时间余量，所述时间余量被输出到第2级以作为其输入时间。

第2级根据时钟信号，对输入的时间信号进行第2级时数转换，输出时数转换后的数字信号及其时间余量，所述时间余量被输出到第3级以作为其输入时间。

第3级根据时钟信号，对输入的时间信号进行第3级时数转换，输出时数转换后的数字输出及其时间余量，所述时间余量被输出到第4级以作为其输入时间。

依此类推，之后的时数流水线中的每一级接收上一级输出的时间余量，根据该时钟信号对该时间余量进行时数转换，时数转换后的数字输出被输出以待数字信号处理。当前级的时间余量，被输出到下一级以作为其输入时间。应当理解，流水线中每一级时数转换的工作过程是相同或类似的，不同之处在于第1级处理的是原始输入的时间信号，该时间信号还没有经历时数转换，而在第1级之后，流水线中每一级都是对前一级进行时数转换后的时间余量进行时数转换处理。

流水线的第n级根据时钟信号，对输入的时间信号进行第n级的时数转换，输出时数转换后的数字信号以待数字信号处理。

最后，在数字信号处理中，根据所述时钟信号，对各级时数流水线单元输出的多个数字信号进行处理，形成并行或串行的数字信号以作为流水线的结果输出。数字信号处理的首要功能是把流水线数据对齐，流水线数据对齐实现方式可以采用多级D触发器级联结构，相关研究人员都可以实现。数字信号处理还可以有数字校准功能，对电路误差如比较器参与误差、时钟抖动、运放非理想性、电容失配等校准。数字校准可以分为离线校准、伪在线校准和在线校准。

下面，对上述流水线时数转换中每一级的工作过程进行详细说明。

一方面，根据该时钟信号，对输入的时间信号进行延时，输出延时的时间信号，延时长度是所述时钟信号的周期的整数倍。应当理解，第1级是对流水线接收的未进行时数转换的初始时间信号进行延时，而在第1级之后的每一级中是对前一级输出的时间余量进行延时。

另一方面，根据该时钟信号，对输入的时间信号进行时数转换，输出时数转换后的数字信号。应当理解，第1级是对流水线接收的未进行时数转换的初始时间信号进行时数转换，而在第一级之后每一级中是对前一级时数流水线单元输出的时间余量进行时数转换。然后，根据该时钟信号，对时数转换后的数字信号进行数时转换，输出数时转换后的时间信号。

接下来，从延时的时间信号中减去数时转换后的时间信号，得到流水线当前级的原始时间余量。延时的时间信号和数时转换后的时间信号是同步的，即延时长度等于进行时数转换和数时转换的处理时间之和。

最后，将所述原始时间余量进行放大，将放大后的时间余量输出到流水线的下一级以待处理。

应当理解，由于流水线处理从第一级时数流水线单元开始，因此在流水线第1级中，延时和时数转换的处理对象为流水线初始的输入时间，而在第1级之后的每一级中为前一级放大后的时间余量。

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种流水线时数转换器，包括：

级联的多个时数流水线单元，每个时数流水线单元接收同一时钟信号；

第一级时数流水线单元接收时间信号，根据所述时钟信号对所述时间信号进行时数转换，输出时数转换后的数字信号，并且将时数转换的时间余量输入下一级时数流水线单元；

第一级时数流水线单元之后的每个流水线单元接收上一级时数流水线单元输出的时间余量，根据所述时钟信号对所述时间余量进行时数转换，输出时数转换后的数字信号，并且将未进行时数转换的时间余量输入下一级时数流水线单元；

其中，每一级时数流水线单元进行时数转换的时间为所述时钟信号的周期的整数倍；

所述时数流水线单元包括：

延时模块，用于根据所述时钟信号，对所述时间信号或者前一级时数流水线单元输出的时间余量进行延时，输出延时时间信号或者延时时间余量；

时数转换器，用于根据所述时钟信号，对所述时钟信号或者前一级时数流水线单元输出的时间余量进行时数转换，输出时数转换后的数字信号；

数时转换器，用于根据所述时钟信号，对所述时数转换后的数字信号进行数时转换，输出数时转换后的时间信号；

时间减法器，用于从所述延时时间信号或者延时时间余量中减去所述数时转换后的时间信号，输出原始时间余量；以及

时间放大器，用于根据所述时钟信号对所述原始时间余量进行放大，输出所述时间余量。

2.根据权利要求1所述的流水线时数转换器，其中，所述时间放大器包括：

控制信号生成模块，用于根据所述时钟信号生成控制信号，

时间-中间量转换模块，用于根据所述控制信号将所述原始时间余量转换成中间量；

参考值生成模块，用于根据所述控制信号生成参考值；以及

放大模块，用于将所述中间量和所述参考值进行比较放大得出所述时间余量。

3.根据权利要求1所述的流水线时数转换器，还包括：

数字信号处理单元，用于根据所述时钟信号对所述多个时数流水线单元输出的多个数字信号进行数据对齐和数据校准。

4.一种流水线时数转换方法，其中，所述流水线分为多级，每一级根据同一时钟信号进行时数转换，所述方法包括：

第一级接收时间信号，根据所述时钟信号对所述时间信号进行时数转换，输出时数转换后的数字信号，并且将时数转换的时间余量输入下一级；

第一级之后的每一级接收上一级输出的时间余量，根据所述时钟信号对所述时间余量进行时数转换，输出时数转换后的数字信号，并且将未进行时数转换的时间余量输入下一级，

其中，每一级进行时数转换的时间为所述时钟信号的周期的整数倍；

其中，每一级根据同一时钟信号进行时数转换包括：

根据所述时钟信号，对所述时间信号或者前一级时数流水线单元输出的时间余量进行延时，输出延时时间信号或者延时时间余量；

根据所述时钟信号，对所述时钟信号或者前一级时数流水线单元输出的时间余量进行时数转换，输出时数转换后的数字信号；

根据所述时钟信号，对所述时数转换后的数字信号进行数时转换，输出数时转换后的时间信号；

从所述延时时间信号或者延时时间余量中减去所述数时转换后的时间信号，输出原始时间余量；以及

根据所述时钟信号对所述原始时间余量进行放大，输出所述时间余量。

5.根据权利要求4所述的方法，其中，所述延时的长度等于进行所述时数转换的时间和进行所述数时转换的时间之和并且为所述时钟信号的周期的整数倍。

6.根据权利要求4所述的方法，其中，进行所述时数转换的时间，进行所述数时转换的时间，进行所述放大的时间分别是所述时钟信号的周期的整数倍。

7.根据权利要求4所述的方法，其中，所述根据所述时钟信号对所述原始时间余量进行放大的步骤包括：

根据所述时钟信号生成控制信号；

根据所述控制信号将所述原始时间余量转换成中间量并且根据所述控制信号生成参考值；以及

将所述中间量和所述参考值进行比较放大得出所述时间余量。

8.根据权利要求4所述的方法，还包括：

根据所述时钟信号对所述多个时数流水线单元输出的多个数字信号进行数据对齐和数据校准。