CN103312328B - 模数转换器(adc)和校正电路及其校正方法 - Google Patents

模数转换器(adc)和校正电路及其校正方法 Download PDF

Info

Publication number
CN103312328B
CN103312328B CN201310078554.9A CN201310078554A CN103312328B CN 103312328 B CN103312328 B CN 103312328B CN 201310078554 A CN201310078554 A CN 201310078554A CN 103312328 B CN103312328 B CN 103312328B
Authority
CN
China
Prior art keywords
coefficient
sef
analog
adapting filter
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310078554.9A
Other languages
English (en)
Other versions
CN103312328A (zh
Inventor
野崎刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of CN103312328A publication Critical patent/CN103312328A/zh
Application granted granted Critical
Publication of CN103312328B publication Critical patent/CN103312328B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及模数转换器（ADC）和校正电路及其校正方法。根据本发明的ADC包括：ADC通道，以时间交织方式将模拟输入信号转换成数字输出信号；通道组合器，组合ADC通道分别输出的通道数字信号并且生成数字输出信号；自适应滤波器，设置在多个ADC通道中的一个处；以及校正电路，检测数字输出信号中的偏斜误差，根据偏斜误差生成自适应滤波器的系数用于将其设定在滤波器。根据偏斜误差，在第一设定中，校正电路设定系数，使得自适应滤波器相移至用于使通道数字信号的相位提前或延迟的一个方向，并且在第二设定中，校正电路设定系数，使得自适应滤波器相移至相反方向，并且设定将偏斜误差抑制到期望水平的系数。

Description

模数转换器(ADC)和校正电路及其校正方法
技术领域
这里的实施例涉及一种模数转换器(ADC)和一种校正电路以及一种用于ADC的校正方法。
背景技术
模数转换器(ADC)是一种将模拟输入信号转换成数字输出信号的电路。为了提高模数转换的采样频率，提出了时间交织ADC，其中设置多个ADC(ADC通道)并且多个ADC按时分方式依序将模拟输入信号转换成数字输出信号。在日本专利申请公开第2005-348156号和日本专利申请公开第2008-11189号中描述了时间交织ADC。
时间交织ADC实现了高速操作。然而，当ADC的特性是不同的或者ADC操作时的定时之间的关系偏离时，信噪(S/N)比有时下降。作为一种校正ADC通道之间的误差的方法，提出了前台校准和后台校准。前者需要ADC的正常操作时间以外的用于校正的时间。另一方面，由于后者在ADC的正常操作期间执行校正，因此其在后台中校正由老化劣化、温度改变等引起的误差。在S.M.Jamal等人的“A 10b 120Msample/s Time-Interleaved Analog-to-Digital Converter With Digital Background Calibration”,JSSC 2002中描述了后台校准电路。
在后台校准电路中，在以时间交织(时分)方式操作的多个ADC通道中的至少一个中设置自适应滤波器。基于通过对多个ADC通道的输出求和而获得的求和输出，计算自适应滤波器的系数。控制自适应滤波器的系数以抑制求和输出的乱真信号分量。因此，抑制了作为由时间交织的采样定时的偏离(偏斜)引起的误差(偏斜误差)的乱真信号分量(误差信号分量或镜像信号分量)。
然而，当使用sinc函数替换delta函数作为自适应滤波器的系数时，只要以自适应滤波器的抽头精度来执行相移控制，所期望的相移控制即是可能的。然而，当以小于抽头精度的精度执行相移控制时，自适应滤波器的特性具有频率依赖性。因此，当模拟输入信号具有高频率时，由于频率依赖性，所期望的相移控制是困难的或者不可能的。
发明内容
因此，本发明的目的在于提供一种将用于校正偏斜误差的后台校准应用于甚至高频模拟输入信号的ADC以及一种用于ADC的校正电路。
实施例的一个方面是一种模数转换器(以下称为ADC)，其以采样频率对模拟输入信号进行采样并且将模拟输入信号转换成数字输出信号，
该ADC包括：
多个ADC通道，被配置成以时间交织方式将模拟输入信号转换成数字输出信号；
通道组合器，被配置成组合多个ADC通道分别输出的通道数字信号并且生成数字输出信号；
自适应滤波器，设置在多个ADC通道中的至少一个的输出和通道组合器之间；以及
校正电路，被配置成检测数字输出信号中包括的偏斜误差，根据偏斜误差生成自适应滤波器的系数，并且在自适应滤波器中设定系数，其中
在第一设定中，校正电路根据偏斜误差来设定系数，使得自适应滤波器相移至用于使通道数字信号的相位提前或延迟的一个方向，并且在第二设定中，校正电路根据偏斜误差来设定系数，使得自适应滤波器相移至与该一个方向相反的方向，并且在自适应滤波器中设定将偏斜误差抑制到期望水平的系数。
附图说明
图1是图示时间交织类型ADC的示图。
图2是图示频分采样时钟ΦA和ΦB的示例的示图。
图3A至3C是图示偏斜误差的示图。
图4是图示时间交织类型的ADC的示例的示图。
图5A和5B是用于解释偏斜误差检测电路10的示图。
图6是自适应滤波器7的电路图。
图7A和7B是图示自适应滤波器的操作的示图。
图8是图示sinc函数的波形的示图。
图9是图示使用sinc函数的滤波器系数的自适应滤波器的操作的示图。
图10是图示sinc函数h(n)的相移量(延迟量)FD不是整数的示例中的波形的示图。
图11是图示转移函数的频率特性的示图。
图12是图示微分值H’的特性的示图。
图13是图示群延迟D(ω)的频率特性的示图。
图14是图示群延迟特性D(ω)和频率特性H(ω)的具体波形示例的示图。
图15A和15B是图示群延迟D(ω)的频率特性以及设定sinc函数的系数的自适应滤波器的偏斜校正控制的示图。
图16A和16B是图示当输入信号具有高频率时执行的偏斜校正控制的问题的示图。
图17是用于解释该实施例中的第一偏斜校正方法的示图。
图18是用于解释该实施例中的第二偏斜校正方法的示图。
图19是第一实施例中的时间交织ADC的配置图。
图20是用于解释图19中所示的时间交织ADC的偏斜校正电路20的操作的流程图。
图21是第二实施例中的时间交织ADC的配置图。
图22是用于解释图21中所示的时间交织ADC的偏斜校正电路20的操作的流程图。
具体实施方式
图1是图示时间交织类型ADC的示图。时间交织类型ADC包括：多个(在图1中所示的示例中是2个)ADC通道100和200，其被配置成以时间交织方式将模拟输入信号A_IN转换成数字输出信号；以及通道组合器1，其被配置成组合多个ADC通道100和200分别输出的通道数字信号D1和D2以生成数字输出信号D_OUT。通道组合器1是例如加法器。
模拟输入信号A_IN分别经由开关SW1和SW2被输入到ADC通道100和200。开关SW1和SW2与具有采样频率fs的采样时钟SCLK同步地以时间交织方式重复接通(ON)和断开(OFF)。在图1中所示的示例中，由于ADC包括两个ADC通道，因此开关SW1和SW2与具有频率fs/2的采样时钟ΦA和ΦB的上升沿(或下降沿)同步地接通，其中频率fs/2是通过对具有采样频率fs的采样时钟SCLK进行2分频(当通道数目为N时进行N分频)而获得的。开关SW1和SW2在采样时钟ΦA和ΦB处于H电平(或L电平)时分别将模拟输入信号A_IN输入到与其对应的ADC通道100和200。
ADC通道100和200分别包括ADC电路并且将模拟输入信号A_IN转换成数字信号D1和D2。ADC通道中包括的ADC电路以频率fs/2的周期执行AD转换，即以采样频率fs的周期的两倍的周期2/fs执行AD转换，其中频率fs/2是通过对具有采样频率fs的采样时钟SCLK进行2分频而获得的。因此，ADC通道的ADC电路仅需以采样周期的两倍的周期执行AD转换。
图2是图示频分采样时钟ΦA和ΦB的示例的示图。理想地，采样时钟ΦA的ON占空比是50％。然而，如图2中所示，当H电平的周期是1/fs+Δt/2并且L电平的周期是1/fs-Δt/2时，相位与采样时钟ΦA的相位相反的采样时钟ΦB的上升沿的定时比理想定时1/fs早-Δt/2。由于ADC的采样定时的这种偏离(偏斜)，在经AD转换的通道数字输出信号D1和D2中出现偏斜误差。
图3A至3C是图示偏斜误差的示图。在图3A中图示了模拟输入信号fin。在图3B中示出了具有周期1/fs的采样定时以及由ADC通道100和200进行AD转换的数字输出信号D1、D2。作为一个示例，模拟输入信号A_IN是正弦波或余弦波。如图2中所示，当在这两个通道的采样定时之间存在偏斜Δt时，以偏离一个ADC通道的采样定时正中的定时的定时对另一ADC通道进行采样。结果，如图3B中所示，当以周期1/fs的采样定时观察这两个ADC通道的数字输出信号D1和D2时，数字输出信号D1和D2具有与偏斜Δt对应的相位差。
在图3B中所示的示例中，ADC通道100侧的数字输出信号D1具有比ADC通道200侧的数字输出信号D2的相位晚的相位。
结果，当组合器1组合数字输出信号D1和D2时，组合数字输出信号D_OUT具有相对于原始模拟输入信号A_IN的、图3C中所示的偏斜误差dt。偏斜误差dt是数字输出信号D1和D2之间的差D2-D1。在偏斜Δt较大时，偏斜Δt的幅度较大。当采样时钟的偏斜Δt为零时，图3B中所示的数字输出信号D1和D2的相位彼此一致。在所有采样定时处图3C中所示的偏斜误差dt是零。
如上文所述，两个数字输出D1和D2的波形之间的差是由采样时钟的偏斜，即偏斜误差引起的误差。该差包括在通过组合两个ADC通道的输出而获得的数字输出信号D_OUT中。在通过对数字输出D1进行采样和AD转换而获得的值中，如图3C中的横坐标上的白色圆形所指示的，偏斜误差是零。然而，通过对数字输出D2进行采样和AD转换而获得的值具有如图3C中的黑色圆形指示的、与数字输出D2和D1的差D2-D1对应的误差。换言之，除了模拟输入信号分量(数值输出D1的值)之外，组合数字输出信号D_OUT包括由于偏斜误差引起的镜像信号分量(乱真分量)，其是采样时钟ΦB下的数字输出D1和D2之间的差。
如图3C中所示，偏斜误差在采样时钟ΦB的每个周期2/fs(频率fs/2)处出现。偏斜误差具有与模拟输入信号(D1的波形)的周期1/fin的包络值对应的值。偏斜误差的相位相对于模拟输入信号移位π/2。因此，由于偏斜误差引起的镜像信号分量是具有作为采样频率fs的一半的高频fs/2以及模拟输入信号(D1的波形)的频率fin的低频的波形。镜像信号分量的频率是fs/2-fin。
图4是图示时间交织类型的ADC的示例的示图。该示例是在后台校准作为偏斜误差的镜像信号分量的ADC。该示例也是包括两个ADC通道100和200的示例。
如图1中所示的ADC，图4中所示的时间交织类型的ADC包括两个ADC通道100和200以及被配置成组合ADC通道100和200的数字输出D1和D2的加法器1。此外，ADC包括用于执行使第二通道的ADC 200的数字输出D2的相位提前或延迟的相移的自适应滤波器7。图4中所示的ADC包括校正电路20。校正电路20根据加法器1组合的数字输出信号D_OUT检测偏斜误差，并且生成自适应滤波器7的系数S6以便根据数字输出D2的偏斜执行相移，并且抑制或消除组合数字输出信号D_OUT的偏斜误差。校正电路20包括被配置成根据组合数字输出信号D_OUT检测偏斜误差的偏斜误差检测电路10、被配置成生成偏斜误差的平均值dt(n)的累加器5、以及被配置成基于偏斜误差的平均值dt(n)生成自适应滤波器7的系数S6的系数计算器6。
具体地，如图3A至3C中所示，偏斜误差dt以采样周期1/fs的两倍的周期2/fs出现并且以与偏斜Δt的幅值成正比的幅度波动。因此，校正电路20计算偏斜误差的平均值dt(n)(还被称为偏斜误差估计量)作为与偏斜Δt对应的值，并且在自适应滤波器7中设定用于抑制偏斜误差的平均值dt(n)的系数S6。换言之，校正电路20在自适应滤波器7中设定用于执行与图3B中所示的偏斜Δt对应的相移的系数S6。
更具体地，校正电路20使用偏斜误差检测电路10和累加器5根据数字输出信号D_OUT计算偏斜误差估计量dt(n)，并且使用系数计算器6基于该估计量计算滤波器系数S6。在偏斜误差估计量dt(n)中，n表示采样次数。自适应滤波器7根据滤波器系数S6将第二ADC通道200的数字输出D2校正到相移信号的数字值。校正电路20再次根据作为校正结果获得的数字输出信号D_OUT计算偏斜误差估计量dt(n)，并且计算滤波器系数S6。校正电路20重复该处理，直到偏斜误差估计量dt(n)变为渐进到接近零，从而校正偏斜误差。
图5A和5B是用于解释偏斜误差检测电路10的示图。在图5A中，通过横坐标上绘出的归一化频率和纵坐标上绘出的功率图示了模拟输入信号分量(频率fin)和由于偏斜误差引起的镜像分量(频率fs/2-fin)。
偏斜误差检测电路10包括频移电路2，其被配置成使组合数字输出信号D_OUT(或y(n))乘以信号(-1)n，其符号在每个采样定时n处反转成+1、-1、+1和-1。信号(-1)n是以采样周期1/fs两倍的周期2/fs改变的信号。信号(-1)n的频率是fs/2。
因此，频移电路2是一种包括乘法电路的混频器电路。因此，在如图5B中所示的频移电路2的输出yd1(n)中，频率fs/2-fin的镜像分量移位到频率fin，其是频率fs/2-fin和信号(-1)n的频率fs/2之间的差。具有频率fin的输入信号移位到频率fs/2-fin，其是频率fin和信号(-1)n的频率fs/2之间的差。
此外，如图3C中所示，输入信号fin和镜像分量的信号(偏斜误差信号)的相位偏离π/2。因此，偏斜误差检测电路10包括被配置成使频移电路2的输出相位移位-π/2的相移电路3。根据相移电路3的-π/2移位，图5A中所示的组合数字输出信号y(n)的输入信号分量和镜像分量变为相位相同或相反的信号。这同样适用于图5B中所示的相移电路3的输出信号yd1(n)的镜像分量和输入信号分量。
简言之，如参照图3B和3C所解释的，根据ADC通道Ch2侧的相位相对于Ch1侧的相位延迟还是提前，通过使偏斜误差dt移位-π/2而获得的信号具有与输入信号D2的相位相反或相同的相位。
因此，偏斜误差检测电路10中的乘法器4使组合数字输出信号y(n)和相移电路3的输出信号yd1(n)相乘，并且输出通过对组合数字输出信号y(n)的输入信号分量(fin)和相移电路3的输出信号yd1(n)的镜像分量(fin)的乘法值与组合数字输出信号y(n)的镜像分量(fs/2-fin)和相移电路3的输出信号yd1(n)的输入信号分量(fs/2-fin)的乘法值求和而获得的值。结果，乘法器4输出与镜像分量的幅度成正比的值。此外，根据ADC通道Ch2侧的相位相对于Ch1侧的相位延迟还是提前，乘法器4的输出的偏斜误差dt的极性是相反的。由于相乘的信号的频率彼此一致，因此输出不包括频率分量。
尽管乘法器4的输出dt具有与偏斜误差对应的值，但是偏斜误差如图3C中所示波动。因此，校正电路20中的累加器5对乘法器4的输出进行积分并取平均，并且去除输出的AC分量。因此，累加器5输出的偏斜误差的平均值dt(n)是在每个采样定时处更新的平均值，并且是与偏斜Δt的幅值对应的值。偏斜误差的平均值dt(n)指示偏斜的方向作为极性。
最后，系数计算电路6与采样时钟SCLK(fs)同步地，基于与偏斜的幅值对应的偏斜误差的平均值dt(n)计算用于设定自适应滤波器7的相移量以抑制偏斜误差的系数S6，并且在自适应滤波器7中设定系数S6。该反馈控制与采样时钟(或者通过对采样时钟分频而获得的时钟)同步地重复，从而将偏斜误差的平均值dt(n)抑制成接近零。
向乘法器4提供步长尺寸作为系数。步长尺寸是用于控制反馈控制的速度的系数。当步长尺寸大时，尽管反馈控制较快地建立，但是过冲和下冲也增加。当步长尺寸小时，尽管过冲和下冲减少，但是反馈控制建立缓慢。
图6是自适应滤波器7的电路图。自适应滤波器7输出通过根据系数S6将n位输入数字信号x(t)校正到期望的波形而获得的输出数字信号y(t)。在该实施例中，自适应滤波器7输出通过根据系数S6使输入数字信号x(t)的相位移位期望的相移量而获得的输出数字信号y(t)。自适应滤波器7的该相移量是校正量。
自适应滤波器7包括多个延迟电路711，其按位数包括用于使输入数字信号x(t)延迟一个时钟的延迟触发器DFF。此外，自适应滤波器7包括：多个乘法器712，其包括作为抽头的延迟电路711的输入节点和输出节点并且被配置成使抽头的数字值分别乘以系数计算电路6输出并且设定在抽头中的系数S6；以及加法器713，其被配置成对乘法器712的输出求和。加法器713的数字输出是输出数字信号y(t)。在抽头数目较大时，图6中所示的自适应滤波器7是较高阶的滤波器。
图7A和7B是图示自适应滤波器的操作的示图。在图7A和7B中，图示了输入数字信号x(t)、用作系数S6的δ(delta)函数以及输出数字信号y(t)。横坐标是时间轴。横坐标表示图6中所示的自适应滤波器中的抽头位置。
自适应滤波器7是允许所有输入数字信号x(t)通过的全通滤波器。因此，自适应滤波器7执行如下式(1)指示的输入数字信号x(t)和狄拉克δ函数δ(t)的卷积运算：
[E1]
其中T表示常数并且N表示抽头数目。
如图7A和式(1)所指示的，输入数字信号x(t)是以时间T的采样间隔改变的数字值。δ函数δ(t)在时间t＝0(在中心抽头中)具有预定幅值并且在其他时间具有幅值0。因此，自适应滤波器7的多个乘法器12使中心抽头(t＝0)的输入数字信号x(t)乘以在时间t＝0的δ函数δ(t)的值，使其他抽头(t＝0以外)的输入数字信号x(t)乘以时间t＝0以外的值0，并且输出通过乘法获得的乘法值的求和值。自适应滤波器7与采样时钟同步地依次输出以采样间隔延迟移位的输入数字信号x(t)的中心抽头的输入数字值。换言之，如图7A中所示，输出数字信号y(t)依次具有中心在各个采样定时的每个采样周期处的不同的数字值。
解释系数S6的相移。如图7B中所示，系数计算电路6使δ函数δ(t)在时间轴上向右侧移位(即使抽头位置向右侧移位)以将系数S6设定为在时间2T具有例如不同于零的预定值并且在不同于时间2T的时间是零。在将系数S6设定为该系数时，图7B中的自适应滤波器7输出的在时间nT的输出数字信号y(t)具有输入数字信号x(t)的在时间(n+2)T的数字值。换言之，图7B中的输出数字信号y(t)是通过使输入数字信号x(t)的相位向左移位两个抽头，即使相位延迟而获得的信号。随着时间的消逝，输入数字信号x(t)移位到自适应滤波器7中的多个抽头。因此，使抽头位置向左移位意味着输出过去两个时钟的信号。输入数字信号的相位被延迟。相反，在使δ函数δ(t)向左侧移位时，可以使相位提前。
如上文所述，使δ函数δ(t)的相位移位以设定自适应滤波器7中的系数。因此，自适应滤波器7使输入数字信号的相位在任何方向上移位并且输出该输入数字信号。以上解释了图4中所示的校正电路20和自适应滤波器7。
自适应滤波器的改进点
在下面的解释中，系数S6是sinc函数而非狄拉克δ函数。由于电路配置，图4中所示的校正电路20的系数计算电路6通过sinc函数的系数而非诸如非狄拉克δ函数的理想系数实现。然而，当使用sinc函数的滤波器系数时，改进了以下解释的各点。
图8是图示sinc函数的波形的示图。sinc函数h(n)由下式(2)表示：
[E2]
其中FD表示与自适应滤波器7的多个抽头对应的横坐标方向上的相移量(或延迟量)。如根据图8而显见的，当横坐标值n等于相移量FD(图8中FD＝3)(n＝FD＝3)时，sinc函数h(n)的输出是1。当横坐标值n不同于相移量FD(FD＝3)时，sinc函数h(n)的输出是0。当自适应滤波器7使用以上sinc函数h(n)的滤波器系数时，自适应滤波器7是如同使用δ函数δ(t)的滤波器系数的滤波器的全通滤波器。
图9是图示使用sinc函数的滤波器系数的自适应滤波器的操作的示图。当使用sinc函数h3的滤波器函数时，抽头mT中的输入数字信号x(t)被输出。当使用sinc函数h5的滤波器系数时，抽头(m+2)T中的输入数字信号x(t)被输出并且相位移位(延迟)。
即使在如上文解释的那样设定sinc函数的系数时，当相移量(延迟量)FD是整数时，可以执行与使用δ函数的系数所执行的相移控制相同的相移控制。然而，时间交织ADC中的ADC通道之间的偏斜量是比采样时钟的周期短的时间。因此，需要以非整数(小数点后的数)的精度设定相移量(延迟量)FD。
图10是图示sinc函数h(n)的相移量(延迟量)FD不是整数的示例中的波形的示图。在该示例中，相移量FD是3.2，其是非整数。因此，尽管输入到自适应滤波器7中的抽头的乘法器的系数在n＝3处采取接近1的大的值，但是在n＝-2至2和4至8处系数不为零。然而，根据n＝3处的大的值和n＝4处的相对大的值，相移量FD被控制为n＝3.2。自适应滤波器7中的相应的乘法器根据n＝3和4以外的值处的相对小的值输出相对小的乘法值。因此，当相移量FD是非整数时，自适应滤波器7的输出数字信号y(t)是不同于输入数字信号x(t)的值。
下式(3)表示在如下波形的情况下的自适应滤波器7的转移函数Hd：如图8中所示，在该波形中仅一个抽头的系数是1并且其他抽头的系数是0，即理想的转移函数Hd。
[E3]
换言之，根据转移函数Hd，生成通过使输入数字信号x(t)的相位移位FD而获得的输出数字信号y(t)。
使用sinc函数的系数的自适应滤波器的转移函数H如下式(4)表示的那样。换言之，由于采用sinc函数h(n)，误差被加到理想的转移函数Hd。
[E4]
结果，式(4)和(3)之间的差是误差E，其如下式(5)表示的那样：
[E5]
误差E是奈奎斯特角频率ωs，即当ω＝π时，误差E如下式(6)表示的那样。
[E6]
图11是图示转移函数的频率特性的示图。当输入数字信号x(t)具有低频率时，式(5)和(6)指示的误差是可忽略的尺度。转移函数H是理想值1。然而，当输入数字信号x(t)具有高频率时，误差增加。当相移量FD为正时，转移函数H在高频带中减少，并且当相移量FD为负时(虚线)，转移函数H在高频带中增加。图11中的“a”是任意值。
当设定sinc函数的系数时，自适应滤波器7的转移函数H具有图11中所示的频率特性。其原因如下文所解释的那样。图10中所示的sinc函数的滤波器系数具有小的幅度并且在中心的峰值以外的值处是正的和负的。因此，当模拟输入信号fin具有低频率时，自适应滤波器7中的多个抽头中的幅度逐渐改变。在利用图10中所示的系数的卷积运算中，使中心抽头以外的抽头的乘法值的积累值偏移正的系数和负的系数。输出与理想值接近的值。这是在图11中转移函数H在低频域中为1的原因。转移函数H＝1意味着自适应滤波器7允许输入信号通过并且原样输出该输入信号。
另一方面，当模拟输入信号fin具有高频率时，自适应滤波器中的多个抽头中的输入信号的幅度极大地波动。滤波器系数的正值和负值的偏移效果被弱化并且误差增加。结果，在高频域中，转移函数H从理想值1下降或上升。转移函数H从理想值1下降或上升意味着自适应滤波器7的输出信号不等于输入信号并且具有误差。
当自适应滤波器7的抽头数目大时，偏移效果被强化，并且直到高频率，频率特性H是1。相反，当抽头数目小时，偏移效果被弱化，并且即使在低频率，转移函数H从1下降或上升。
解释自适应滤波器的群延迟量(相移量)。下式(7)表示自适应滤波器7的频率响应。自适应滤波器7的频率特性具有幅度特性G(ω)和相位特性θ(ω)。式(7)对应于式(4)的转移函数H。
[E7]
H(ejω)＝G(ω)ejθ(ω) (7)
其中，G(ω)表示幅度特性并且θ(ω)表示相位特性。
另一方面，通过根据式(7)使相位特性θ(ω)相对于角频率ω求微分来获得自适应滤波器7的群延迟特性(相移量)D(ω)。群延迟特性D(ω)如下式(8)表示的那样：
[E8]
其中，FD表示滤波器的延迟量。
因此，当计算式(7)的对数时，推导下式(9)。
[E9]
lnH(ejω)＝lnG(ω)+jθ(ω) (9)
其中，ln表示对数。
当使式(9)相对于角频率ω求微分时，获得了下式(10)。
[E10]
因此，当在式(8)中代入式(10)时，自适应滤波器7的群延迟D(ω)如下式(11)表示的那样：
[E11]
根据式(11)，可以理解，群延迟D(ω)具有与式(7)，即式(4)的转移函数H的微分值H’对应的特性。通过使图11中所示的特性相对于角频率ω求微分，获得了微分值H’。
图12是图示微分值H’的特性的示图。图11中所示的转移函数H的曲线的梯度是H’。因此，图12中的微分值H’在低频域中是0。在高频域中，当转移函数H下降时，微分值H’是负的，并且当转移函数H上升时，微分值H’是正的。
图13是图示群延迟D(ω)的频率特性的示图。在式(11)中，相移量FD被加到H’。因此，当FD为正时，图13中所示的特性图表是由在纵坐标的正方向上移位的实线指示的特性。当FD为负时，特性图表是由在纵坐标的负方向上移位的虚线指示的特性。当正相移量FD的绝对值增加时，该特性在正方向上移位。当负相移量FD的绝对值增加时，该特性在负方向上移位。群延迟下降或上升的频率f4在自适应滤波器7是较高阶滤波器(具有较大的抽头数目)时较高，并且在自适应滤波器7是较低阶滤波器(具有较小的抽头数目)时较低。
图14是图示群延迟特性D(ω)和频率特性H(ω)的具体波形示例的示图。如图14中所示，自适应滤波器7的转移函数的频率特性H(ω)在高频域中略微下降。在H(ω)的放大视图中看到该下降。根据频率特性H(ω)的下降，与H(ω)的微分值对应的群延迟特性D(ω)在高频域中下降到负侧。这样，图14中的具体波形示例与图13中所示的群延迟的频率特性一致。
如上文解释的，在自适应滤波器7中设定sinc函数的系数并且相位将要移位。在该情况下，当输入信号具有低频率时，可以使相位在与延迟量FD对应的方向上移位。然而，当输入信号具有高频率时，并不总是可以使相位在该方向上移位。当输入信号具有高频率时，相移方向与对应于延迟量FD的方向相反。此外，在图13中所示的特性中，证实了当延迟量FD增加时，在高于频率f4的频域中由实线指示的下降(或由虚线指示的上升)的梯度是较陡峭的。
如图13中所解释的，在自适应滤波器使用sinc函数的系数的情况下，群延迟量D(ω)具有特有的频率特性。由于该频率特性，优选的是设计通过图4中所示的校正电路20进行偏斜误差抑制的反馈控制。在下文中解释这一点。
图15A和15B是图示群延迟D(ω)的频率特性以及设定sinc函数的系数的自适应滤波器的偏斜校正控制的示图。假设针对自适应滤波器的输入信号的频率是fin。较之采样频率fs/2，频率fin是充分低的。
在图15A中，自适应滤波器中所需的、用于抑制ADC通道200侧的数字信号D2中包括的偏斜的相移量(延迟量)是SK1。为了在自适应滤波器中将相移量设定为SK1，还需要将sinc函数的相移量设定为SK1。因此，在该情况下，图4中所示的系数计算电路6计算在箭头指示的偏斜校正方向SCD1上将sinc函数的相移量FD控制到Δt1和Δt2时的系数，并且在自适应滤波器中设定该系数。因此，可以抑制偏斜误差的平均值dt(n)并且随后使相移量FD与目标相移量SK1匹配。
另一方面，在图15B中，用于抑制ADC通道200侧的数字信号D2中包括的偏斜的相移量(延迟量)SK2的符号与相移量SK1的符号相反。在该情况下，如图15A中所示的情况，图4中所示的系数计算电路6计算在箭头指示的偏斜校正方向SCD2上将sinc函数的相移量FD控制到-Δt1和-Δt2时的系数，并且在自适应滤波器中设定该系数。因此，可以抑制偏斜误差的平均值dt(n)并且随后使相移量FD与目标相移量SK2匹配。
图16A和16B是图示当输入信号具有高频率时执行的偏斜校正控制的问题的示图。在图16A和16B中所示的示例中，输入信号的频率fin是接近采样频率fs/2的高频率并且高于过零点处的频率f1，在过零点处自适应滤波器的群延迟的极性变得与所设定的延迟量FD的极性相反。
在图16A中，偏斜校正所需的相移量(延迟量)是SK3。在该情况下，即使系数计算电路6如图15A中的那样计算在偏斜校正方向SCD3上将sinc函数的相移量FD控制到Δt1和Δt2时的系数并且在自适应滤波器中设定该系数，由于输入信号的频率fin高于过零点处的频率f1，因此自适应滤波器的延迟量在相反极性的方向上改变。因此，不可能将自适应滤波器的延迟量设定到偏斜校正所需的延迟量SK3而不管相移量FD在偏斜校正方向SCD3上增加了多少。
当如图16B中所示自适应滤波器的抽头数目增加以使阶数上升时，可以使频率特性在箭头方向(高频方向)上移位。仅需执行如图15A和15B中所示的自适应滤波器的系数控制。然而，当自适应滤波器的抽头数目增加时，电路尺寸增加并且功耗和芯片面积增加。因此，这不是理想方法。
该实施例中的偏斜校正方法
图17是用于解释该实施例中的第一偏斜校正方法的示图。在图17中所示的示例中，如图16A和16B中的那样，偏斜校正所需的相移量(延迟量)是SK4。输入信号的频率fin高于过零点处的频率f1，即f1<fin<fs/2。
在第一偏斜校正方法中，如图17中的步骤1中所示，系数计算电路6计算用于在偏斜校正方向SCD4-1上将sinc函数的相移量FD控制到Δt1和Δt2的系数并且在自适应滤波器中设定该系数，从而获得相移量(延迟量)SK4。然而，在图16A和16B以及图17中所述的示例中，由于输入信号的频率fin高于过零点处的频率f1，因此形状移位方向相反。因此，偏斜误差dt(t)增加到相反侧。这是因为，如图17中所示，作为群延迟的频率特性，在高于过零点处的频率f1的频域中，当相移量FD在正方向上增加时，自适应滤波器的相移在负方向上增加。
因此，当在步骤1中未能抑制偏斜误差的平均值dt(t)时，即使与系数对应的相移量FD(fin<f2、f1的FD)达到可允许的最大值时，如步骤2中所示，系数计算电路6仍使sinc函数的相移量FD的极性反转并且计算并控制系数以在偏斜校正方向SCD4-2上使FD的绝对值从FD＝-Δt3增加。当相移量FD为负时，自适应滤波器的相移在频率fin(>f1)处在正方向上。当相移量FD的绝对值增加时，相移量(延迟量)在正方向上增加。换言之，频率特性的梯度在高于f1的频率处变得陡峭。因此，如图17中的步骤2中所示，可以向自适应滤波器提供所需的相移SK4。偏斜误差dt(t)被抑制。
在图17中，偏斜校正所需的相移量(延迟量)是在正方向上的SK4。然而，当相移量是负的相移量时，相同的控制是可能的。换言之，首先，系数计算电路6仅需执行对系数的控制以使相移量FD的FD绝对值从负值逐渐增加，并且当绝对值达到最大值时，使极性反转并且使FD的绝对值从正值逐渐增加。
图18是用于解释该实施例中的第二偏斜校正方法的示图。在图18中所示的示例中，不同于图17，输入信号的频率fin低于过零点处的频率f1并且高于群延迟开始下降的频率f2(当群延迟具有负极性时，群延迟开始增加的频率)，即f2<fin<f1。这样，当输入信号的频率fin低于过零点处的频率f1时，常常不能通过图17中所示的第一偏斜校正方法来抑制偏斜。
在图18中所示的第二偏斜校正方法中，步骤1和步骤2中的校正控制与图17中的校正控制相同。在步骤1中，系数计算电路6执行对系数的控制以使相移量FD的FD绝对值从正值逐渐增加，并且当绝对值达到最大值时，在步骤2中，使极性反转并且使FD的绝对值从负值逐渐增加。然而，由于频率fin具有关系f2<fin<f1，因此不能相对于自适应滤波器的频率fin将群延迟调整到SK5。
因此，当与系数对应的相移量FD的绝对值在步骤2中达到最大值时，在步骤3中，系数计算电路6减少自适应滤波器的抽头数目并且减少滤波器阶数。为了减少抽头数目，在自适应滤波器的两个端侧的乘法器712中设定的系数仅需被设定为零以防止两侧的乘法器712的输出被加到加法器713。当滤波器的阶数减少时，在群延迟的频率特性中，群延迟量下降(或上升)的频率f2是低的。因此，减少滤波器的阶数，直到输入信号的频率fin变得高于过零点处的频率f1。随后，如在步骤2中的那样，使相移量FD的绝对值从负值逐渐增加。结果，群延迟量在输入信号的频率fin处在正方向上增加。可以向频率fin提供延迟量SK5的所需的群延迟量。
第一实施例中的时间交织ADC
图19是第一实施例中的时间交织ADC的配置图。作为与图4中所示的部件不同的部件，在偏斜误差检测电路10和累加器5之间设置有使偏斜误差dt的极性反转的极性反转电路12，并且设置有确定偏斜误差的平均值dt(n)是否达到最大可允许值MAX的比较器17、控制图16A和16B以及图17中解释的步骤1、2和3的状态控制电路18以及确定自适应滤波器7的阶数的滤波器阶数判定电路19。
极性反转电路12包括被配置成使偏斜误差dt与(-1)相乘以使极性反转的乘法器14，以及被配置成基于控制信号S18-1选择在不使极性反转的情况下还是在使极性反转之后输出偏斜误差检测电路10的输出的乘法器13。累加器5包括被配置成使极性反转电路12的输出延迟一个时钟的延迟FF电路15以及被配置成将延迟电路15的输出加到作为极性反转电路12的输出的当前偏斜误差dt的加法器16。因此，累加器5的输出是通过对根据偏斜误差检测电路10中的步长尺寸按预定比例减小的偏斜误差dt进行累加而获得的偏斜误差的平均值dt(n)。状态控制电路18通过情况控制信号S18-1控制极性反转电路12的极性反转的存在与否，并且通过重置控制信号S18-2来重置累加器5的累加值。
图20是用于解释图19中所示的时间交织ADC的偏斜校正电路20的操作的流程图。偏斜校正电路20依序执行图18中的三个步骤作为偏斜校正。下文根据图20的流程图解释图19中所示的偏斜校正电路20的操作。
步骤1
首先，在步骤1中，状态控制电路18将情况控制信号S18-1设定为0以将极性反转电路12控制为不反转并且将重置控制信号S18-2设定为重置状态以重置累加器5中的延迟FF电路15用于重置累加值。根据偏斜误差的平均值dt(n)的幅值和极性，系数计算电路6计算所需的相移量(延迟量)FD，使用sinc函数计算系数S6，并且设定自适应滤波器7的抽头的乘法器12中的系数S6(参见图6)。结果，当所获得的偏斜误差的平均值dt(n)下降到零(或者被抑制到期望的低水平)时，偏斜校正控制结束(S51中的“是”)。然而，当偏斜误差的平均值dt(n)未下降到零时(S51中的“否”)，则在平均值dt(n)的绝对值未达到可允许的最大值MAX(S52中的“否”)或者与系数S6对应的相移量FD未达到最大量时，状态控制电路18重复步骤S50。因此，偏斜误差的平均值dt(n)渐进到零。比较器17确定偏斜误差的平均值dt(n)的绝对值是否达到最大值MAX。比较器17向状态控制电路18通知确定结果。或者，系数计算电路6确定与S6对应的FD是否达到最大值，并且向状态控制电路18通知确定结果。
步骤1中的偏斜校正控制如参照图17和18解释的那样。系数计算电路6根据偏斜误差的平均值dt(n)的极性确定所需的相移量(延迟量)FD的极性。系数计算电路6根据偏斜误差的平均值dt(n)的幅值确定所需的相移量(延迟量)FD的幅值。相移量(延迟量)FD与图17和18中的纵坐标上的群延迟量对应。
步骤2
当在步骤1中比较器17检测到偏斜误差的平均值dt(n)达到最大值MAX时(S52中的“是”)，或者当与S6对应的FD达到最大值时，状态控制电路18将情况控制信号S18-1设定为1，将重置控制信号S18-2设定为重置状态，并且移至步骤2中的控制。因此，偏斜误差检测电路10输出的偏斜误差dt的极性被反转，并且累加值被重置。
根据偏斜误差的平均值dt(n)的幅值和极性，系数计算电路6计算所需的相移量(延迟量)FD，使用sinc函数计算系数S6，并且设定自适应滤波器7的抽头的乘法器12中的系数S6(S54)。在偏斜误差的平均值dt(n)未下降到零(S55中的“否”)并且平均值dt(n)的绝对值未达到最大值MAX或者FD未达到最大值(S56中的“否”)时，重复步骤S54。
在步骤2中，根据极性反转电路12的极性反转，系数计算电路6根据通过使自适应滤波器7所需的相移量SK4的极性反转而获得的镜像相移量-SK4来设定系数S6。因此，校正电路20执行校正控制以使负侧的相移量FD的绝对值逐渐增加并且抑制偏斜误差的平均值dt(n)。
在图17中所示的示例的情况下，在步骤2中，设定与自适应滤波器所需的相移量SK4对应的系数S6，适当地控制偏斜误差的平均值，并且偏斜校正控制结束。然而，在图18中所示的示例的情况下，在步骤2中，偏斜误差的平均值dt(n)未被适当地控制并且达到最大值MAX或者FD达到最大值(S56中的“是”)。
步骤3
当在步骤2中比较器17检测到偏斜误差的平均值dt(n)达到最大值MAX或者FD达到最大值时(S56中的“是”)，状态控制电路18将重置控制信号S18-2设定为重置状态，将情况控制信号S18-1保持在1，并且控制滤波器阶数判定电路19以减少滤波器阶数(S58)。因此，偏斜校正移至步骤3。响应于用于减少滤波器阶数的控制，系数计算电路6将针对自适应滤波器7的两端的乘法器12的系数设定为零。
如在步骤2中的那样，根据偏斜误差的平均值dt(n)的幅值和极性，系数计算电路6计算所需的相移量(延迟量)FD，使用sinc函数计算系数S6，并且设定自适应滤波器7的抽头的乘法器12中的系数S6(S59)。在偏斜误差的平均值dt(n)未下降到零(S60中的“否”)并且平均值dt(n)的绝对值未达到最大值MAX或者FD未达到最大值(S61中的“否”)时，重复步骤S59。
当偏斜误差的平均值dt(n)的绝对值达到最大值MAX或者FD达到最大值时(S61中的“是”)，响应于比较器17或系数计算器6的检测信号，状态控制电路18再次将重置控制信号S18-2设定为重置状态，执行用于减少自适应滤波器7的阶数的控制(S58)，并且以相同的方式重复步骤2中的控制。随后，当偏斜误差的平均值dt(n)被适当地抑制时，状态控制电路18结束偏斜校正。
根据偏斜校正控制，即使当输入信号的频率fin大于过零点处的频率f1或者在频率f2和f1之间时，偏斜校正电路20仍适当地设定自适应滤波器7的系数，将阶数控制到适当的水平，并且执行偏斜校正。
第二实施例中的时间交织ADC
图21是第二实施例中的时间交织ADC的配置图。作为与图19中所示的部件不同的部件，该时间交织ADC额外包括：情况控制信号生成电路30，其包括带通滤波器21和幅度确定电路22，并且被配置成向极性反转电路12的乘法器13提供情况控制信号；以及与(AND)门23，其被配置成当情况控制信号为1时将偏斜误差的平均值dt(n)输入到比较器17。
情况控制信号生成电路30基于组合数字输出信号y(n)的频率确定执行情况1的偏斜校正控制还是使偏斜误差dt的极性反转并且执行情况2和3的偏斜校正控制。换言之，情况控制信号生成电路30确定组合数字输出信号y(n)中包括的输入信号的频率fin是否具有图17和18中的关系f2<fin。
带通滤波器21是允许比频率f2低的频率通过的低通滤波器，因此当滤波器21的输出大于参考值时确定fin<f2，并且情况控制信号被设定为0，使得极性反转电路12不使极性反转。在该情况下，仅执行偏斜校正控制的步骤1。另一方面，当滤波器21的输出的幅度小于参考值时，确定f2<fin，并且极性反转电路12使极性反转。在该情况下，执行偏斜校正控制的步骤2和3。比较器17确定从步骤2到步骤3的切换。因此，与门23仅在情况控制信号为1时将偏斜误差的平均值dt(n)输入到比较器17。
情况控制信号生成电路30可以接收ADC通道100或200的输出。
图22是用于解释图21中所示的时间交织ADC的偏斜校正电路20的操作的流程图。在偏斜校正电路20的偏斜校正中，偏斜校正电路20根据情况控制信号生成电路30的情况控制信号执行步骤1中的控制(S50至S52)或者执行控制步骤2和3(S54至S61)(S62)。因此，不同于第一实施例中的图20的操作流程图，偏斜校正电路20不按序执行步骤1、2和3，而是执行步骤1或者执行步骤2和3。因此，可以设定比第一实施例中的偏斜校正处理短的偏斜校正处理。
在第二实施例中，步骤1、2和3中的偏斜校正控制与第一实施例中的偏斜校正控制相同。
如上文所述，通过该实施例的时间交织ADC，即使当输入信号的频率fin高时，仍可以适当地执行偏斜校正控制。

Claims (18)

1.一种模数转换器，其以采样频率对模拟输入信号进行采样并且将所述模拟输入信号转换成数字输出信号，
所述模数转换器包括：
多个模数转换器通道，被配置成以时间交织方式将所述模拟输入信号转换成所述数字输出信号；
通道组合器，被配置成组合所述多个模数转换器通道分别输出的通道数字信号并且生成所述数字输出信号；
自适应滤波器，设置在所述多个模数转换器通道中的至少一个的输出和所述通道组合器之间，所述自适应滤波器包括：被配置成与时钟同步地依次锁存所述通道数字信号的多个延迟锁存电路，被配置成使所述多个延迟锁存电路的输入或输出的信号分别乘以系数的多个乘法器，以及被配置成对所述乘法器的输出求和的加法器；以及
校正电路，被配置成检测所述数字输出信号中包括的偏斜误差，根据所述偏斜误差基于sinc函数生成所述自适应滤波器的系数，并且在所述自适应滤波器中设定所述系数，其中
在第一设定中，所述校正电路重复检测所述偏斜误差，根据所述偏斜误差来生成所述系数，使得所述自适应滤波器相移至用于使所述通道数字信号的相位提前或延迟的一个方向，并且将所生成的系数设定在所述自适应滤波器中，在第二设定中，所述校正电路重复检测所述偏斜误差，根据所述偏斜误差来生成所述系数，使得所述自适应滤波器相移至与所述一个方向相反的方向，并且将所生成的系数设定在所述自适应滤波器中，并且所述校正电路在所述自适应滤波器中设定将所述偏斜误差抑制到期望水平的系数。
2.根据权利要求1所述的模数转换器，其中当与所述系数对应的相移量达到所述第一设定中的上限值时，所述校正电路在所述第二设定中设定所述系数。
3.根据权利要求2所述的模数转换器，其中当与所述系数对应的相移量达到所述第二设定中的上限值时，所述校正电路进一步执行第三设定，直到将所述偏斜误差控制到所述期望水平，所述第三设定用于执行在使所述自适应滤波器的阶数减少之后通过所述第二设定进行的所述系数 的设定。
4.根据权利要求1所述的模数转换器，其中当所述通道数字信号或所述数字输出信号的频率低于参考频率时，所述校正电路执行通过所述第一设定进行的所述系数的设定，并且当所述通道数字信号或所述数字输出信号的频率等于或高于所述参考频率时，所述校正电路执行通过所述第二设定进行的所述系数的设定。
5.根据权利要求4所述的模数转换器，其中当与所述系数对应的相移量达到所述第二设定中的上限值时，所述校正电路进一步执行第三设定，直到将所述偏斜误差控制到所述期望水平，所述第三设定用于执行在使所述自适应滤波器的阶数减少之后通过所述第二设定进行的所述系数的设定。
6.根据权利要求2所述的模数转换器，其中所述校正电路生成所述多个系数以便根据所述相移量使所述sinc函数的相位移位。
7.根据权利要求1所述的模数转换器，其中所述校正电路将所述多个系数的一部分设定为零以减少所述自适应滤波器的阶数。
8.根据权利要求1所述的模数转换器，其中
所述校正电路包括偏斜误差检测电路，其被配置成检测所述数字输出信号中包括的偏斜误差，以及
所述校正电路根据所述偏斜误差的极性来确定相移方向并且根据所述偏斜误差的幅值来确定相移量。
9.根据权利要求8所述的模数转换器，其中所述校正电路进一步包括状态控制电路，其被配置成监控所述偏斜误差并且控制多种设定之间的转变。
10.一种用于模数转换器的校正电路，所述模数转换器以采样频率对模拟输入信号进行采样并且将所述模拟输入信号转换成数字输出信号，所述模数转换器具有：多个模数转换器通道，被配置成以时间交织方式将所述模拟输入信号转换成所述数字输出信号；通道组合器，被配置成组合所述多个模数转换器通道分别输出的通道数字信号并且生成所述数字输出信号；以及自适应滤波器，设置在所述多个模数转换器通道中的至少一个的输出和所述通道组合器之间，所述自适应滤波器包括：被配置成与时钟同步地依次锁存所述通道数字信号的多个延迟锁存电路，被配置成使所述多个延迟锁存电路的输入或输出的信号分别乘以系数的多个乘法器，以及 被配置成对所述乘法器的输出求和的加法器，
所述校正电路包括：
偏斜误差检测电路，被配置成检测所述数字输出信号中包括的偏斜误差；以及
系数计算电路，其被配置成根据所述偏斜误差基于sinc函数生成所述自适应滤波器的系数并且在所述自适应滤波器中设定所述系数，其中
在第一设定中，所述校正电路通过所述偏斜误差检测电路重复检测所述偏斜误差，通过所述系数计算电路根据所述偏斜误差来生成所述系数，使得所述自适应滤波器相移至用于使所述通道数字信号的相位提前或延迟的一个方向，并且通过所述系数计算电路将所生成的系数设定在所述自适应滤波器中，并且在第二设定中，所述校正电路通过所述偏斜误差检测电路重复检测所述偏斜误差，通过所述系数计算电路根据所述偏斜误差来生成所述系数，使得所述自适应滤波器相移至与所述一个方向相反的方向，并且通过所述系数计算电路将所生成的系数设定在所述自适应滤波器中，并且在所述自适应滤波器中设定将所述偏斜误差抑制到期望水平的系数。
11.根据权利要求10所述的用于模数转换器的校正电路，其中当与所述系数对应的相移量达到所述第一设定中的上限值时，所述系数计算电路在所述第二设定中设定所述系数。
12.根据权利要求11所述的用于模数转换器的校正电路，其中当与所述系数对应的相移量达到所述第二设定中的上限值时，所述系数计算电路进一步执行第三设定，直到将所述偏斜误差控制到所述期望水平，所述第三设定用于执行在使所述自适应滤波器的阶数减少之后通过所述第二设定进行的所述系数的设定。
13.根据权利要求10所述的用于模数转换器的校正电路，其中当所述通道数字信号或所述数字输出信号的频率低于参考频率时，所述系数计算电路执行通过所述第一设定进行的所述系数的设定，并且当所述通道数字信号或所述数字输出信号的频率等于或高于所述参考频率时，所述系数计算电路执行通过所述第二设定进行的所述系数的设定。
14.根据权利要求13所述的用于模数转换器的校正电路，其中当与所述系数对应的相移量达到所述第二设定中的上限值时，所述系数计算电路进一步执行第三设定，直到将所述偏斜误差控制到所述期望水平，所述 第三设定用于执行在使所述自适应滤波器的阶数减少之后通过所述第二设定进行的所述系数的设定。
15.一种用于模数转换器的校正方法，所述模数转换器以采样频率对模拟输入信号进行采样并且将所述模拟输入信号转换成数字输出信号，所述模数转换器包括：
多个模数转换器通道，被配置成以时间交织方式将所述模拟输入信号转换成所述数字输出信号；
通道组合器，被配置成组合所述多个模数转换器通道分别输出的通道数字信号并且生成所述数字输出信号；以及
自适应滤波器，设置在所述多个模数转换器通道中的至少一个的输出和所述通道组合器之间，所述自适应滤波器包括：被配置成与时钟同步地依次锁存所述通道数字信号的多个延迟锁存电路，被配置成使所述多个延迟锁存电路的输入或输出的信号分别乘以系数的多个乘法器，以及被配置成对所述乘法器的输出求和的加法器，
所述校正方法包括：
在第一设定中，重复检测所述数字输出信号中包括的偏斜误差，根据所述偏斜误差来生成所述自适应滤波器中的系数，使得所述自适应滤波器相移至用于使所述通道数字信号的相位提前或延迟的一个方向，并且将所生成的系数设定在所述自适应滤波器中；
在第二设定中，重复检测所述偏斜误差，根据所述偏斜误差来生成所述自适应滤波器中的系数，使得所述自适应滤波器相移至与所述一个方向相反的方向，并且将所生成的系数设定在所述自适应滤波器中；以及
在所述自适应滤波器中设定将所述偏斜误差抑制到期望水平的系数。
16.根据权利要求15所述的用于模数转换器的校正方法，进一步包括：
当与所述系数对应的相移量达到所述第一设定中的上限值时，在所述第二设定中设定所述系数。
17.根据权利要求16所述的用于模数转换器的校正方法，进一步包括：
当与所述系数对应的相移量达到所述第二设定中的上限值时，执行第三设定，直到将所述偏斜误差控制到所述期望水平，所述第三设定用于执 行在使所述自适应滤波器的阶数减少之后通过所述第二设定进行的所述系数的设定。
18.根据权利要求16所述的用于模数转换器的校正方法，进一步包括：
当所述通道数字信号或所述数字输出信号的频率低于参考频率时，执行通过所述第一设定进行的所述系数的设定，以及
当所述通道数字信号或所述数字输出信号的频率等于或高于所述参考频率时，执行通过所述第二设定进行的所述系数的设定。
CN201310078554.9A 2012-03-13 2013-03-12 模数转换器(adc)和校正电路及其校正方法 Expired - Fee Related CN103312328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-055489 2012-03-13
JP2012055489A JP5835031B2 (ja) 2012-03-13 2012-03-13 アナログデジタル変換器（ａｄｃ），その補正回路およびその補正方法

Publications (2)

Publication Number Publication Date
CN103312328A CN103312328A (zh) 2013-09-18
CN103312328B true CN103312328B (zh) 2017-06-30

Family

ID=49137177

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310078554.9A Expired - Fee Related CN103312328B (zh) 2012-03-13 2013-03-12 模数转换器(adc)和校正电路及其校正方法

Country Status (4)

Country Link
US (1) US8836551B2 (zh)
JP (1) JP5835031B2 (zh)
KR (1) KR101461784B1 (zh)
CN (1) CN103312328B (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831843B1 (en) 2013-09-05 2017-11-28 Cirrus Logic, Inc. Opportunistic playback state changes for audio devices
EP2882106A1 (en) 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
KR102188059B1 (ko) * 2013-12-23 2020-12-07 삼성전자 주식회사 Ldo 레귤레이터, 전원 관리 시스템 및 ldo 전압 제어 방법
JP6230417B2 (ja) 2013-12-27 2017-11-15 ルネサスエレクトロニクス株式会社 Ａ／ｄ変換回路および半導体集積回路
WO2015100554A1 (en) * 2013-12-30 2015-07-09 Siemens Aktiengesellschaft Merging unit and method for operating merging unit
US10284217B1 (en) 2014-03-05 2019-05-07 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9774342B1 (en) 2014-03-05 2017-09-26 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system
US9306588B2 (en) 2014-04-14 2016-04-05 Cirrus Logic, Inc. Switchable secondary playback path
CN104038226B (zh) 2014-06-25 2018-06-05 华为技术有限公司 多通道时间交织模数转换器
US10785568B2 (en) 2014-06-26 2020-09-22 Cirrus Logic, Inc. Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US9106249B1 (en) * 2014-09-04 2015-08-11 Semtech Corporation Calibration of a time-interleaved analog-to-digital converter
US9596537B2 (en) 2014-09-11 2017-03-14 Cirrus Logic, Inc. Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
JP6481307B2 (ja) 2014-09-24 2019-03-13 株式会社ソシオネクスト アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法
US9503027B2 (en) 2014-10-27 2016-11-22 Cirrus Logic, Inc. Systems and methods for dynamic range enhancement using an open-loop modulator in parallel with a closed-loop modulator
JP6429072B2 (ja) * 2014-11-13 2018-11-28 セイコーエプソン株式会社 搬送装置及び記録装置
KR101603144B1 (ko) * 2015-04-22 2016-03-14 국방과학연구소 아날로그 디지털 컨버터의 포화를 방지하기 위한 디지털 수신기
US9959856B2 (en) 2015-06-15 2018-05-01 Cirrus Logic, Inc. Systems and methods for reducing artifacts and improving performance of a multi-path analog-to-digital converter
US9838072B1 (en) * 2015-06-24 2017-12-05 Marvell International Ltd. Systems and methods to mitigate electro-magnetic interference in single twisted-pair-based communication systems
DE102015110275A1 (de) 2015-06-25 2016-12-29 Intel IP Corporation Vorrichtungen und Verfahren zum Verschieben eines digitalen Signals um eine Verschiebungszeit zum Bereitstellen eines verschobenen Signals
US9866228B2 (en) * 2015-09-30 2018-01-09 Multiphy Ltd. Background calibration of interleave timing errors in time-interleaved analog to digital converters
US9955254B2 (en) 2015-11-25 2018-04-24 Cirrus Logic, Inc. Systems and methods for preventing distortion due to supply-based modulation index changes in an audio playback system
US9543975B1 (en) 2015-12-29 2017-01-10 Cirrus Logic, Inc. Multi-path analog front end and analog-to-digital converter for a signal processing system with low-pass filter between paths
US9880802B2 (en) 2016-01-21 2018-01-30 Cirrus Logic, Inc. Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system
US10254160B2 (en) * 2016-05-16 2019-04-09 Apple Inc. Color ambient light sensor circuitry for electronic devices
KR102474441B1 (ko) * 2016-06-09 2022-12-06 주식회사 엘엑스세미콘 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치
US9998826B2 (en) 2016-06-28 2018-06-12 Cirrus Logic, Inc. Optimization of performance and power in audio system
US10545561B2 (en) 2016-08-10 2020-01-28 Cirrus Logic, Inc. Multi-path digitation based on input signal fidelity and output requirements
US10263630B2 (en) 2016-08-11 2019-04-16 Cirrus Logic, Inc. Multi-path analog front end with adaptive path
US9813814B1 (en) 2016-08-23 2017-11-07 Cirrus Logic, Inc. Enhancing dynamic range based on spectral content of signal
CN106375252B (zh) * 2016-09-05 2019-05-03 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种iq与tiadc频率联合失真的修正方法及系统
US9780800B1 (en) 2016-09-19 2017-10-03 Cirrus Logic, Inc. Matching paths in a multiple path analog-to-digital converter
US9762255B1 (en) 2016-09-19 2017-09-12 Cirrus Logic, Inc. Reconfiguring paths in a multiple path analog-to-digital converter
US9929703B1 (en) 2016-09-27 2018-03-27 Cirrus Logic, Inc. Amplifier with configurable final output stage
US9967665B2 (en) 2016-10-05 2018-05-08 Cirrus Logic, Inc. Adaptation of dynamic range enhancement based on noise floor of signal
CN108322217B (zh) * 2017-01-17 2021-03-09 瑞昱半导体股份有限公司 用于时间交错式模拟数字转换器的校正电路与校正方法
CN106992784B (zh) * 2017-04-06 2020-03-31 电子科技大学 基于校正方向判定的时间交织adc用采样时间失配校正方法
US10321230B2 (en) 2017-04-07 2019-06-11 Cirrus Logic, Inc. Switching in an audio system with multiple playback paths
CN108696464B (zh) * 2017-04-10 2022-05-17 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种iq与4通道tiadc联合失真盲估计与修正方法
US10008992B1 (en) 2017-04-14 2018-06-26 Cirrus Logic, Inc. Switching in amplifier with configurable final output stage
US9917557B1 (en) 2017-04-17 2018-03-13 Cirrus Logic, Inc. Calibration for amplifier with configurable final output stage
KR102503212B1 (ko) * 2017-11-27 2023-02-24 삼성전자 주식회사 반송파 집성을 지원하는 rf 집적 회로 및 이를 포함하는 무선 통신 장치
US10608655B1 (en) * 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
CN111478702B (zh) * 2019-01-23 2023-06-23 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
US10693485B1 (en) * 2019-03-22 2020-06-23 Avago Technologies International Sales Pte. Limited Adaptive background ADC calibration
CN112448719B (zh) * 2019-08-30 2024-03-12 创意电子股份有限公司 模拟数字转换器装置与时脉偏斜校正方法
US11476857B2 (en) * 2019-10-25 2022-10-18 Texas Instruments Incorporated Interleaving errors sources and their correction for RF DACs
CN113114241B (zh) * 2021-03-10 2022-04-19 电子科技大学 一种时间交替架构采集系统中频响失配误差的校正方法
KR20220142213A (ko) 2021-04-14 2022-10-21 삼성전자주식회사 아날로그-디지털 변환 회로 및 이를 포함하는 수신기
US20240014825A1 (en) * 2022-07-11 2024-01-11 Applied Materials, Inc. Algorithm for accurately converting a wide range of photo signals into an electrical current
KR102639920B1 (ko) 2022-08-31 2024-02-23 (주)넥스윌 샘플 시간 불일치 보정 처리 장치, 이 장치를 적용한 시간 인터리브드 아날로그 디지털 변환기 및 아날로그 디지털 변환 방법
KR102687691B1 (ko) * 2023-03-16 2024-07-23 서울과학기술대학교 산학협력단 메모리 어레이 내에서의 연산 보정 방법 및 장치
CN117353748B (zh) * 2023-09-28 2024-08-06 深圳市鼎阳科技股份有限公司 一种延迟校正方法及相关设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006073A (zh) * 2010-12-24 2011-04-06 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621862B1 (en) * 2000-01-04 2003-09-16 Alcatel Internetworking (Pe), Inc. Equalization for multichannel receiving node
US6924755B1 (en) * 2002-12-02 2005-08-02 Analog Devices, Inc. Multi-channel analog to digital converter which facilitates calibration of the analog to digital converter and respective input channels to the analog to digital converter, and a method for calibrating the analog to digital converter
JP4544915B2 (ja) 2004-06-03 2010-09-15 ルネサスエレクトロニクス株式会社 受信装置及びアナログ・ディジタル変換装置
US7053804B1 (en) * 2004-11-18 2006-05-30 Analog Devices, Inc. Phase-error reduction methods and controllers for time-interleaved analog-to-digital systems
US7292170B2 (en) * 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
FR2896109B1 (fr) * 2006-01-06 2008-06-20 Thales Sa Dispositif de conversion analogique numerique a entrelacement temporel et a egalisation auto adaptative.
JP2008011189A (ja) 2006-06-29 2008-01-17 Nec Electronics Corp タイム・インターリーブａ／ｄ変換装置
JP5189837B2 (ja) * 2007-12-27 2013-04-24 株式会社日立製作所 アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器
JP4505027B2 (ja) * 2008-05-08 2010-07-14 株式会社半導体理工学研究センター サンプルホールド回路及びａ／ｄ変換装置
US8558725B2 (en) * 2010-10-27 2013-10-15 Intersil Americas Inc. Robust gain and phase calibration method for a time-interleaved analog-to-digital converter
JP5742556B2 (ja) * 2011-07-29 2015-07-01 富士通セミコンダクター株式会社 Ａｄｃ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006073A (zh) * 2010-12-24 2011-04-06 复旦大学 一种快速收敛多通道时间交织模数转换器及其校准系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"A 10-b 120Msample/s Time-Interleaved Analog-to-Digital Converter With Digital Background Calibration";Jamal et al.;《Solid-State Circuit》;20021231;第37卷;参见正文第1618页右栏第20-28行，第1620页右栏第40行至第1622页右栏第51行，图1、6-8 *
"A 10-b 120Msample/s Time-Interleaved Analog-to-Digital Converter With Digital Background Calibration";Jamal et al.;《Solid-State Circuit》;20121231;第37卷;参见正文第1618页右栏第20-28行，第1620页右栏第40行至第1622页右栏第51行，图1、6-8 *
"A Four-Channel Time-Interleaved ADC With Digital Calibration of Interchannel Timing and Memory Errors";Chi Ho Law et al.;《Solid-State Circuit》;20101031;第45卷;参见正文第2097页左栏第7-24行，图6、11 *

Also Published As

Publication number Publication date
KR101461784B1 (ko) 2014-11-13
KR20130105401A (ko) 2013-09-25
US20130241753A1 (en) 2013-09-19
CN103312328A (zh) 2013-09-18
US8836551B2 (en) 2014-09-16
JP2013191956A (ja) 2013-09-26
JP5835031B2 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
CN103312328B (zh) 模数转换器(adc)和校正电路及其校正方法
KR101153541B1 (ko) 디지털 전원 제어 시스템들을 위한 자기 추적 ａｄｃ
CN102904574B (zh) 模数转换器
US8564462B2 (en) Digital correction techniques for data converters
US7538707B2 (en) Digital-to-analog converting circuit and digital-to-analog converting method
CN1601907B (zh) 流水线型及循环型模数转换器
JPWO2009122833A1 (ja) 電力変換回路の制御装置および制御方法
JP2006186998A (ja) タイミング復元方法及びタイミング復元装置
JPWO2006131962A1 (ja) アナログ／デジタル変換装置およびデジタル／アナログ変換装置
JP2010200081A (ja) デルタシグマａｄ変調器
US10523229B2 (en) Phase adjustment for interleaved analog to digital converters
JP2012244521A (ja) 比較器及びａｄ変換器
Salib et al. A low-complexity correlation-based time skew estimation technique for time-interleaved SAR ADCs
JP5560989B2 (ja) 受信回路
CN103975524A (zh) 异步开关模式电源
JP2006025365A (ja) オフセット補償機能付きｄ／ａ変換装置およびｄ／ａ変換装置のオフセット補償方法
US10797715B2 (en) Filtering method and filter
JP5579099B2 (ja) クロック生成装置及びＤＬＬ（ＤｉｇｉｔａｌＬｏｃｋｅｄＬｏｏｐ）回路及びクロック生成方法
JP2005184794A (ja) 自動利得制御装置
TWI730564B (zh) 編碼器及利用該編碼器的訊號處理方法
JP4648243B2 (ja) 交流信号測定器、およびそのオフセット調整方法
JP5546020B2 (ja) Ａｄ変換装置
JP2015154352A (ja) 感度調整回路
JP2006080717A (ja) パイプラインａ／ｄ変換器およびその出力補正方法
JP5565670B2 (ja) 交流電力調整装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150515

Address after: Kanagawa

Applicant after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Applicant before: Fujitsu Semiconductor Co., Ltd.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170630

Termination date: 20190312

CF01 Termination of patent right due to non-payment of annual fee