CN102904574B - 模数转换器 - Google Patents
模数转换器 Download PDFInfo
- Publication number
- CN102904574B CN102904574B CN201210236075.0A CN201210236075A CN102904574B CN 102904574 B CN102904574 B CN 102904574B CN 201210236075 A CN201210236075 A CN 201210236075A CN 102904574 B CN102904574 B CN 102904574B
- Authority
- CN
- China
- Prior art keywords
- circuit
- output
- analog
- digital
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 claims description 67
- 238000012937 correction Methods 0.000 claims description 57
- 230000003044 adaptive effect Effects 0.000 claims description 36
- 238000012935 Averaging Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 230000010363 phase shift Effects 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 claims description 2
- 239000000284 extract Substances 0.000 claims description 2
- 101150118300 cos gene Proteins 0.000 description 28
- 238000010586 diagram Methods 0.000 description 24
- 230000014509 gene expression Effects 0.000 description 11
- 238000013459 approach Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 230000002194 synthesizing effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- SUBDBMMJDZJVOS-UHFFFAOYSA-N 5-methoxy-2-{[(4-methoxy-3,5-dimethylpyridin-2-yl)methyl]sulfinyl}-1H-benzimidazole Chemical compound N=1C2=CC(OC)=CC=C2NC=1S(=O)CC1=NC=C(C)C(OC)=C1C SUBDBMMJDZJVOS-UHFFFAOYSA-N 0.000 description 1
- 101100234408 Danio rerio kif7 gene Proteins 0.000 description 1
- 101100221620 Drosophila melanogaster cos gene Proteins 0.000 description 1
- 101100398237 Xenopus tropicalis kif11 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及模数转换器。一种以采样频率采样模拟输入信号并将模拟输入信号转换成数字输出信号的模数转换器,包括:通过时间交织将模拟输入信号转换成数字输出信号的N个模数转换器(ADC)通道;对分别由ADC通道输出的通道数字信号进行合成以生成数字输出信号的通道合成器;在ADC通道的至少一个输出处设置的自适应滤波器;和根据数字输出信号生成所述自适应滤波器的系数的校正电路。校正电路从模拟输入信号分量和与误差相对应的图像信号分量计算图像信号分量的直流分量,并基于直流分量计算系数以抑制直流分量,所述模拟输入信号分量和图像信号分量均包含在数字输出信号中。
Description
技术领域
本文讨论的实施例涉及ADC及其校正电路。
背景技术
模数转换器(ADC)是将模拟输入信号转换成数字输出信号的电路。为了提高采样频率,已经提出了在其内设有多个ADC(ADC通道)的时间交织(time-interleaved)ADC,并且该多个ADC通过分时来依次将模拟输入信号转换成数字输出信号。时间交织ADC能够高速运行,但如果每个ADC的特性不同和/或在ADC运行的定时之间的关系中有偏差,则S/N比就可能下降。
前景校准(foregroundcalibration)和背景校准(backgroundcalibration)已被提议作为用于校正ADC通道之间的误差的方法。前者需要正常的ADC运行时间以外的时间用于校正。另一方面,后者在ADC的正常运行期间执行校正,因此还校正了由背景中的时间改变或温度变化等所造成的误差。
S.M.Jamal等人在JSSC2002的“A10b120Msample/sTime-InterleavedAnalog-to-DigitalConverterWithDigitalBackgroundCalibration”中描述了一种执行背景校准的ADC。
根据以上所述的背景校准电路,自适应滤波器被设置在通过时间交织(分时)来运行的多个ADC通道中的至少一个中,并且自适应滤波器的系数值是基于通过将多个ADC通道的输出求和而得到的总和输出来计算的。通过控制自适应滤波器的系数值从而抑制求和输出的杂散信号分量,设法抑制如下杂散信号分量(误差信号分量,图像信号分量),该杂散信号分量是由时间交织法的采样定时中的偏差(偏斜)引起的误差。
然而,在S.M.Jamal等人在JSSC2002的“A10b120Msample/sTime-InterleavedAnalog-to-DigitalConverterWithDigitalBackgroundCalibration”中描述的方法中,当输入信号是特定频率时不能充分抑制杂散信号分量,该方法只能用于有限频率的模拟输入信号。
发明内容
因此,本发明的一个目的是提供一种ADC及其校正电路,其执行抑制对模拟输入信号频率的限制的背景校准。
实施例的第一方面是以采样频率(以下简称fs)采样模拟输入信号并将模拟输入信号转换成数字输出信号的ADC,包括:通过时间交织将模拟输入信号转换成数字输出信号的多个(N个)模数转换器(以下简称为ADC)通道;对分别由N个ADC通道输出的通道数字信号进行合成以生成数字输出信号的通道合成器;设置在N个ADC通道的至少一个的输出处的自适应滤波器;和根据数字输出信号生成自适应滤波器的系数的校正电路,其中,校正电路从均包括在数字输出信号中的模拟输入信号分量和与误差相对应的图像信号分量中计算图像信号分量中的直流分量,并基于直流分量计算系数以抑制直流分量。
根据上述的实施例的第一方面,由于系数被生成来抑制图像信号分量,因此能够独立于模拟输入信号的频率来抑制图像信号分量。
附图说明
图1是示出了时间交织型ADC的示图。
图2是示出了通过将采样时钟二等分而得到的采样时钟ΦA和ΦB的一个例子的示图。
图3是示出了偏斜(skew)误差的示图。
图4是描绘了时间交织型ADC的一个例子的示图。
图5(1)和图5(2)是示出了模拟输入信号分量和图像信号分量的示图。
图6是示出了当模拟输入信号的频率fin是fs/4时(当fin=fs/4时)的数字输出信号D_OUT的频率特性的示图。
图7是根据第一实施例的ADC的示意图。
图8是示出了由图7中的校正电路20的相应电路元件进行的计算的流程图。
图9是根据第二实施例的ADC的电路图。
图10是根据第三实施例的ADC的电路图。
图11是根据第四实施例的ADC的电路图。
图12是根据第五实施例的ADC的电路图。
图13是根据第六实施例的ADC的电路图。
具体实施方式
图1是示出了时间交织型ADC的示图。时间交织ADC具有通过时间交织将模拟输入信号A_IN转换成数字输出信号的N个ADC通道100、200(其中在图1的例子中N是2)以及通过合成分别由N个ADC通道100、200输出的通道数字信号D1、D2来生成数字输出信号D_OUT的通道合成器1。例如,通道合成器1是加法器。
模拟输入信号A_IN通过开关SW1、SW2输入到相应的ADC通道100、200。开关SW1、SW2与采样频率为fs的采样时钟SCLK同步地重复时间交织的开/关切换。在图1的例子中,有两个ADC通道,因此,开关SW1、SW2与具有频率fs/2的采样时钟ΦA和ΦB的上升沿同步地接通,频率fs/2是通过将具有采样频率fs的采样时钟SCLK除以2(根据N个通道,分成N个部分)得到的,并且当相应的采样时钟ΦA和ΦB具有H电平时的模拟输入信号A_IN分别被输入到相应的ADC通道100、200。
每一个ADC通道都有ADC电路,其中ADC电路将输入模拟输入信号转换成数字信号。ADC通道的ADC电路以具有频率fs/2的周期进行AD转换,换句话说,以两倍于采样频率fs的周期进行AD转换,频率fs/2是通过将具有采样频率fs的采样时钟SCLK二等分得到的。
图2是示出了通过将采样时钟二等分得到的采样时钟ΦA和ΦB的一个例子的示图。在理想的情况下,采样时钟ΦA的导通占空比是50%,但如在图2中所示,如果H电平的时间是1/fs+Δt/2并且L电平的时间是1/fs-Δt/2,那么具有与采样时钟ΦA相反的相位的采样时钟ΦB的上升沿具有比理想的定时1/fs早-Δt/2的定时。作为ADC的采样定时中的这种偏差(偏斜)的结果,会在通过AD转换得到的通道数字输出信号D1、D2中发生偏斜误差。
图3是示出了偏斜误差的示图。图3的上面部分描绘了由ADC通道100、200进行AD转换得到的数字输出信号ch-1、ch-2和采样定时,并且图3的下面部分描绘了数字输出信号ch-1、ch-2中的误差。假定模拟输入信号A_IN是正弦波或余弦波。如果该信号在第一采样时钟ΦA的上升沿被采样,那么通过对经采样信号进行AD转换得到的输出信号具有如图3中的ch-1指示的波形。如果第一采样时钟ΦA相对于第二采样时钟ΦB不偏斜,那么与在图3的下面部分中所示的波形相对,在黑圈和白圈之间没有发生误差,其中黑圈表示通过基于时钟ΦA进行采样和AD转换得到的信号,白圈表示通过基于时钟ΦB进行采样和AD转换得到的信号。
另一方面,通过基于具有比第一采样时钟ΦA的180°相位早Δt/2的定时的第二时钟ΦB进行采样和AD转换得到的信号是由图3中的ch-2指示的波形。换句话说,波形ch-2具有基于时钟ΦB的采样定时的、相对于波形ch-1的值被延迟了Δt/2的值。此外,如图3的下面部分所示,误差发生在白圈中,其中白圈表示通过基于时钟ΦB进行采样和AD转换得到的信号。
两个波形ch-1、ch-2之间的差异是偏斜误差,其被包含在通过合成两个ADC通道的输出而得到的数字输出信号D_OUT之中。通过对波形ch-1采样和AD转换而得到的值具有如黑圈所示的零误差,但通过对波形ch-2采样和AD转换而得到的值具有如白圈所示的与相对于波形ch-1的差异相对应的误差。换句话说,除模拟输入信号分量(波形ch-1的值)外,数字输出信号D_OUT还包括由偏斜误差导致的图像信号分量(杂散的分量),其中偏斜误差是采样时钟ΦB下的波形ch-1和ch-2之间的差别。
如图3的下面部分中的通道失配所指示的,该偏斜误差是以采样时钟ΦB(频率fs/2)的2/fs周期产生的,并且是具有模拟输入信号(ch-1的波形)的周期1/fin的包络线的值。因此,图像信号分量是具有高频率fs/2和低频率的波形,高频率fs/2是采样频率fs的一半,率低频率是模拟输入信号(CH-1的波形)的频率fin,并且图像信号分量的频率是fs/2-fin。
因此,已经提出了提供抑制或去除时间交织型ADC中的背景中的图像信号分量的校正电路。例如,S.M.Jamal等人在JSSC2002的“A10b120Msample/sTime-InterleavedAnalog-to-DigitalConverterWithDigitalBackgroundCalibration”中描述的技术。
图4是描述了时间交织型的ADC的一个例子的示图。这个例子是一种对偏斜误差进行背景校准的ADC。这个例子也是其中有N=2个ADC通道100、200的例子。
图4所示的时间交织型ADC与图1中的类似,具有两个ADC通道100、200和合成来自这些通道的数字输出的加法器1。此外,该ADC具有校正来自第二通道的ADC200的输出的自适应滤波器15,并且该ADC还具有基于由加法器1合成的数字输出信号D_OUT生成自适应滤波器15的系数φ14的校正电路20。
校正电路20通过计算来从数字输出信号D_OUT确定估计的偏斜误差量Δt(n),并基于该估计量来计算滤波器系数φ14。这里,n是样本数。自适应滤波器15根据滤波器系数φ14将第二ADC通道200的数字输出D2校正为经延迟的信号值。然后通过再次根据作为该校正的结果而得到的数字输出信号D_OUT计算估计的偏斜误差量Δt(n)来确定滤波器系数φ14。对偏斜误差的校准是通过重复这个过程直到估计的偏斜误差量Δt(n)接近于零来实现的。
假设模拟输入信号A_IN是具有频率fin和振幅A/2=a的余弦波((a*cos(fin)),由加法器1输出到校正电路20的输入信号y(n)如下。下面详细地说明推导出该输入信号y(n)的过程。
y(n)=a·cosα-b·sinβ(1)
a=A/2(2)
b=(A·ωin·Δt)/4∝Δt(3)
这里,A、ωin和Δt分别表示模拟输入信号的振幅、输入信号的角频率以及偏斜误差。
图4中的校正电路20包括移频电路2和-π/2移相电路3,并在乘法器30中将公式(1)中的输入信号y(n)=a·cosα-b·sinβ和来自移相电路3的输出信号yd(1)=a·sinβ-b·cosα相乘,并且在累加器31中去除交流(AC)分量,因此,估计的偏斜误差量Δt(n)由下面的表达式来表示。
Δt(n)=-a·b(4)
换句话说,系数计算电路14以使值-a·b趋近于零的方式来计算系数φ14。
图5(1)和图5(2)是示出了模拟输入信号分量和图像信号分量的示图。如图5(1)所示,模拟输入信号分量(a·cosα)和因偏斜产生的图像信号分量(-b·sinβ)具有频率分量fin和fs/2-fin。如果移频电路2将信号频率移动fs/2,那么输入信号分量的频率和图像信号分量的频率将如图5(2)所示。换句话说,这些频率被彼此互换。因此,当乘法器30将信号y(n)和yd1(n)相乘并且累加器31去除交流分量时,估计的偏斜误差量Δt(n)如上面的公式(4)所示。
如果模拟输入信号的频率fin不是fs/4,则输入信号分量的频率fin就不同于因偏斜误差生成的图像信号分量的频率fs/2-fin,因此,通过将公式(4)近似为零,能够将与公式(3)中的偏斜误差Δt(n)成正比的值b近似为零。因此,使得偏斜误差Δt(n)趋近于零。
然而,如果模拟输入信号的频率fin是fs/4(fin=fs/4),那么数字输出信号D_OUT的频率特性使得模拟输入信号分量和图像信号分量具有同一频率fs/4。
图6是示出了当模拟输入信号的频率fin是fs/4时(当fin=fs/4时)的数字输出信号D_OUT的频率特性的示图。如上所述,如果fin=fs/4,那么图5(1)和图5(2)中的图像信号分量的频率fs/2-fin也变为fs/2-fin=fs/4。因此,就不能区分开模拟输入信号分量a和图像信号分量b。换句话说,当模拟输入信号的频率fin是fs/4时,不再能区分用于使估计的偏斜校正量Δt(n)趋于零的处理是使公式(4)中的值a趋于零的过程还是使公式(4)中的值b趋于零的过程。因此,即使存在偏斜误差,当值a趋于零时估计的偏斜校正量Δt(n)(-a·b)=0,并且偏斜误差未被校正。
【第一实施例】
图7是根据第一实施例的ADC的示意图。这个例子也描绘了时间交织ADC,其执行对偏斜误差的背景校准。在这个例子中也有N=2个ADC通道100、200。与图1类似,图7中的时间交织ADC具有两个ADC通道100、200和合成来自这些通道的数字输出D1、D2的加法器1。此外,该ADC具有校正第二通道的ADC200的输出的自适应滤波器15,并且还具有基于由加法器1合成的数字输出信号D_OUT生成自适应滤波器15的系数φ14的校正电路20。到此为止,该过程与图4中描绘的相同。
与图4相对照,校正电路20将模拟信号分量(如上说明的值a)和由偏斜误差引起的图像信号分量(如上说明的值b)从数字输出信号D_OUT分离,只提取图像信号分量,并将图像信号分量作为估计的偏斜误差量Δt(n)输入到系数计算电路14。系数计算电路14计算使估计量Δt(n)(与值b成正比)趋于零的滤波器系数Wn。自适应滤波器15按照该滤波器系数Wn校正第二ADC通道200的数字输出D2。此外,再次根据作为前述校正的结果而得到的数字输出信号D_OUT来计算估计的偏斜误差量Δt(n),并且新的滤波器系数Wn被计算出来并被设定在自适应滤波器15中。通过重复这类过程直到估计的偏斜误差量Δt(n)(与值b成正比)接近于零,来执行对偏斜误差的校准。
以这种方式,在根据第一实施例的ADC中,校正电路20执行计算以将模拟输入信号分量(值a)和图像信号分量(值b)从数字输出信号D_OUT分离,并且滤波器系数Wn以如下方式来产生:包括图像信号分量(值b)但不包括模拟输入信号分量(值a)的估计的偏斜误差值Δt(n)趋近于零。因此,即使模拟输入信号A_IN的频率fin等于fs/4,也仍然能执行可靠的校准以使图像信号分量(值b)变为零。
根据本实施例的校正电路20的具体计算电路如下。校正电路20包括将数字输出信号D_OUT移动fs/N(在本示例中,N=2)的移频电路2以及将来自移频电路2的输出的相位移动-π/2的移相电路3。此外,校正电路20具有将数字输出信号(y(n)=a*cosα-b*sinβ,α=fin,β=fs/2-fin)和移相电路3的输出信号(yd1(n)=a*sinβ-b*cosα)相加的第一加法电路5和从数字输出信号y(n)中减去移相电路3的输出信号yd1(n)的第一减法电路4、6,并且还包括:分别对第一加法电路的输出和第一减法电路4、6的输出求平方的第一和第二平方电路7、8;分别对第一平方电路的输出和第二平方电路的输出求平均的第一和第二平均电路9、10;分别计算来自第一和第二平方电路7、8的输出(a-b)2、(a+b)2的平方根(a-b)和(a+b)的第一和第二平方根电路11、12;减去;来自第一和第二平方根电路11、12的输出并输出图像信号分量的直流(DC)分量(-2b)的第二减法电路13;以及基于来自第二减法电路13的减法输出(-2b)来生成系数Wn由此抑制该减法输出,换言之使减法输出趋近于零的系数计算电路14。
接下来,对由上述计算电路生成的偏斜误差的估计值Δt(n)包括由偏斜误差导致的图像信号分量的值b并且不包括模拟输入信号分量的值a的情况进行说明。下面,依次说明图7中的电路元件1至13的计算公式。
图8是示出了由图7中的校正电路20的相应电路元件进行的计算的流程图。也参照图8进行下面的说明。
首先,将说明当自适应滤波器15不工作时通过在加法器1中合成两个ADC通道100、200的输出D1、D2而得到的数字输出信号y(n)。该信号y(n)是输入到校正电路20的输入信号。
【加法器1和由其执行的计算S1】
时间交织ADC的模拟输入信号A_IN例如是如下的余弦波信号x(n)。
x(n)=a·cos(ωint+θ)(5)
这里,直流分量如下,并且A表示模拟输入信号的振幅。
a=A/2(6)
在这种情况下,如下所示,作为加法器1的输出的数字输出信号D_OUT,换句话说,作为校正电路20的输入信号y(n)的数字输出信号D_OUT包括偏斜误差Δt。
y(n)=a·cos(ωint+θ)|t=nT+Δt/2-(-1)nΔt/2
=a·cos(ωin(nt+Δt/2-(-1)n·Δt/2)+θ(7)
这里,ωin、Δt和θ分别表示模拟输入信号A_IN的角频率、采样时钟的偏斜误差和初始相位。
换句话说,开关SW1、SW2在采样点n=0至6处、例如在时刻t=0、T+Δt、2T、3T+Δt、4T、5T+Δt的定时处采样模拟输入信号A_IN。这里,T=1/fs,但在图2所示的情况中Δt是负数。
公式(7)被表示如下。
y(n)=a·cos(ωin(nT+Δt/2)+θ)·cos((-1)n·ωin·Δt/2)
+a·sin(ωin(nT+Δt/2)+θ)·sin((-1)n·ωin·Δt/2)
=a·cos(ωin(nT+Δt/2)+θ)·cos(ωin·Δt/2)
+a·sin(ωin(nT+Δt/2)+θ)·cos(nπ)·sin(ωin·Δt/2)(8)
由于2π=ωsT,于是关系nπ=ωsnT/2成立,因此,如果用其替代公式(8)中的nπ,那么该公式如下所述这样被扩展。
y(n)=a·cos(ωin·Δt/2)·cos(ωin(nT+Δt/2)+θ)
+a·sin(ωin·Δt/2)·sin(ωin(nT+Δt/2)-ωsnT/2+θ)
y(n)=a·cos(ωin·Δt/2)·cos(ωin(nT+Δt/2)+θ)
-a·sin(ωin·Δt/2)·sin((ωs/2-ωin)nT-ωinΔt/2-θ)(9)
这里,ωin为输入信号的角频率。
这里,由于|ωin.Δt/2t|<<1,那么下列关系成立。
因此,如果将公式(10)和(11)代入式(9),那么输入信号y(n)被推导如下。
y(n)=a·cos(ωin(nT+Δt/2)+θ)
-a·ωin·Δt/2·sin(ωin(ωs/2-ωin)nT-ωinnT/2-θ
=a·cosα-b·sinβ(12)
在这里,a、b、α、β如下:
a=A/2(6)
b=(A·ωin·Δt)/4(13)
α=ωinnT+ωinΔt/2+θ(14)
β=(ωs/2-ωin)nT-(ωinΔt)/2-θ(15)
公式(12)右边的第一项和第二项分别表示与偏斜导致的误差相对应的模拟输入信号分量(a·cosα)和图像信号分量(-b·sinβ)。如图3的下面部分和图5(1)的频谱所示,模拟输入信号(a·cosα)具有模拟输入信号的频率fin。另一方面,偏斜误差导致的图像信号分量(-b·sinβ)具有频率fs/2的频率(fs/2-fin),其是采样频率的1/2减去输入频率fin。
在下面的计算中,从公式(12)中的输入信号y(n)中提取与-b成正比的值作为图像误差Δt,-b是图像信号分量(-b·sinβ)的直流分量。
【移频电路2,S2】
移频电路2将在公式(12)中表达的输入到偏斜校正电路的输入信号y(n)的频率移动fs/2,fs是时间交织ADC的采样频率,因此,公式(12)的第一项中的频率fin变成fin-fs/2并且第二项中的频率fin-fs/2变成-fin。因此,如果该经移频的信号被取作yc(n),那么将其表示如下。
yc(n)=a·cosβ+b·sinα(16)
更具体地说,通过在公式(16)中将公式(12)中的频率移动fs/2,可替代公式(12)的第一项和第二项中的交流分量cosα和sinβ中α和β的值。这意味着,图5(1)被转换为图5(2)中的关系。
在图7中,移频电路2是将加法器1的输出y(t)乘以(-1)n的乘法器。为了将频率移动fs/2,信号y(t)被乘以cos(2πfs/2·t),但在采样点t=0、1/fs、2/fs、3/fs至n/fs处,cos(2πfs/2·t)等于cos0、cosπ、cos2π、cos3π至cos(nπ),从而具有值+1、-1、+1、-1等等,这意味着cos(2πfs/2·t)=(-1)n。
【移相电路3,S3】
移相电路3将公式(16)中的经移频的信号yc(n)移动-π/2。如果经过移相的信号记作yd1(n),则下面的关系成立。
yd1(n)=a·sinβ-b·cosα(17)
换句话说,通过将公式(16)中的信号yc(n)的相位移动-π/2,正弦函数变为余弦函数并且余弦函数变为正弦函数。通过这种方式,如下所示,能够通过加、减和分别对公式(16)和(17)求平方,然后求平均以去除交流分量以及将信号彼此相减来提取b值。
【符号反转器4,S4】
符号反转器4将公式(17)中的经过移相的信号yd1(n)的符号反转。如果将这样得到的信号被记作yd2(n),就得到了下面的表达式。
yd2(n)=-a·sinβ+b·cosα(18)
【加法器5,S5】
加法器5将公式(12)中的输入信号y(n)和在公式(17)中的经移相信号yd1(n)相加。如果将这样得到的信号作为ya1(n),就得到了下面的表达式。
ya1(n)=(a-b)·cosα+(a-b)·sinβ(19)
【加法器6,S6】
加法器6将公式(12)中的输入信号y(n)和公式(18)中的经符号反转的信号yd2(n)相加。如果将这样得到的信号作为ya2(n),就得到了下面的表达式。
ya2(n)=(a+b)·cosα-(a+b)·sinβ(20)
换句话说,通过符号反转器4和加法器6构成了减法器。
【平方电路7,S7】
平方电路7对公式(19)中的相加信号ya1(n)求平方。如果将该平方的信号作为yp1(n),就得到了下面的表达式。
yp1(n)=(ya1(n))2=(a-b)2{(1/2)·(cos2α-cos2β)+1-sin(α-β)}(21)
因此,yp1(n)包括(a-b)2和与(a-b)2成比例的交流分量。
【平方电路8,S8】
平方电路8对公式(20)中的相加信号ya2(n)求平方。如果将该平方的信号作为yp2(n),就得到了下面的表达式。
yp2(n)=(ya2(n))2=(a+b)2{(1/2)·(cos2α-cos2β)+1+sin(α-β)}(22)
因此,yp2(n)包括(a+b)2和与(a+b)2成比例的交流分量。
在图7的例子中,平方电路7和8还同时乘以步长(stepsize)。这个步长与在系数计算电路14中采用的最小二乘法有关,并且通过设置适当的步长,可以最小化使误差Δt(n)达到零所占用的时间。
【累加器9,S9】
累加器9是一种类型的积分器,其累加平方电路7的输出并有效地确定在公式(21)中的经平方信号yp1(n)的平均值。如果将该平均值作为ym1(n),那么在求平均时信号yp1(n)的交流分量将为零,因此只有直流分量保留,并得到了以下的表达式。
ym1(n)=E[yp1(n)]=(a-b)2(23)
在图7中的图示中,实现累加器9的电路由虚线包围。累加器9包括加法器和延时电路D,并通过将延迟了采样点之间的时间的加法器的输出值与输入值相加来累加输入值。
【累加器10,S10】
累加器的10也是累加平方电路8的输出并确定公式(22)中的平方信号yp2(n)的平均值的积分器。如果将该平均值作为ym2(n),那么在求平均时交流分量将变为零,因此只有直流分量保留,并得到了以下的表达式。
ym2(n)=E[yp2(n)]=(a+b)2(24)
【平方根电路11,S11】
平方根电路11计算公式(23)中的平均值ym1(n)的根。如果将这一计算的结果作为yr1(n),就得到了下面的表达式。
yr1(n)=a-b(25)
【平方根电路12,S12】
平方根电路12计算公式(24)中的平均值ym2(n)的根。如果将这一计算的结果作为yr2(n),就得到了下面的表达式。
yr2(n)=a+b(26)
【减法电路13,S13】
减法电路13从公式(25)和(26)中的两个平方根计算的结果yr1(n)和yr2(n)之差来确定估计的偏斜校正值。如果该估计的校正量被取为Δt(n),就从公式(13)得到了下面的表达式。
Δt(n)=yr2(n)-yr1(n)=2b=(A·ωin·Δt)/2∝Δt(27)
如在公式(27)中所示,与偏斜误差Δt成比例的值2b被计算出。该值2b包括公式(13)中的图像信号分量的直流分量b,但不包括公式(12)中的模拟输入信号分量的值a。
【系数计算电路14,S14】
因此,系数计算电路14确定N抽头自适应滤波器15的系数,wn=[wn(0),wn(1),......wn(N-1)]T。使用最小二乘法来确定该系数。
wn(i)=-sin(π×Δt(n))/π(((N-1)/2-i)-Δt(n))(28)
【自适应数字滤波器15,S15】
在自适应滤波器15中,自适应滤波器的系数如公式(28)所示被改变,并且来自第二通道ADC200的输出信号被校正为被延迟了偏斜Δt(n)的波形的值。换句话说,图3中的波形ch-2被校正为波形ch-1。
通过重复如上所述的S1到S15中的处理,使偏斜误差Δt(n)趋于零。在这种情况下,估计的偏斜误差Δt(n)是与值b(其是图像信号分量的直流分量)成正比的值,并且不包括模拟输入信号分量的值a。因此,即使模拟输入信号的频率为fs/4,也可使仅图像信号分量趋于零,因此,根据本实施例的ADC可应用于具有宽频率的模拟输入信号。
图7中的校正电路20与采样时钟SCLK同步运行。换句话说,上述的计算分别关于数字值D1和D2被执行,D1和D2从分别由两个ADC通道进行采样的模拟值转换而来,估计的偏斜误差值Δt(n)被提取,并且滤波器系数wn被计算出。
【第二实施例】
图9是根据第二实施例的ADC的电路图。与图7中的ADC电路相似,该电路具有两个ADC通道100、200,在第二通道侧的自适应滤波器15以及用于校正偏斜误差的校正电路20。与图7不同的构成部分是如下事实:校正电路20具有分开设置的平方电路7、8和乘以步长的乘法器7a、8a。该构成的其余部分与图7中的相同。
换句话说,在图9的校正电路中,公式(12)中的y(n)和公式(17)中的yd1(n)相加的值(加法器5的输出)及其相减的值(减法器4、6的输出)分别由平方电路7、8求平方,这些值在乘法器7a、8a中被乘以步长,并且结果分别由累加器9、10累积以确定平均值。然后,平方根电路11、12对相应的平均值执行求根计算(确定平方根的计算),由此导出yr1(n)=a-b、yr2(n)=a+b,并且减法器13找到了2b。
系数计算电路14按使值2b趋于零的方式来确定系数wn,并将该wn值设置在自适应滤波器15中。通过重复上述过程,能够将对应于偏斜误差的b值变为零。校正电路20与采样时钟SCLK同步运行,但系数计算电路14可以在每多个时钟间隔之后更新系数。
【第三实施例】
图10是根据第三实施例的ADC的电路图。在该ADC电路中,校正电路20具有移动平均滤波器电路9a、10a,代替了图9中的步长乘法器7a、7b和累加器9、10。该构成的其余部分是相同的。
移动平均滤波器电路9a、10a是确定预定的时间段期间的平均值的电路。因此,对于作为来自平方电路7、8的输出的值yp1(n)、yp2(n)来确定预定的过去的采样点处的平均值。通过设置最优数目的平均值采样点,可以使由系数计算电路14执行的最小二乘法的收敛时间最小化,并由此将实现与图9中的步长设置相对应的结果。
【第四实施例】
图11是根据第四实施例的ADC的电路图。在该ADC电路中,校正电路20具有位于图9的平方电路7、8和步长乘法器7a、8a之间的稳健性(robust)估计电路7b、8b。稳健性估计电路7b、8b是减少作为来自平方电路7、8的输出的、公式(21)和(22)中的信号yp1(n)、yp2(n)中的异常值(outlyingvalue)的影响的电路。公式(21)和(22)中的信号yp1(n)、yp2(n)是在理想值的上下振荡的值,但由于某种噪音等的影响,可能存在远远地位于在理想值的上下振荡的值之外的值。稳健性估计电路是一种减少这种异常值的平滑电路。
通过在减少了异常值的影响之后由累加器9、10确定累加值,可使平均值更接近于理想值。如果异常值的影响没有被减少,那么平均值就会稍微偏离理想值,因此估计的偏斜误差值Δt(n)是偏离理想值的值并且没有适当地去除偏斜误差。通过设置稳健性估计电路7b、8b,可以实现抑制这种异常值的影响的校正。
经历了稳健性校正的值在乘法器7a和8a中被乘以步长、由累加器9和10求平均、在平方根电路11和12中经历求根计算并在减法器13中被相减,以确定估计的偏斜误差值Δt(n)∝2b。此构成与图9中的相同。
【第五实施例】
图12是根据第五实施例的ADC的电路图。该ADC电路的校正电路20具有在减法器13和系数计算电路14之间的更新控制补偿电路16。更新控制补偿电路16在每个指定数目的采样时钟SCLK的周期时,例如在每50个采样点之后,更新作为来自减法器13的输出的估计的偏斜误差值Δt(n),并将此更新后的估计偏斜误差值Δt(n)输出到系数计算电路14,同时用复位信号RST复位累加器9、10。
更具体地说,更新控制补偿电路16将基于在系数wn已被设置给自适应滤波器15之后的指定数目的采样点期间在累加器9,10中被累加的来自乘法器7a、8a的输出的累加值而得到的估计的偏斜误差值Δt(n)更新为新的估计的偏斜误差值Δt(n)。系数计算电路14基于更新的估计的偏斜误差值Δt(n)确定新的系数wn,并将这个系数设置在自适应滤波器15中。因此,由于过去的估计的偏斜误差值Δt(n)造成的影响被消除,并且从已根据基于当前的估计偏斜误差值Δt(n)的系数被校正了的数字信号来确定下一估计偏斜误差值Δt(n)。因此,可减少使估计的偏斜误差值Δt(n)接近于零的过程中的过冲(overshoot)和下冲(undershoot),并从而通过将在每一个采样时钟周期处确定的估计的偏斜误差值Δt(n)输入到系数计算电路14中以确定新的系数wn来缩短用于该接近的时间。此外,通过选择合适的更新周期,还可以为乘法器7a、8a的步长设置合适大的值,并因此实现该接近时间的进一步减少。
【第六实施例】
图13是根据第六实施例的ADC的电路图。该ADC电路的校正电路20具有在平方电路7、8和累加器9、10之间设置的移动平均滤波器7c、8c,而且还包括更新控制补偿电路16。移动平均滤波器7c、8c确定预定数目的样本值的平均值。这个平均值由累加器9、10累加。移动平均值是一种类型的经平滑值,并具有与图11中的稳健性估值电路7b、8b进行的稳健性校正类似的行为和效果。通过对累加器9、10中的平滑值求平均,累加器9、10的输出是接近于理想值的值。
图13中的移动平均滤波器7c、8c设置对应于图11中的步长的值。通过利用步长来适当调整移动平均值的大小,可以缩短系数计算电路14中用于通过最小二乘法进行接近所占用的时间。
如上所述,根据以上描述的实施例的ADC,通过合成多个ADC通道的数字输出而得到的数字输出信号y(n)被计算,包括模拟输入信号分量的值a和图像信号分量的值b的值(a-b)和(a+b)被确定,这些值被做减法以去除模拟输入信号分量的值a,并提取图像信号分量的值b。基于图像信号分量的值b通过最小二乘法确定系数wn,并且这个系数被设置在自适应滤波器15中。通过重复进行图像信号分量的值b的计算以及系数wn的计算和设置,使图像信号分量接近于零。
因此,即使模拟输入信号A_IN的频率是fs/4(其为采样频率fs的1/4),也可以适当地将图像信号分量近似为零。
Claims (14)
1.一种通过以采样频率进行采样来将模拟输入信号转换成数字输出信号的模数转换器,包括:
N个模数转换器通道,每个模数转换器通道被配置为与采样时钟同步地将所述模拟输入信号转换成多个通道数字信号,所述采样时钟具有通过将采样频率N等分而获得的频率;
自适应滤波器,所述自适应滤波器被配置为对所述多个通道数字信号中的至少一个进行滤波;通道合成器,所述通道合成器被配置为对各自通过或者未通过所述自适应滤波器而从所述模数转换器通道输出的所述多个通道数字信号进行合成,并输出所述数字输出信号;
校正电路,所述校正电路被配置为根据所述数字输出信号生成所述自适应滤波器的系数并为将所述系数设置到所述自适应滤波器,其中
所述校正电路从所述数字输出信号中包含的模拟输入信号分量以及对应于N等分的采样时钟之间的偏斜误差的图像信号分量来提取所述图像信号分量的直流分量,并基于所述图像信号分量的直流分量生成所述自适应滤波器的系数从而使得所述图像信号分量的直流分量被抑制。
2.根据权利要求1所述的模数转换器,其中
所述校正电路包括:
移频电路,所述移频电路将所述数字输出信号的频率移动采样频率的N等分频率;
移相电路,所述移相电路将所述移频电路的输出的相位移动-π/2;
第一加法电路,所述第一加法电路将所述数字输出信号和所述移相电路的输出信号相加;
第一减法电路,所述第一减法电路从所述数字输出信号中减去所述移相电路的输出信号;
第一平方电路和第二平方电路,所述第一平方电路和所述第二平方电路分别对所述第一加法电路的输出和所述第一减法电路的输出求平方;
第一平均电路和第二平均电路,所述第一平均电路和所述第二平均电路分别对所述第一平方电路的输出和所述第二平方电路的输出求平均;
第一平方根电路和第二平方根电路,所述第一平方根电路和所述第二平方根电路分别计算所述第一平均电路的输出和所述第二平均电路的输出的平方根;
第二减法电路,所述第二减法电路通过将所述第一平方根电路的输出和所述第二平方根电路的输出相减来输出所述图像信号分量的直流分量;以及
系数计算电路,所述系数计算电路基于所述第二减法电路的减法输出来生成所述自适应滤波器的系数,从而抑制所述减法输出。
3.根据权利要求2所述的模数转换器,其中,所述第一平均电路和所述第二平均电路包括第一累加器和第二累加器,所述第一累加器和所述第二累加器分别累加所述第一平方电路和所述第二平方电路的输出。
4.根据权利要求3所述的模数转换器,其中
所述校正电路还包括第一步长乘法器和第二步长乘法器,所述第一步长乘法器和第二步长乘法器分别被设置在所述第一平方电路和所述第二平方电路与所述第一累加器和所述第二累加器之间,并且分别将所述第一平方电路和所述第二平方电路的输出乘以步长;以及
所述系数计算电路基于所述第二减法电路的减法输出通过最小二乘法来生成所述自适应滤波器的系数。
5.根据权利要求4所述的模数转换器,其中所述校正电路还包括稳健性校正电路,所述稳健性校正电路分别被设置在所述第一平方电路和所述第二平方电路与所述第一步长乘法器和所述第二步长乘法器之间,并对所述第一平方电路和所述第二平方电路的输出中具有大误差的值进行平均。
6.根据权利要求3或4所述的模数转换器,其中,所述校正电路还包括更新控制补偿电路,所述更新控制补偿电路针对每预定数目的采样来更新所述第二减法电路的所述减法输出,并通过针对每预定数目的采样复位所述第一累加器和第二累加器来清除累加值。
7.根据权利要求3所述的模数转换器,其中
所述校正电路还包括第一移动平均电路和第二移动平均电路,所述第一移动平均电路和所述第二移动平均电路分别被设置在所述第一平方电路和所述第二平方电路与所述第一累加器和所述第二累加器之间,并针对预定数目的采样分别计算所述第一平方电路的输出和所述第二平方电路的输出的移动平均值;以及
所述系数计算电路基于所述减法输出通过最小二乘法来生成所述自适应滤波器的系数。
8.根据权利要求7所述的模数转换器,其中,所述校正电路还包括更新控制补偿电路,所述更新控制补偿电路针对每预定数目的采样来更新所述第二减法电路的减法输出,并通过针对每预定数目的采样复位所述第一累加器和所述第二累加器以及所述第一移动平均电路和所述第二移动平均电路来清除累加值。
9.根据权利要求2所述的模数转换器,其中,所述第一平均电路和所述第二平均电路包括:第一移动平均电路和第二移动平均电路,所述第一移动平均电路和所述第二移动平均电路分别计算所述第一平方电路的输出和所述第二平方电路的输出的预定数目的样本的移动平均值;以及第一累加器和第二累加器,所述第一累加器和所述第二累加器分别累加所述第一移动平均电路和所述第二移动平均电路的移动平均值。
10.一种用于模数转换器的校正电路,所述模数转换器被配置为通过以采样频率进行采样来将模拟输入信号转换成数字输出信号,所述模数转换器具有
N个模数转换器通道,每个模数转换器通道被配置为与采样时钟同步地将所述模拟输入信号转换成多个通道数字信号,所述采样时钟具有通过将采样频率N等分而获得的频率;
自适应滤波器,所述自适应滤波器对所述多个通道数字信号中的至少一个进行滤波;以及
通道合成器,所述通道合成器被配置为对各自通过或者未通过所述自适应滤波器而从所述模数转换器通道输出的所述多个通道数字信号进行合成并输出所述数字输出信号,
其中,
所述校正电路包括:
第一计算器,所述第一计算器被配置为从所述数字输出信号中的模拟输入信号分量以及对应于N等分的采样时钟之间的偏斜误差的图像信号分量来提取所述图像信号分量的直流分量;以及
第二计算器,所述第二计算器被配置为基于所述图像信号分量的直流分量生成所述自适应滤波器的系数从而使得所述图像信号分量的直流分量被抑制。
11.根据权利要求10所述的校正电路,其中
所述校正电路包括:
移频电路,所述移频电路将所述数字输出信号的频率移动采样频率的N等分频率;
移相电路,所述移相电路将所述移频电路的输出的相位移动-π/2;
第一加法电路,所述第一加法电路将所述数字输出信号和所述移相电路的输出信号相加;
第一减法电路,所述第一减法电路从所述数字输出信号中减去所述移相电路的输出信号;
第一平方电路和第二平方电路,所述第一平方电路和所述第二平方电路分别对所述第一加法电路的输出和所述第一减法电路的输出求平方;
第一平均电路和第二平均电路,所述第一平均电路和所述第二平均电路分别对所述第一平方电路的输出和所述第二平方电路的输出求平均;
第一平方根电路和第二平方根电路,所述第一平方根电路和所述第二平方根电路分别计算所述第一平均电路的输出和所述第二平均电路的输出的平方根;
第二减法电路,所述第二减法电路通过将所述第一平方根电路的输出和所述第二平方根电路的输出相减来输出所述图像信号分量的直流分量;以及
系数计算电路,所述系数计算电路基于所述第二减法电路的减法输出来生成所述系数,从而抑制所述减法输出。
12.根据权利要求11所述的校正电路,还包括更新控制补偿电路,所述更新控制补偿电路针对每预定数目的采样来更新所述第二减法电路的所述减法输出,并通过针对每预定数目的采样复位分别包含于所述第一平均电路和所述第二平均电路的第一累加器和第二累加器来清除累加值。
13.一种用于模数转换器的校正方法,所述模数转换器通过以采样频率进行采样来将模拟输入信号转换成数字输出信号,所述模数转换器具有:
N个模数转换器通道,每个模数转换器通道被配置为与采样时钟同步地将所述模拟输入信号转换成多个通道数字信号,所述采样时钟具有通过将采样频率N等分而获得的频率;
自适应滤波器,所述自适应滤波器对所述多个通道数字信号中的至少一个进行滤波;以及
通道合成器,所述通道合成器被配置为对各自通过或者未通过所述自适应滤波器而从所述模数转换器通道输出的所述多个通道数字信号进行合成并输出所述数字输出信号,其中
所述方法包括:
从所述数字输出信号中包含的模拟输入信号分量以及对应于N等分的采样时钟之间的偏斜误差的图像信号分量来提取与所述图像信号分量的直流分量;
基于所述图像信号分量的直流分量生成所述自适应滤波器的系数从而使得所述图像信号分量的直流分量被抑制;以及
将所述系数设置在所述自适应滤波器中。
14.根据权利要求13所述的校正方法,其中
所述校正方法包括:
将所述数字输出信号的频率移动采样频率的N等分频率;
将经移频的信号的相位移动-π/2;
将所述数字输出信号和经移相的信号相加;
从所述数字输出信号中减去所述经移相的信号;
分别对在所述加法中得到的信号和在所述减法中得到的信号求平方;
分别对在所述平方中得到的信号求平均;
分别计算在所述平均中生成的信号的平方根;
将在所述平方根计算中生成的信号相减,从而生成所述图像信号分量的直流分量;以及
基于在所述减法中生成的直流分量来生成所述系数,从而抑制所述直流分量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011166625A JP5742556B2 (ja) | 2011-07-29 | 2011-07-29 | Adc |
JP2011-166625 | 2011-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102904574A CN102904574A (zh) | 2013-01-30 |
CN102904574B true CN102904574B (zh) | 2016-01-13 |
Family
ID=47576644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210236075.0A Active CN102904574B (zh) | 2011-07-29 | 2012-07-05 | 模数转换器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8860591B2 (zh) |
JP (1) | JP5742556B2 (zh) |
KR (1) | KR101447777B1 (zh) |
CN (1) | CN102904574B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9900019B1 (en) | 2017-01-10 | 2018-02-20 | Realtek Semiconductor Corporation | Calibration circuit and calibration method for time-interleaved analog-to-digital converter |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7952502B2 (en) * | 2008-08-29 | 2011-05-31 | Broadcom Corporation | Imbalance and distortion cancellation for composite analog to digital converter (ADC) |
US8482445B1 (en) * | 2011-07-22 | 2013-07-09 | Fredric J. Harris | Time-interleaved analog-to-digital converter |
JP5835031B2 (ja) * | 2012-03-13 | 2015-12-24 | 株式会社ソシオネクスト | アナログデジタル変換器(adc),その補正回路およびその補正方法 |
CN104253612B (zh) * | 2013-06-25 | 2017-09-19 | 瑞昱半导体股份有限公司 | 估算时间交错模数转换器之间的取样延迟误差方法与装置 |
JP6481307B2 (ja) * | 2014-09-24 | 2019-03-13 | 株式会社ソシオネクスト | アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法 |
KR101659402B1 (ko) * | 2014-12-19 | 2016-09-26 | 한국표준과학연구원 | 다중 채널 아날로그-디지털 변환기의 채널 응답 측정 방법 및 채널 왜곡 보상 방법 |
JP6650227B2 (ja) * | 2015-06-30 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | Ad変換器、ad変換方法 |
US9692441B2 (en) * | 2015-06-30 | 2017-06-27 | Renesas Electronics Corporation | AD converter and AD conversion method |
US10254160B2 (en) * | 2016-05-16 | 2019-04-09 | Apple Inc. | Color ambient light sensor circuitry for electronic devices |
CN108322217B (zh) * | 2017-01-17 | 2021-03-09 | 瑞昱半导体股份有限公司 | 用于时间交错式模拟数字转换器的校正电路与校正方法 |
US10291247B1 (en) * | 2018-03-07 | 2019-05-14 | Xilinx, Inc. | Chopping switch time-skew calibration in time-interleaved analog-to-digital converters |
CN108540132B (zh) * | 2018-04-12 | 2021-08-27 | 中国电子科技集团公司第三十八研究所 | 一种降采样率可调的自适应数字后台校准电路及方法 |
US11476857B2 (en) * | 2019-10-25 | 2022-10-18 | Texas Instruments Incorporated | Interleaving errors sources and their correction for RF DACs |
CN112600558A (zh) * | 2020-12-22 | 2021-04-02 | 江苏金帆电源科技有限公司 | 一种模数转换的线性度校正方法和装置 |
TWI778590B (zh) * | 2021-04-21 | 2022-09-21 | 創意電子股份有限公司 | 類比數位轉換器裝置與校正電路控制方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101416394A (zh) * | 2006-03-31 | 2009-04-22 | Nxp股份有限公司 | 用于a/d转换器的校准电路和方法 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04326869A (ja) * | 1991-04-26 | 1992-11-16 | Fujitsu General Ltd | 波形等化回路 |
US20010026578A1 (en) | 1994-12-19 | 2001-10-04 | Takeshi Ando | Code division multiple access transmitter and receiver |
JP2655116B2 (ja) | 1994-12-19 | 1997-09-17 | 日本電気株式会社 | Cdma送受信機 |
JP3504071B2 (ja) | 1996-06-27 | 2004-03-08 | 松下電器産業株式会社 | ダイレクトコンバージョン受信機 |
US6154158A (en) * | 1998-06-30 | 2000-11-28 | Qualcomm Incorporated | Digital-to-analog converter D.C. offset correction comparing converter input and output signals |
US6690311B2 (en) * | 1998-11-20 | 2004-02-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptively calibrating analog-to-digital conversion with correction table indexing |
US7245638B2 (en) * | 2000-07-21 | 2007-07-17 | Broadcom Corporation | Methods and systems for DSP-based receivers |
JP4560187B2 (ja) * | 2000-08-30 | 2010-10-13 | 株式会社アドバンテスト | インターリーブad変換方式波形ディジタイザ装置 |
US6339390B1 (en) * | 2000-10-04 | 2002-01-15 | Scott R. Velazquez | Adaptive parallel processing analog and digital converter |
US6473013B1 (en) * | 2001-06-20 | 2002-10-29 | Scott R. Velazquez | Parallel processing analog and digital converter |
JP3752237B2 (ja) * | 2003-04-25 | 2006-03-08 | アンリツ株式会社 | A/d変換装置 |
JP4544915B2 (ja) * | 2004-06-03 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 受信装置及びアナログ・ディジタル変換装置 |
US7312734B2 (en) * | 2005-02-07 | 2007-12-25 | Analog Devices, Inc. | Calibratable analog-to-digital converter system |
US7119724B1 (en) * | 2005-05-25 | 2006-10-10 | Advantest Corporation | Analog digital converter and program therefor |
JP4593430B2 (ja) * | 2005-10-07 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 受信機 |
JP4774953B2 (ja) * | 2005-11-28 | 2011-09-21 | 株式会社日立製作所 | 時間インターリーブad変換器 |
FR2896109B1 (fr) * | 2006-01-06 | 2008-06-20 | Thales Sa | Dispositif de conversion analogique numerique a entrelacement temporel et a egalisation auto adaptative. |
US7250885B1 (en) * | 2006-04-03 | 2007-07-31 | Analog Devices, Inc. | System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter |
US7602321B2 (en) * | 2006-09-29 | 2009-10-13 | Optichron, Inc. | Adaptive composite analog to digital converter |
KR101158177B1 (ko) * | 2007-03-16 | 2012-06-19 | 후지쯔 가부시끼가이샤 | 확산 스위치를 갖는 샘플홀드 회로 및 그것을 이용한 아날로그-디지털 컨버터 |
US7940198B1 (en) * | 2008-04-30 | 2011-05-10 | V Corp Technologies, Inc. | Amplifier linearizer |
JP5189828B2 (ja) * | 2007-11-20 | 2013-04-24 | 株式会社日立製作所 | アナログデジタル変換器チップおよびそれを用いたrf−icチップ |
JP5189837B2 (ja) * | 2007-12-27 | 2013-04-24 | 株式会社日立製作所 | アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器 |
US7952502B2 (en) * | 2008-08-29 | 2011-05-31 | Broadcom Corporation | Imbalance and distortion cancellation for composite analog to digital converter (ADC) |
US7932849B2 (en) * | 2008-12-24 | 2011-04-26 | Mediatek Inc. | Method for achieving high-speed analog-to-digital conversion without degrading accuracy, and associated apparatus |
US7839323B2 (en) * | 2008-12-29 | 2010-11-23 | Intersil Americas, Inc. | Error estimation and correction in a two-channel time-interleaved analog-to-digital converter |
US8564462B2 (en) * | 2010-09-08 | 2013-10-22 | Broadcom Corporation | Digital correction techniques for data converters |
-
2011
- 2011-07-29 JP JP2011166625A patent/JP5742556B2/ja active Active
-
2012
- 2012-05-31 US US13/485,771 patent/US8860591B2/en active Active
- 2012-07-02 KR KR1020120071605A patent/KR101447777B1/ko active IP Right Grant
- 2012-07-05 CN CN201210236075.0A patent/CN102904574B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101416394A (zh) * | 2006-03-31 | 2009-04-22 | Nxp股份有限公司 | 用于a/d转换器的校准电路和方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9900019B1 (en) | 2017-01-10 | 2018-02-20 | Realtek Semiconductor Corporation | Calibration circuit and calibration method for time-interleaved analog-to-digital converter |
TWI625941B (zh) * | 2017-01-10 | 2018-06-01 | 瑞昱半導體股份有限公司 | 用於時間交錯式類比數位轉換器之校正電路與校正方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5742556B2 (ja) | 2015-07-01 |
CN102904574A (zh) | 2013-01-30 |
US8860591B2 (en) | 2014-10-14 |
US20130027233A1 (en) | 2013-01-31 |
JP2013031055A (ja) | 2013-02-07 |
KR20130014352A (ko) | 2013-02-07 |
KR101447777B1 (ko) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102904574B (zh) | 模数转换器 | |
JP5835031B2 (ja) | アナログデジタル変換器(adc),その補正回路およびその補正方法 | |
US8836550B2 (en) | System and method for digitally correcting mismatches in multipath ADCs | |
JP5142342B2 (ja) | Ad変換回路 | |
US7839323B2 (en) | Error estimation and correction in a two-channel time-interleaved analog-to-digital converter | |
KR101838298B1 (ko) | 타임인터리빙된 아날로그디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법 | |
JP5095007B2 (ja) | アナログデジタル変換器および半導体集積回路装置 | |
JP5078045B2 (ja) | 信号をデジタル化する装置及び方法 | |
US20080291064A1 (en) | Estimation of Timing Errors in a Time-Interleaved Analog to Digital Converter System | |
JP4451486B2 (ja) | アナログ/デジタル変換装置およびデジタル/アナログ変換装置 | |
JP2011223570A5 (zh) | ||
US12009830B2 (en) | Timing skew mismatch calibration for time interleaved analog to digital converters | |
JP5286420B2 (ja) | アナログデジタル変換器およびそれを用いた半導体集積回路装置 | |
Salib et al. | A low-complexity correlation-based time skew estimation technique for time-interleaved SAR ADCs | |
KR101691367B1 (ko) | M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치 | |
JP7503100B2 (ja) | 位相ノイズ影響除去用の補正システムとそれを含むアナログ・デジタル変換装置 | |
Zelinskaya et al. | CORRECTION ALGORITHM OF DEPLOYED FUNCTION OF A SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER IN ALTERNATING WEIGHTING FUNCTION IMPLEMENTATION | |
JP2007309897A (ja) | ディジタルフィルタ、電子式電力量計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150601 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20150601 Address after: Kanagawa Applicant after: Co., Ltd. Suo Si future Address before: Kanagawa Applicant before: Fujitsu Semiconductor Co., Ltd. |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |