JP6650227B2 - Ad変換器、ad変換方法 - Google Patents
Ad変換器、ad変換方法 Download PDFInfo
- Publication number
- JP6650227B2 JP6650227B2 JP2015159767A JP2015159767A JP6650227B2 JP 6650227 B2 JP6650227 B2 JP 6650227B2 JP 2015159767 A JP2015159767 A JP 2015159767A JP 2015159767 A JP2015159767 A JP 2015159767A JP 6650227 B2 JP6650227 B2 JP 6650227B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- successive approximation
- conversion
- converter
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
実施の形態1に係るAD変換器について、図1、2を参照して説明する。図1は、実施の形態1に係るAD変換器1の構成を示す図である。図2は、図1のAD変換器1の構成を詳細に示す図である。AD変換器1は、アナログ信号のサンプリング処理と逐次比較処理とを行って、AD変換処理を実行し、AD変換結果を出力する。
実施の形態2に係るAD変換器について図7、8を参照して説明する。図7は、実施の形態2にかかるAD変換器2を搭載した半導体装置100の構成例を示す図である。図8は、図7のAD変換器2の構成を詳細に示す図である。実施の形態2において、実施の形態1と異なる点は、AD変換器2が複数のチャンネルにそれぞれ対応した複数のREFレジスタ70を有している点である。
実施の形態3に係るAD変換器について図9を参照して説明する。図9は、実施の形態3にかかるAD変換器3の構成を示す図である。実施の形態3において、実施の形態2と異なる点は、複数のチャンネルにそれぞれ対応した複数のREFレジスタ70に外部よりAD変換結果の期待値を入力することが可能な点である。
なお、上述の実施の形態では、DA変換器10、REF生成回路20が容量DACである例について説明したが、抵抗DACでもよいし、容量DACと抵抗DACの組合せでもよいし、いかなる構成でも構わない。また、実施の形態では、シングルエンド入力方式の例について説明したが、差動入力方式であっても構わない。
2 AD変換器
3 AD変換器
10 DA変換器
20 REF生成回路
30 コンパレータ
40 SAR処理部
41 SARレジスタ
50 ADC−CTL
60 演算回路
70 REFレジスタ
80 REF制御回路
90 マルチプレクサ
100 半導体装置
110 ロジックコア部
AIN アナログ入力信号
ADOUT AD変換結果
AVRTC ハイ側参照電圧
AVRBC ロウ側参照電圧
COUT 逐次比較結果
ECODE コード値
VCM1 比較用電圧
VCM2 基準電圧
SW1 スイッチ
SW2 スイッチ
SW3 スイッチ
Claims (12)
- アナログ信号のサンプリング処理と逐次比較処理とを行って、AD変換処理を実行し、AD変換結果を出力する逐次比較型のAD変換器であって、
前記アナログ信号をサンプリングしたサンプリング値と、逐次比較制御信号とに基づいて比較用電圧を生成するDA変換器と、
前記逐次比較処理に使用する基準電圧を生成する基準電圧生成回路と、
前記比較用電圧と前記基準電圧とを比較して、逐次比較結果を出力するコンパレータと、
前記逐次比較結果に基づいて、前記逐次比較制御信号を生成する逐次比較処理部と、
前記AD変換処理の期待値を記憶する記憶部と、を備え、
前記基準電圧生成回路は、前記記憶部に記憶された前記期待値に基づいて前記基準電圧を生成し、
複数のチャンネルにそれぞれ対応した複数の前記記憶部を備え、
前記基準電圧生成回路は、複数の前記チャンネルの一つの前記AD変換処理を行うときに、当該チャンネルに対応する複数の前記記憶部の一つを参照して前記基準電圧を生成する、
AD変換器。 - 複数の前記記憶部は、各チャンネルのAD変換結果をそれぞれ記憶し、
前記基準電圧生成回路は、次のAD変換処理を行うときに、前記記憶部に記憶された前記AD変換結果を前記基準電圧として用いる、
請求項1に記載のAD変換器。 - アナログ信号のサンプリング処理と逐次比較処理とを行って、AD変換処理を実行し、AD変換結果を出力する逐次比較型のAD変換器であって、
前記アナログ信号をサンプリングしたサンプリング値と、逐次比較制御信号とに基づいて比較用電圧を生成するDA変換器と、
前記逐次比較処理に使用する基準電圧を生成する基準電圧生成回路と、
前記比較用電圧と前記基準電圧とを比較して、逐次比較結果を出力するコンパレータと、
前記逐次比較結果に基づいて、前記逐次比較制御信号を生成する逐次比較処理部と、
前記AD変換処理の期待値を記憶する記憶部と、を備え、
前記基準電圧生成回路は、前記記憶部に記憶された前記期待値に基づいて前記基準電圧を生成し、
前記アナログ信号は、DC信号又はサンプリング周波数の1/4以下のAC信号である、
AD変換器。 - アナログ信号のサンプリング処理と逐次比較処理とを行って、AD変換処理を実行し、AD変換結果を出力する逐次比較型のAD変換器であって、
前記アナログ信号をサンプリングしたサンプリング値と、逐次比較制御信号とに基づいて比較用電圧を生成するDA変換器と、
前記逐次比較処理に使用する基準電圧を生成する基準電圧生成回路と、
前記比較用電圧と前記基準電圧とを比較して、逐次比較結果を出力するコンパレータと、
前記逐次比較結果に基づいて、前記逐次比較制御信号を生成する逐次比較処理部と、
前記AD変換処理の期待値を記憶する記憶部と、を備え、
前記基準電圧生成回路は、前記記憶部に記憶された前記期待値に基づいて前記基準電圧を生成し、
前記基準電圧生成回路は、アナログ入力信号AINに応じて、前記記憶部に記憶された前記期待値に基づく前記基準電圧の生成を停止する、
AD変換器。 - 前記AD変換器は、連続して複数回の前記AD変換処理を行い、
N(Nは2以上の整数)回目の前記AD変換処理を行うときに、前記記憶部は、前記期待値として、N−1回目の前記AD変換処理の前記AD変換結果を記憶し、
前記基準電圧生成回路は、前記N−1回目の前記AD変換結果を前記基準電圧として用いる、
請求項1〜4のいずれか1項に記載のAD変換器。 - 前記AD変換器は、連続して複数回の前記AD変換処理を行い、
N(Nは2以上の整数)回目の前記AD変換処理を行うときに、前記記憶部は、前記期待値として、N−1回目よりも前の前記AD変換処理の前記AD変換結果を記憶し、
前記基準電圧生成回路は、前記N−1回目よりも前の前記AD変換結果を前記基準電圧として用いる、
請求項1〜4のいずれか1項に記載のAD変換器。 - 前記AD変換器は、連続して複数回の前記AD変換処理を行い、
N(Nは2以上の整数)回目の前記AD変換処理を行うときに、前記記憶部は、前記期待値として、N−1回目以前の前記AD変換処理の複数の前記AD変換結果を記憶し、
前記基準電圧生成回路は、前記N−1回目以前の複数の前記AD変換結果に基づく演算処理結果を前記基準電圧として用いる、
請求項1〜4のいずれか1項に記載のAD変換器。 - 前記記憶部に記憶される前記期待値は、前記AD変換処理毎に更新される、
請求項1〜4のいずれか1項に記載のAD変換器。 - 前記基準電圧生成回路は、前記AD変換処理毎に前記基準電圧を更新する、
請求項1〜4のいずれか1項に記載のAD変換器。 - 前記DA変換器は、複数の第1単位容量を有し、
前記DA変換器を構成する複数の前記第1単位容量の各々の一端を前記逐次比較制御信号に基づいてハイ側参照電圧またはロウ側参照電圧と接続して前記比較用電圧を生成し、
前記基準電圧生成回路は、前記DA変換器を構成する複数の前記第1単位容量と同数の複数の第2単位容量を有し、
前記基準電圧生成回路を構成する複数の前記第2単位容量の各々の一端を前記期待値に基づいてハイ側参照電圧またはロウ側参照電圧と接続して前記基準電圧を生成し、
複数の前記DA変換器を構成する前記第1単位容量の容量値と、複数の前記基準電圧生成回路を構成する前記第2単位容量の容量値とが等しい、
請求項1〜4のいずれか1項に記載のAD変換器。 - アナログ信号のサンプリング処理と逐次比較処理とを行って、AD変換処理を実行し、AD変換結果を出力する逐次比較型のAD変換方法であって、
前記アナログ信号をサンプリングしたサンプリング値と、逐次比較制御信号とに基づいて比較用電圧を生成し、
前記AD変換処理の期待値に基づいて前記逐次比較処理に使用する基準電圧を生成し、
前記比較用電圧と前記基準電圧とを比較して、逐次比較結果を出力し、
前記逐次比較結果に基づいて、前記逐次比較制御信号を生成し、
前記アナログ信号は、DC信号又はサンプリング周波数の1/4以下のAC信号である、
AD変換方法。 - 連続して複数回の前記AD変換処理を行い、
N(Nは2以上の整数)回目の前記AD変換処理を行うときに、前記期待値として、N−1回目の前記AD変換処理の前記AD変換結果を記憶し、
前記N−1回目の前記AD変換結果を前記基準電圧として用いる、
請求項11に記載のAD変換方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/137,233 US9692441B2 (en) | 2015-06-30 | 2016-04-25 | AD converter and AD conversion method |
US15/603,858 US9912347B2 (en) | 2015-06-30 | 2017-05-24 | Ad converter and ad conversion method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015130765 | 2015-06-30 | ||
JP2015130765 | 2015-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017017665A JP2017017665A (ja) | 2017-01-19 |
JP6650227B2 true JP6650227B2 (ja) | 2020-02-19 |
Family
ID=57829401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015159767A Active JP6650227B2 (ja) | 2015-06-30 | 2015-08-13 | Ad変換器、ad変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6650227B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7200476B2 (ja) * | 2017-12-28 | 2023-01-10 | セイコーエプソン株式会社 | 回路装置、振動デバイス、電子機器及び移動体 |
JP7077617B2 (ja) * | 2017-12-28 | 2022-05-31 | セイコーエプソン株式会社 | 回路装置、振動デバイス、電子機器及び移動体 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0828663B2 (ja) * | 1989-11-16 | 1996-03-21 | 三菱電機株式会社 | アナログ―ディジタル変換器 |
US5684487A (en) * | 1995-06-05 | 1997-11-04 | Analog Devices, Incorporated | A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs |
US6809674B1 (en) * | 2003-10-15 | 2004-10-26 | Lattice Semiconductor Corporation | Analog-to-digital converters |
JP4690105B2 (ja) * | 2005-04-26 | 2011-06-01 | パナソニック株式会社 | 逐次比較型a/dコンバータ |
WO2010128541A1 (ja) * | 2009-05-07 | 2010-11-11 | パナソニック株式会社 | 逐次比較型a/d変換装置 |
JP5589780B2 (ja) * | 2010-11-08 | 2014-09-17 | セイコーエプソン株式会社 | A/d変換回路、電子機器及びa/d変換方法 |
JP5742556B2 (ja) * | 2011-07-29 | 2015-07-01 | 富士通セミコンダクター株式会社 | Adc |
-
2015
- 2015-08-13 JP JP2015159767A patent/JP6650227B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017017665A (ja) | 2017-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101716931B1 (ko) | Adc 교정 | |
US9559716B1 (en) | AD converter, AD convert apparatus, and AD convert method | |
EP3059867B1 (en) | Circuit and method for dac mismatch error detection and correction in an adc | |
US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
US9059730B2 (en) | Pipelined successive approximation analog-to-digital converter | |
US20150381192A1 (en) | Semiconductor device | |
US10128861B2 (en) | Analog to digital conversion circuit | |
JP2010035140A (ja) | アナログデジタル変換器 | |
US20160142068A1 (en) | Analog-to-digital converter | |
US9509327B2 (en) | A/D converter and A/D converter calibrating method | |
US7821436B2 (en) | System and method for reducing power dissipation in an analog to digital converter | |
KR20110083482A (ko) | Ad 변환 장치 및 제어 방법 | |
JP6650788B2 (ja) | 半導体装置 | |
JP6650227B2 (ja) | Ad変換器、ad変換方法 | |
US9806728B1 (en) | Amplifier circuit | |
CN115833835A (zh) | 一种逐次逼近型模数转换器、过采样方法及装置 | |
US9912347B2 (en) | Ad converter and ad conversion method | |
US8836549B2 (en) | Use of logic circuit embedded into comparator for foreground offset cancellation | |
JP6225240B2 (ja) | 集積回路 | |
JP2020107985A (ja) | アナログデジタル変換回路及びその信号変換方法 | |
US20230147156A1 (en) | Semiconductor device, analog-to-digital converter and analog-to-digital converting method | |
US10511318B2 (en) | Digital background calibration circuit | |
JP5458075B2 (ja) | パイプライン型a/dコンバータ | |
JP2014103438A (ja) | Adコンバータ | |
JP2002050964A (ja) | Adコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6650227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |