TWI625941B - 用於時間交錯式類比數位轉換器之校正電路與校正方法 - Google Patents

用於時間交錯式類比數位轉換器之校正電路與校正方法 Download PDF

Info

Publication number
TWI625941B
TWI625941B TW106100750A TW106100750A TWI625941B TW I625941 B TWI625941 B TW I625941B TW 106100750 A TW106100750 A TW 106100750A TW 106100750 A TW106100750 A TW 106100750A TW I625941 B TWI625941 B TW I625941B
Authority
TW
Taiwan
Prior art keywords
signal
interference signal
frequency
circuit
image interference
Prior art date
Application number
TW106100750A
Other languages
English (en)
Other versions
TW201826719A (zh
Inventor
張元碩
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106100750A priority Critical patent/TWI625941B/zh
Priority to US15/719,523 priority patent/US9900019B1/en
Application granted granted Critical
Publication of TWI625941B publication Critical patent/TWI625941B/zh
Publication of TW201826719A publication Critical patent/TW201826719A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種校正電路包含濾波電路與計算電路。濾波電路用以接收第一訊號並將第一訊號進行訊號重建以產生第二訊號。第一訊號包含鏡像干擾訊號，第二訊號包含重建鏡像干擾訊號。重建鏡像干擾訊號之頻率與鏡像干擾訊號之頻率相同。計算電路用以根據第二訊號以消除第一訊號之鏡像干擾訊號。

Description

用於時間交錯式類比數位轉換器之校正 電路與校正方法
本案是關於一種校正技術，且特別是關於一種用於時間交錯式類比數位轉換器之校正電路與校正方法。
於高速資料擷取的應用當中，時間交錯式類比數位轉換器(Time-interleaved analog-to-digital converter，TI ADC)是具有競爭力的技術。然而，可能由於製程的變異性，導致時間交錯式類比數位轉換器的通道彼此不匹配(例如增益不匹配(gain mismatch)、偏移不匹配(offset mismatch)、取樣時間的偏差(sample-time errors)與頻寬不匹配(bandwidth mismatch))，進而造成取樣資料失真並降低時間交錯式類比數位轉換器的整體效能。
本案之一態樣是提供一種校正電路，用於時間交錯式類比數位轉換器。校正電路包含濾波電路與計算電路。濾波電路用以接收第一訊號並將第一訊號進行訊號重建以產生第二訊號。第一訊號包含鏡像干擾訊號，第二訊號包含重建鏡像干擾訊號。重建鏡像干擾訊號之頻率與鏡像干擾訊號之頻率相同。計算電路用以根據第二訊號以消除第一訊號之鏡像干擾訊號。
本案之次一態樣是提供一種校正方法，用於時間交錯式類比數位轉換器。校正方法包含以下步驟。藉由濾波電路將第一訊號之干擾訊號進行訊號重建以產生第二訊號之重建鏡像干擾訊號。第一訊號包含鏡像干擾訊號。重建鏡像干擾訊號之頻率與鏡像干擾訊號之頻率相同。藉由計算電路根據第二訊號之重建鏡像干擾訊號以消除第一訊號之鏡像干擾訊號。
綜上所述，本案的目的在於由於改善時間交錯式類比數位轉換器的取樣資料失真問題。本案提供的校正電路與校正方法可有效消除由於時間交錯式類比數位轉換器的通道不匹配造成的鏡像干擾訊號，因此改善取樣資料的失真問題並提升時間交錯式類比數位轉換器效能。
100、300、400、500‧‧‧校正電路
110、310、440、540‧‧‧濾波電路
112、442‧‧‧頻率位移器
114、444‧‧‧訊號重建濾波器
120、320‧‧‧計算電路
130、430‧‧‧補償電路
MUX1、MUX2‧‧‧多工器
ADC1、ADC2、ADC3、ADC4‧‧‧類比數位轉換器
D1、D2、D1’、D2’‧‧‧資料
A、B、C、D‧‧‧節點
Sig1、Sig2、x(t)‧‧‧訊號
211、212‧‧‧干擾訊號
213、214‧‧‧鏡像干擾訊號
221、222‧‧‧位移干擾訊號
223、224‧‧‧位移鏡像干擾訊號
231、232‧‧‧重建鏡像干擾訊號
233、234‧‧‧重建干擾訊號
251、252‧‧‧校正後的干擾訊號
600‧‧‧校正方法
S602~S604‧‧‧步驟
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係根據本案一實施例繪示之校正電路的示意圖； 第2A~2D圖係根據本案一實施例繪示之頻譜示意圖；第3圖係根據本案一實施例繪示之校正電路的示意圖；第4圖係根據本案一實施例繪示之校正電路的示意圖；第5圖係根據本案一實施例繪示之校正電路的示意圖；以及第6圖係說明本案一實施例之校正方法流程圖。
以下揭示提供許多不同實施例或例證用以實施本發明的特徵。本揭示在不同例證中可能重複引用數字符號且/或字母，這些重複皆為了簡化及闡述，其本身並未指定以下討論中不同實施例且/或配置之間的關係。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『耦接』或『連接』還可指二或多個元件元件相互操作或動作。
參閱第1圖，第1圖係根據本案一實施例繪示之校正電路100的示意圖。校正電路100包含濾波電路110與計算電路120。為了方便，本實施例以兩個通道的時間交錯式類比數位轉換器(Time-interleaved analog-to-digital converter，TI ADC)進行說明，然而本案不以此為限。
如第1圖所示，頻率為fin的訊號x(t)輸入時間交錯式類比數位轉換器，透過多工器MUX1切換至類比數位轉換器ADC1、ADC2以分別產生取樣資料D1、D2。須說 明的是，若類比數位轉換器ADC1、ADC2的取樣頻率均為fs/2(例如80MHz)，則時間交錯式類比數位轉換器的取樣頻率則為fs(例如160MHz)。
在一些實施例中，訊號x(t)亦可稱為測試訊號，測試訊號用以模擬干擾訊號。
如前述，由於製程差異造成的通道不匹配可能導致取樣資料D1、D2失真。因此，補償電路130可對取樣資料進行補償(例如偏移(offset)補償、增益補償、取樣時間補償)以產生資料D1’、D2’，而多工器MUX2於是根據資料D1’、D2’產生第一訊號Sig1。須說明的是，由於時間交錯式類比數位轉換器的非理想效應中包含有與頻率相關的鏡像干擾訊號，因此透過補償電路130補償的第一訊號Sig1仍可能有鏡像干擾訊號。
請參閱第2A~2D圖，第2A~2D圖係根據本案一實施例繪示之頻譜示意圖。第一訊號Sig1(亦即節點A)的頻譜如第2A圖所示。干擾訊號211、212分別位於頻率fin、-fin上，而鏡像干擾訊號213、214則位於頻率fin-fs/2與-fin+fs/2上，並且位於內頻帶-fs/4至fs/4之內。因此，鏡像干擾訊號213、214難以藉由數位濾波器除去。濾波電路110用以接收第一訊號Sig1，並將第一訊號Sig1進行訊號重建以產生第二訊號Sig2。如第2C圖所示，第二訊號Sig2包含頻率fin-fs/2與-fin+fs/2的重建鏡像干擾訊號231、232。
於一實施例中，濾波電路110包含頻率位移器 112與訊號重建濾波器114。頻率位移器112用以將干擾訊號211、212的頻率(即頻率fin與-fin)位移至鏡像干擾訊號213、214的頻率(即頻率fin-fs/2與-fin+fs/2)以產生位移干擾訊號221、222，如第2B圖所示。換言之，頻率位移器112將第一訊號Sig1的頻率位移fs/2以產生節點B的訊號。
接著，訊號重建濾波器114用以根據鏡像干擾訊號213、214及位移干擾訊號221、222以產生第二訊號Sig2。具體而言，濾波電路110的訊號重建濾波器114更用以將位移干擾訊號221、222的振幅與相位調整為鏡像干擾訊號213、214的振幅與相位以產生第2C圖的第二訊號Sig2。換言之，訊號重建濾波器114將節點B的位移干擾訊號221、222與位移鏡像干擾訊號223、224(如第2B圖所示)分別調整為節點C的重建鏡像干擾訊號231、232與重建干擾訊號233、234(如第2C圖所示)。須說明的是，節點C的重建鏡像干擾訊號231、232振幅、相位與節點A的鏡像干擾訊號213、214振幅、相位相同。
計算電路120(例如消除器)用以根據第二訊號Sig2的重建鏡像干擾訊號231、232以消除第一訊號Sig1的鏡像干擾訊號213、214。如第2D圖所示，節點D訊號的非理想效應只有校正後的干擾訊號251、252，而沒有任何鏡像干擾訊號。由於校正後的干擾訊號251、252位於內頻帶-fs/4至fs/4之外，因此可透過濾波器(例如數位濾波器)去除。
如此一來，本案的校正電路100可去除補償電 路難以補償的鏡像干擾頻率213、214，因此改善取樣資料的失真情形，進而提升時間交錯式類比數位轉換器的效能。
於一實施例中，上述訊號重建濾波器114更用以透過將位移後的第一訊號Sig1通過時域的濾波器係數{a0,a1,a2,a3,...,an}進行訊號重建以產生第二訊號Sig2。透過對測試訊號x1(t)~xn(t)進行頻率位移與快速傅立葉轉換(fast Fourier transform，FFT)以產生第一中間訊號Xm1~Xmn，並且透過對測試訊號x1(t)~xn(t)進行快速傅立葉轉換以產生第二中間訊號Ym1~Ymn。時域濾波器係數{a0,a1,a2,a3,...,an}是透過將第一中間訊號Xm1~Xmn與第二中間訊號Ym1~Ymn相除，並進行快速傅立葉逆轉換(inverse fast Fourier transform，IFFT)而產生。具體而言，單一頻率的測試訊號x1(t)以第一訊號Sig1為例，第一訊號Sig1的干擾訊號211、212的頻率位移至鏡像干擾訊號213、214的頻率(亦即頻率fin-fs/2與-fin+fs/2)上以產生位移干擾訊號221、222。接著，位移干擾訊號221、222經由單點快速傅立葉轉換產生頻域的位移干擾訊號Xm1，鏡像干擾訊號213、214經由單點快速傅立葉轉換產生頻域的鏡像干擾訊號Ym1。頻域的位移干擾訊號Xm1、頻域的鏡像干擾訊號Ym1相除後產生頻域的濾波器係數Hm1(亦即Hm1=Ym1/Xm1)。須說明的是，頻域的濾波器係數Hm1對應單一頻率的訊號x1(t)。為了產生時域的濾波器係數{a0,a1,a2,a3,...,an}，將多個不同頻率f1~fn的訊號x1(t)~xn(t)依上述方式產生頻域的濾波器係 數Hm1~Hmn，接著將頻域的濾波器係數Hm1~Hmn進行快速傅立葉逆轉換以產生時域的濾波器係數{a0,a1,a2,a3,...,an}。
如此一來，訊號重建濾波器114可根據濾波器係數{a0,a1,a2,a3,...,an}將位移干擾訊號221、222重建為第二訊號Sig2的重建鏡像干擾訊號231、232，並且將位移鏡像干擾訊號223、224重建為第二訊號Sig2的重建干擾訊號233、234。重建鏡像干擾訊號231、232與鏡像干擾訊號213、214的振幅與相位均相同。因此，計算電路120(例如消除器)更用以將第一訊號Sig1與第二訊號Sig2相減以消除第一訊號Sig1的鏡像干擾訊號213、214。
於另一實施例中，可改變前述濾波器係數{a0,a1,a2,a3,...,an}以省略頻率位移器112，請參閱第3圖。第3圖係根據本案一實施例繪示之校正電路300的示意圖。第3圖的校正電路300包含濾波電路310與計算電路320。為了方便，本實施例以兩個通道的時間交錯式類比數位轉換器進行說明，然而本案不以此為限。
濾波電路310可包含訊號重建濾波器。由於上述頻率位移fs/2可透過將濾波器係數{a0,a1,a2,a3,...,an}乘以{+1,-1}的循環序列來實現，因此濾波電路310透過將第一訊號Sig1通過濾波器係數{a0,-a1,a2,-a3,...,an}進行訊號重建以產生第二訊號Sig2，而無須頻率位移器。
計算電路320(例如加法器)用以將第一訊號Sig1與第二訊號Sig2相減以消除第一訊號Sig1的鏡像干擾 訊號213、214。如第2D圖所示，節點D的非理想效應僅有校正後的干擾訊號251、252，而沒有鏡像干擾訊號。由於校正後的干擾訊號251、252位於內頻帶-fs/4至fs/4之外，因此可透過濾波器(例如數位濾波器)去除。
本案的校正電路亦適用於不同通道數的時間交錯式類比數位轉換器。以四個通道的時間交錯式類比數位轉換器為例，如第4圖所示，每個類比數位轉換器ADC1~ADC4的取樣頻率為fs/4，則第4圖的時間交錯式類比數位轉換器取樣頻率為fs。須說明的是，經過補償電路430補償的第一訊號Sig1仍可能存在頻率為fin-fs/2、-fin+fs/2、fin-fs/4與-fin+fs/4的鏡像干擾訊號。因此，相較於兩個通道的時間交錯式類比數位轉換器，四個通道的時間交錯式類比數位轉換器額外有頻率為fin-fs/4與-fin+fs/4的鏡像干擾訊號。
請參閱第4圖。第4圖係根據本案一實施例繪示之校正電路400的示意圖。校正電路400架構與校正電路100大致上相同，但更包含濾波電路440。類似於濾波電路110，濾波電路440用以將第一訊號Sig1進行訊號重建，以供消除第一訊號Sig1當中頻率為fin-fs/4與-fin+fs/4的鏡像干擾訊號。
於一實施例中，濾波電路440包含頻率位移器442與訊號重建濾波器444。類似於頻率位移器112與訊號重建濾波器114，頻率位移器442用以將第一訊號Sig1的干擾訊號211、212頻率位移至鏡像干擾訊號(未繪示)的頻率 fin-fs/4與-fin+fs/4(亦即頻率位移fs/4)以產生位移干擾訊號。訊號重建濾波器444用以根據頻率fin-fs/4與-fin+fs/4的鏡像干擾訊號重建上述位移干擾訊號以產生重建鏡像干擾訊號。如上述，重建鏡像干擾訊號的振幅、相位與鏡像干擾訊號的振幅、相位相同。如此一來，計算電路120(例如消除器)用以根據濾波電路110、440產生的重建鏡像干擾訊號以消除第一訊號Sig1當中頻率fin-fs/2、-fin+fs/2、fin-fs/4與-fin+fs/4的鏡像干擾訊號。訊號重建濾波器444透過濾波器係數{b0,b1,b2,b3,...,bn}來對第一訊號Sig1進行訊號重建的過程以及濾波器係數{b0,b1,b2,b3,...,bn}的產生方式類似於訊號重建濾波器114的上述說明，此處不再重複。
於另一實施例中，可改變前述濾波器係數{b0,b1,b2,b3,...,bn}以省略頻率位移器442，請參閱第5圖。第5圖係根據本案一實施例繪示之校正電路500的示意圖。校正電路500架構與校正電路300大致上相同，除了更包含濾波電路540。為了方便，本實施例以四個通道的時間交錯式類比數位轉換器進行說明，然而本案不以此為限。
濾波電路540可包含訊號重建濾波器。由於上述頻率位移fs/4可透過將濾波器係數{b0,b1,b2,b3,...,bn}乘以{+1,0,-1,0}的循環序列來實現，因此濾波電路540透過將第一訊號Sig1通過濾波器係數{b0,0,-b2,0,...,bn}進行訊號重建以產生重建鏡像干擾訊號，而無須頻率位移器。如此一來，計算電路320(例如加法器)用以將 第一訊號Sig1與濾波電路310、540產生的重建鏡像干擾訊號相加以消除第一訊號Sig1當中頻率fin-fs/2、-fin+fs/2、fin-fs/4與-fin+fs/4的鏡像干擾訊號。
實作上，濾波電路110、310、440、540與計算電路120、320、頻率位移器112、442、訊號重建濾波器114、444可實作為積體電路。
第6圖係說明本案一實施例之校正方法600流程圖。校正方法600具有多個步驟S602~S604，其可應用於如第1、3、4、5圖所示的校正電路100、300、400、500。然熟習本案之技藝者應瞭解到，在上述實施例中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。
於步驟S602，藉由濾波電路將第一訊號Sig1之干擾訊號211、212進行訊號重建以產生第二訊號Sig2之重建鏡像干擾訊號231、232。如上述，第一訊號Sig1包含鏡像干擾訊號213、214，重建鏡像干擾訊號231、232的頻率與鏡像干擾訊號213、214的頻率相同。
於步驟S604，藉由計算電路根據第二訊號Sig2之重建鏡像干擾訊號231、232以消除第一訊號Sig1之鏡像干擾訊號213、214。
綜上所述，本案提供可消除鏡像干擾訊號的校正電路與校正方法。本案提供的校正電路與校正方法可有效消除由於時間交錯式類比數位轉換器的通道不匹配造成的鏡像干擾訊號，因此改善取樣資料的失真問題並提升時間交 錯式類比數位轉換器效能。
雖然本案已以實施方式揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (9)

  1. 一種校正電路，用於時間交錯式類比數位轉換器(Time-interleaved analog-to-digital converter，TI ADC)，該校正電路包含：一濾波電路，用以接收一第一訊號並將該第一訊號進行訊號重建以產生一第二訊號，其中該第一訊號包含一鏡像干擾訊號，該第二訊號包含一重建鏡像干擾訊號，該重建鏡像干擾訊號之頻率與該鏡像干擾訊號之頻率相同；以及一計算電路，用以根據該第二訊號以消除該第一訊號之該鏡像干擾訊號，其中該第一訊號包含一干擾訊號，該濾波電路更用以將該干擾訊號之頻率位移至該鏡像干擾訊號之頻率以產生一位移干擾訊號，並根據該鏡像干擾訊號及該位移干擾訊號以產生該第二訊號。
  2. 如請求項1所述之校正電路，其中該濾波電路更用以透過將該第一訊號通過一濾波器係數進行訊號重建以產生該第二訊號，該計算電路更用以將該第一訊號與該第二訊號相加以消除該第一訊號之該鏡像干擾訊號。
  3. 如請求項2所述之校正電路，其中透過對複數個測試訊號進行頻率位移與快速傅立葉轉換(fast Fourier transform，FFT)以產生複數個第一中間訊號，並且透過對該些測試訊號進行快速傅立葉轉換以產生複數個第二中間訊號，該濾波器係數是透過將該些第一中間訊號與該些第二中間訊號相除並進行快速傅立葉逆轉換(inverse fast Fourier transform，IFFT)而產生。
  4. 如請求項2所述之校正電路，其中該計算電路為一加法器。
  5. 如請求項1所述之校正電路，其中該濾波電路更用以根據該時間交錯式類比數位轉換器之一取樣頻率對該第一訊號進行頻率位移以產生該位移干擾訊號。
  6. 如請求項1所述之校正電路，其中該濾波電路更用以將該位移干擾訊號之振幅與相位調整為該鏡像干擾訊號之振幅與相位以產生該第二訊號。
  7. 如請求項1所述之校正電路，其中該濾波電路包含：一頻率位移器，用以將該干擾訊號之頻率位移至該鏡像干擾訊號之頻率以產生該位移干擾訊號；以及一訊號重建濾波器，用以根據該鏡像干擾訊號及該位移干擾訊號以產生該第二訊號。
  8. 如請求項1所述之校正電路，其中該計算 電路更用以將該第一訊號與該第二訊號相減以消除該第一訊號之該鏡像干擾訊號。
  9. 一種校正方法，用於時間交錯式類比數位轉換器，該校正方法包含：藉由一濾波電路將一第一訊號之一干擾訊號進行訊號重建以產生一第二訊號之一重建鏡像干擾訊號，其中該第一訊號包含一鏡像干擾訊號，該重建鏡像干擾訊號之頻率與該鏡像干擾訊號之頻率相同，其中該干擾訊號之頻率更藉由該濾波電路位移至該鏡像干擾訊號之頻率以產生一位移干擾訊號，並藉由該濾波電路根據該鏡像干擾訊號及該位移干擾訊號產生該第二訊號之該重建鏡像干擾訊號；以及藉由一計算電路根據該第二訊號之該重建鏡像干擾訊號以消除該第一訊號之該鏡像干擾訊號。
TW106100750A 2017-01-10 2017-01-10 用於時間交錯式類比數位轉換器之校正電路與校正方法 TWI625941B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106100750A TWI625941B (zh) 2017-01-10 2017-01-10 用於時間交錯式類比數位轉換器之校正電路與校正方法
US15/719,523 US9900019B1 (en) 2017-01-10 2017-09-28 Calibration circuit and calibration method for time-interleaved analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106100750A TWI625941B (zh) 2017-01-10 2017-01-10 用於時間交錯式類比數位轉換器之校正電路與校正方法

Publications (2)

Publication Number Publication Date
TWI625941B true TWI625941B (zh) 2018-06-01
TW201826719A TW201826719A (zh) 2018-07-16

Family

ID=61189061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106100750A TWI625941B (zh) 2017-01-10 2017-01-10 用於時間交錯式類比數位轉換器之校正電路與校正方法

Country Status (2)

Country Link
US (1) US9900019B1 (zh)
TW (1) TWI625941B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021113314A1 (en) * 2019-12-04 2021-06-10 Massachusetts Institute Of Technology Methods and apparatus for analog canceler tuning using neural networks
WO2021225667A1 (en) 2020-05-04 2021-11-11 Massachusetts Institute Of Technology Methods and systems for signal interference cancellation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332766B (en) * 2007-01-22 2010-11-01 Realtek Semiconductor Corp Time-interleaved analog-to-digital converter and self-calibration method thereof
TWI489784B (zh) * 2012-03-16 2015-06-21 Ind Tech Res Inst 時間交錯式類比數位轉換器之時序校正電路及時序校正方法
US9178525B2 (en) * 2014-03-12 2015-11-03 Texas Instruments Incorporated Mismatch corrector
US9184762B2 (en) * 2014-03-13 2015-11-10 Texas Instruments Incorporated Mismatch profile
CN102904574B (zh) * 2011-07-29 2016-01-13 株式会社索思未来 模数转换器
US9385737B1 (en) * 2014-12-11 2016-07-05 Maxin Integrated Products, Inc. Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters
US20160344400A1 (en) * 2015-05-22 2016-11-24 Texas Instruments Incorporated Methods and apparatus to increase an integrity of mismatch corrections of an interleaved analog to digital converter

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI330000B (en) 2006-07-27 2010-09-01 Realtek Semiconductor Corp A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
US8482445B1 (en) * 2011-07-22 2013-07-09 Fredric J. Harris Time-interleaved analog-to-digital converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI332766B (en) * 2007-01-22 2010-11-01 Realtek Semiconductor Corp Time-interleaved analog-to-digital converter and self-calibration method thereof
CN102904574B (zh) * 2011-07-29 2016-01-13 株式会社索思未来 模数转换器
TWI489784B (zh) * 2012-03-16 2015-06-21 Ind Tech Res Inst 時間交錯式類比數位轉換器之時序校正電路及時序校正方法
US9178525B2 (en) * 2014-03-12 2015-11-03 Texas Instruments Incorporated Mismatch corrector
US9184762B2 (en) * 2014-03-13 2015-11-10 Texas Instruments Incorporated Mismatch profile
US9385737B1 (en) * 2014-12-11 2016-07-05 Maxin Integrated Products, Inc. Adaptive correction of interleaving errors in time-interleaved analog-to-digital converters
US20160344400A1 (en) * 2015-05-22 2016-11-24 Texas Instruments Incorporated Methods and apparatus to increase an integrity of mismatch corrections of an interleaved analog to digital converter

Also Published As

Publication number Publication date
US9900019B1 (en) 2018-02-20
TW201826719A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
TWI539756B (zh) 類比至數位轉換器裝置、用於校準類比至數位轉換器的方法、及用於儲存執行該方法之指令的電腦可讀取媒體
CN109936366B (zh) 信号路径线性化
Centurelli et al. Efficient digital background calibration of time-interleaved pipeline analog-to-digital converters
JP2006129499A (ja) 交互ａｄｃを利用したサンプル・レートの倍加方法およびシステム
Le Duc et al. A fully digital background calibration of timing skew in undersampling TI-ADC
Singh et al. Analysis, blind identification, and correction of frequency response mismatch in two-channel time-interleaved ADCs
Song et al. Analysis and correction of combined channel mismatch effects in frequency-interleaved ADCs
JP2013500662A (ja) 特にマルチスタンダードなソフトウェア無線、および／またはコグニティブ無線の使用のための並列アナログ−デジタル変換器中のアナログ欠陥の訂正方法
TWI625941B (zh) 用於時間交錯式類比數位轉換器之校正電路與校正方法
Song et al. Digital iterative harmonic rejection and image cancellation for LPF-less frequency-interleaved analog-to-digital converters
Liu et al. Adaptive semiblind background calibration of timing mismatches in a two-channel time-interleaved analog-to-digital converter
CN108322217B (zh) 用于时间交错式模拟数字转换器的校正电路与校正方法
US11431369B2 (en) Self-calibrated multi-channel transmission system for a satellite payload
Khan et al. A fully digital background calibration technique for M-channel time-interleaved ADCs
TWI569610B (zh) 取樣相位差之補償裝置、取樣相位差之補償方法以及可補償取樣相位差之通訊裝置
Vansebrouck et al. Digital distortion compensation for wideband direct digitization RF receiver
Singh et al. Digitally enhanced wideband I/Q downconversion receiver with 2-channel time-interleaved ADCs
Mendel et al. A compensation method for magnitude response mismatches in two-channel time-interleaved analog-to-digital converters
Xu et al. Calibration and correction of timing mismatch error in two-channel time-interleaved DACs
KR101691367B1 (ko) M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
JP2017112610A (ja) マルチステージデルタシグマアナログ・デジタル変換器における信号伝達関数等化
Singh et al. A novel blind adaptive correction algorithm for 2-channel time-interleaved ADCs
Park et al. Two-stage correction for wideband wireless signal generators with time-interleaved digital-to-analog-converters
Singh et al. Digital correction of frequency response mismatches in 2-channel time-interleaved ADCs using adaptive I/Q signal processing
KR20120122972A (ko) 2?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 미스매치 에러 캘리브레이션에 대한 그래디언트?기반 접근