CN111917413A - 一种ti-adc通道间时序偏差校准方法 - Google Patents
一种ti-adc通道间时序偏差校准方法 Download PDFInfo
- Publication number
- CN111917413A CN111917413A CN202010707597.9A CN202010707597A CN111917413A CN 111917413 A CN111917413 A CN 111917413A CN 202010707597 A CN202010707597 A CN 202010707597A CN 111917413 A CN111917413 A CN 111917413A
- Authority
- CN
- China
- Prior art keywords
- adc
- channel
- radc
- calibration
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
Abstract
本发明属于TI‑ADC时序偏差校准技术领域,特别提出一种TI‑ADC通道间时序偏差校准方法。本发明引入一个与TI‑ADC时钟频率相同,但具有互质交织因子的TI‑RADC来作为额外参考ADC,其中在模拟电路中将额外参考ADC的数量从1个扩展到多个并加入一个多路输入一路输出的MUX将额外参考ADC的输出用于进行时序偏差校准。本发明以极其低的电路代价和功耗代价解决了使用额外参考ADC进行时序偏差校准这一类校准技术中存在着的输入阻抗变动问题,实现简单,应用价值高。
Description
技术领域
本发明属于TI-ADC时序偏差校准技术领域,特别提出一种TI-ADC通道间时序偏差校准方法。
背景技术
现代无线和有线通信系统的高速发展,对采样率达到几GS/s以上并具有中高分辨率的超高速模数转换器(ADC)的需求日益增加。单通道难以实现如此超高采样率,而时间交织结构ADC(TI-ADC)通过将多个低采样率的ADC并行工作,可以成倍提高采样率,因此成为超高速ADC的一种有效的实现方式。但是在实际应用中,TI-ADC中各通道间存在各种失配,比如增益偏差,失调偏差以及时序偏差,这些失配将会严重恶化TIADC的线性度。失调偏差和增益偏差可以直接通过测量TI-ADC中不同通道各自输出的平均值和均方值来获得偏差信息,而后在数字域引入系数调整即可完成校准。而时序偏差由于与输入信号频率相关,在测量上需要同时考虑到所有的通道的影响,因而是研究的难点。
时序偏差校准分为两步,第一步为时序偏差检测,第二步为时序偏差调整。其中时序偏差调整的方式主要分为两种,第一种是在模拟电路中对TI-ADC中的通道引入数控延时链(DCDL)来调节不同通道的采样沿位置,另一种则是在数字域线性插值。而时序偏差的检测则大致分为两类,一类是不引入额外的参考ADC,另一类是引入额外的参考ADC。前者直接从不同通道的输出数据间抽取与时序偏差相关的信息,典型方法如过零检测和不同通道数字域混频(digital mixing)。这类方法无需在模拟电路中引入额外电路,因而模拟电路简洁,但是却具有收敛速度慢,且不同通道的收敛过程和准确度互相关联的缺点,这一缺点在交织因子较大的情况时更加严重。而引入一个额外的参考ADC周期性的与TI-ADC 共同采样的校准方法,则是在TI-ADC各个通道的输出和参考ADC的输出间提取与时序偏差相关的信息。典型方法如互相关值计算,导数计算等。该类方法中的参考ADC需要保证能够周期性地和TI-ADC中的每个通道同时对输入信号采样,因而其工作频率或者为 TI-ADC的全时钟频率,或者是TI-ADC全时钟频率的M分频,其中M需要保证与TI-ADC 的交织因子N互质。事实上,将参考ADC工作在TI-ADC的全时钟频率是难以实现的,尤其是当N很大且采样率很高的情况下。
一种已被提出的引入额外参考ADC的时序偏差校准方法,原理如图1所示,该校准方法是计算不同通道间互相关值来获取时序偏差信息,其调整方式为在TI-ADC中选定一个基准通道(standard channel),将该基准通道采样沿固定,而后调节TI-ADC中其余通道的采样沿位置使其对准基准通道的采样沿。图1中TI-ADC的交织因子为N,ADCi (i=1,2,3,...,N)为TI-ADC的N个通道,TI-ADC的全工作时钟频率为Fs,则每个通道都工作在频率Fs/N。φi为TI-ADC中第i通道的采样沿。TI-ADC中第一通道ADC1被设定为基准通道,其采样沿固定,DCDL<i>是对应于TI-ADC中第i通道的数控延时链(DCDL),用来控制TI-ADC中第i通道的采样沿位置。word<i>是DCDL<i>的控制字,当word<i>变大时,φi滞后,而当word<i>变小时,φi提前。dout.raw<i>是第i通道ADCi的原始输出码,包含有ADCi的全部失配信息。dout.raw<i>首先经过失调和增益校准(offset/gain calibration)去除自身的失调偏差和增益偏差,生成各通道的输出码dout<i>。每个dout<i>一方面经过多路转换器(MUX)合并为全速的数字码doutF直接输出,另一方面则用于时序偏差校准(timing skewcalibration)。校准所使用的额外参考ADC(RADC)是一个一位的单通道ADC(图1中记为1-bit RADC),其工作时钟频率为Fs/M,其中M与N互质,采样沿为φr,RADC自身失调偏差将在模拟电路中进行校准。φr被设定为滞后ADC1采样沿一个固定的时间间隔,该时间间隔被设定为τ。τ的取值需要保证下式成立:
其中,OSr是RADC失调校准后的最终失调,fin.min和fin.max分别是所要求的最小输入信号频率和最大输入信号频率。
RADC的输出为dr,dr将直接用来进行时序偏差校准。对于每个通道的时序偏差校准分为以下三步:
1.对第i通道,计算输出码dout<i>的符号位ds<i>,计算方法为:利用TI-ADC中的第i通道的输出dout<i>,在数字电路中用统计方法计算dout<i>的当前平均值而后将每次的输入dout<i>与当前作比较,如果则ds<i>=1;若则ds<i>=0;
其中计算的方法是采用滑动平均的算法,首先定义一个远小于1但大于0的数μ(比如:μ=0.000001),同时设定的初值为0,每次TI-ADC中的第i通道完成A/D 转换生成输出码dout<i>,都按照以下公式更新当前的值。
2.分别计算每一个通道的符号位ds<i>与drF的乘积,而后对于TI-ADC中第i通道,将ds<i>与drF的乘积和ds<1>与drF的乘积做差并取该差的绝对值,将该绝对值记为y<i>。通过不断的滑动平均获取y<i>的均值其中滑动平均的方法与步骤1相同,但μ的取值不需要相同;
4.当TI-ADC中除去第一通道的所有通道都完成时序偏差校准,TI-ADC的时序偏差校准完成。
图2是对应于该时序偏差校准方法的时序图,这里以N=4,M=3为例,额外参考ADC(RADC)周期性的与TI-ADC中所有通道共同对输入信号采样,其校准周期为12Ts,其中Ts是TI-ADC的时钟周期。现将校准周期分为CLK1,CLK2,...,CLK12共12相位。从时序图中可以看出,在CLK1相位时,ADC1和参考ADC共同对输入信号采样,此时输入信号的负载是ADC1和参考ADC各自对应输入阻抗的并联。而在CLK5相位,此时仅有ADC1对输入信号进行采样,因而输入信号的负载仅仅只由ADC1的输入阻抗提供。同样的问题对 TI-ADC中所有通道都存在,这种输入阻抗周期性变动的特性将会严重恶化TI-ADC中每一通道的线性度,进而恶化TI-ADC的整体线性度。
发明内容
本发明的目的是为克服已有技术的不足之处,提出一种TI-ADC通道间时序偏差校准方法。本发明引入一个与TI-ADC时钟频率相同,但具有互质交织因子的时间交织结构参考ADC(TI-RADC)作为额外参考ADC,以此解决由于额外参考ADC欠采样工作而引入的输入阻抗变化问题。本发明非常适用于超高速,大交织因子的TI-ADC的时序偏差校准。
本发明提出一种TI-ADC通道间时序偏差校准方法,其特征在于,包括以下步骤:
1)记TI-ADC的交织因子为N,ADCi为TI-ADC中的第i通道,i=1,2,3,...,N;TI-ADC的全工作时钟频率为Fs,每个通道都工作在频率Fs/N;
φi为TI-ADC中第i通道的采样沿;DCDL<i>是对应于TI-ADC中第i通道的数控延时链DCDL,用于控制TI-ADC中第i通道的采样沿位置;word<i>是DCDL<i>的控制字,当 word<i>变大时,φi滞后,而当word<i>变小时,φi提前;TI-ADC中第一通道ADC1被设定为基准通道,在校准过程中word<1>的值固定不变,因此第一通道ADC1的采样沿固定;
dout.raw<i>是第i通道ADCi的原始输出码,包含有ADCi的全部失配信息;dout.raw<i>首先经过失调和增益校准去除自身的失调偏差和增益偏差,生成各通道的输出码dout<i>;所有dout<i>组成TI-ADC共N路的输出dout<1:N>,dout<1:N>一方面经过第一并转串电路MUX(1)合并为全速的数字码doutF直接输出,另一方面则连接时序偏差校准电路用于时序偏差校准;
2)设置一个1比特M路的额外参考ADC记为TI-RADC,将TI-RADC和TI-ADC的输入同时连接到模拟信号输入端对输入信号进行采样;
TI-RADC的交织因子为M,其中M与N互质,RADCj为TI-RADC的第j通道, j=1,2,3,...,M,TI-RADC的每个通道的输出连接第二并转串电路MUX(2)的输入,MUX(2) 的输出连接时间偏差校准电路;TI-RADC的全工作时钟频率与TI-ADC相同且等于Fs, TI-RADC每个通道都工作在频率Fs/M;
φrj对应为TI-RADC中第j通道的采样沿,每个φrj相比φ1向后延时一个相同的时间间隔τ;其中τ的取值使得下式成立:
其中是TI-RADC第j通道经过失调校准后的最终残留失调,fin.min和fin.max分别是最小输入信号频率和最大输入信号频率,tskew.max是所估计的TI-RADC的最大时序偏差;将φrj和φ1之间的时间间隔记为τj;
TI-RADC中第j通道的输出为dr<j>,TI-RADC共M路的输出dr<1:M>直接通过第二并转串电路MUX(2)生成TI-RADC的全速输出drF用于进行时序偏差校准;
3)时序偏差校准;具体步骤如下:
3-1)对TI-ADC中的每个通道,计算该通道输出码dout<i>的符号位ds<i>,计算方法为:
3-4)当TI-ADC中除第一通道外的所有其他通道都完成时序偏差校准时,TI-ADC的时序偏差校准完成。
本发明的特点及有益效果:
本发明采用了额外的参考ADC与TI-ADC共同对输入信号采样校准策略,但是不同之处在于,本发明引入一个与TI-ADC时钟频率相同,但具有互质交织因子的TI-RADC 来作为额外参考ADC。本发明以极其低的电路代价和功耗代价解决了使用额外参考ADC 进行时序偏差校准这一类校准技术中存在着的输入阻抗变动问题。本发明所引入的额外电路代价除了在模拟电路中将额外参考ADC的数量从1个扩展到M个并加入一个M路输入一路输出的MUX以外,数字校准不会增加任何的其他电路。因而电路代价非常小,实现非常简单。本发明最大的特点在于TI-RADC自身的时序偏差并不会对TI-ADC的时序偏差校准造成影响,因而可以在模拟电路中直接将TI-RADC的输出通过MUX转化为全速的输出而后用来进行时序偏差校准。
附图说明
图1为一种已有的使用额外参考ADC的时序偏差校准方法原理图。
图2为已有的时序偏差校准方法对应的时序图。
图3为本发明方法的原理图。
图4为本发明方法对应的时序图。
图5为本发明实施例中Rj(τ)函数示意图。
图6为本发明实施例中F(x)函数示意图。
具体实施方式
本发明提出一种TI-ADC通道间时序偏差校准方法,下面结合附图和具体实施例对本发明进一步详细说明如下。
本发明提出一种TI-ADC通道间时序偏差校准方法,原理如图3所示,包括以下步骤:
1)记TI-ADC的交织因子为N,ADCi(i=1,2,3,...,N)为TI-ADC的第i通道(TI-ADC共有N个通道),TI-ADC的全工作时钟频率为Fs,每个通道都工作在频率Fs/N。
φi为TI-ADC中第i通道的采样沿。TI-ADC中第一通道ADC1被设定为基准通道(standard channel),其采样沿固定;DCDL<i>是对应于TI-ADC中第i通道的数控延时链(DCDL),用来控制TI-ADC中第i通道的采样沿位置。word<i>是DCDL<i>的控制字,当 word<i>变大时,φi滞后,而当word<i>变小时,φi提前(其中第一通道DCDL的控制字 word<1>固定,其采样沿也就固定)。
dout.raw<i>是第i通道ADCi的原始输出码,包含有ADCi的全部失配信息。dout.raw<i>首先经过失调和增益校准(offset/gain calibration)去除自身的失调偏差和增益偏差,生成各通道的输出码dout<i>。所有dout<i>组成TI-ADC共N路的输出dout<1:N>, dout<1:N>一方面经过第一并转串电路MUX(1)合并为全速的数字码doutF直接输出,另一方面则连接时序偏差校准电路用于时序偏差校准(timing skew calibration)。
2)设置一个1比特M路的额外参考ADC记为TI-RADC,将TI-RADC和TI-ADC的输入同时连接到模拟信号输入端对对输入信号进行采样。TI-RADC的交织因子为M,其中 M与N互质,RADCj(j=1,2,3,...,M)为TI-RADC的第j通道(TI-RADC共有M个通道), TI-RADC的每个通道的输出连接第二并转串电路(MUX(2))的输入,而MUX(2)的输出连接到时间偏差校准电路(图3中Timing skew calibration模块)。TI-RADC的全工作时钟频率与 TI-ADC相同且等于Fs,TI-RADC每个通道都工作在频率Fs/M。φrj对应为TI-RADC中第 j通道的采样沿,在实际芯片制造过程中,由于TI-RADC自身同样存在时序偏差,因此φrj是不确定且各不相同,但是在电路设计中可以将所有的φrj均相比φ1向后延时一个相同的时间间隔τ。其中τ的取值需要保证下式成立:
其中是TI-RADC第j通道经过失调校准后的最终残留失调,fin.min和fin.max分别是所要求的最小输入信号频率和最大输入信号频率,tskew.max是所估计的TI-RADC的最大时序偏差。这里将φrj和φ1之间的时间间隔记为τj。
TI-RADC中第j通道的输出为dr<j>,所有dr<j>组成TI-RADC共M路的输出,dr<1:M>直接通过第二并转串电路(MUX(2))生成TI-RADC的全速输出drF。而后drF被用来进行时序偏差校准。
3)时序偏差校准;具体步骤如下:
3-1)对TI-ADC中的每个通道,计算该通道输出码dout<i>的符号位ds<i>,计算方法为:
其中更新的方法是采用滑动平均的算法,首先定义一个远小于1但大于0的数μ(比如:μ=0.000001),同时设定的初值为0,每次TI-ADC中的第i通道完成A/D 转换生成输出码dout<i>,都按照以下式更新的值。
3-2)计算ds<i>与drF的乘积,将除第一通道外的其他通道的ds<i>与drF的乘积和ds<1>与drF的乘积做差并取该差的绝对值,将该绝对值记为y<i>(其中,第一通道不计算该差值),而后采用步骤3-1)中的滑动平均方法通过不断的滑动平均更新y<i>的均值其中滑动平均的方法与步骤3-1)相同,但μ的取值可以相同。
3-4)当TI-ADC中除第一通道外的所有其他通道都完成时序偏差校准时,TI-ADC的时序偏差校准完成。
图4是对应于本发明所提出校准技术的时序图,这里以N=4,M=3为例,TI-RADC中的每一个通道都周期性的和TI-ADC中每一个通道同时对输入信号采样,且TI-ADC中每个通道的每一次采样,都伴随有TI-RADC中一个通道对输入信号的采样,极大缓解了输入阻抗变动的问题。如果TI-RADC中每个通道的输入阻抗被设计的十分匹配,那么将直接可以忽略由于输入阻抗变化而导致的非线性问题。
以下本发明的原理进行证明。
将在数字校准电路中,y<i>不断统计平均的结果记为E[y<i>]。那么E[y<i>]可以写作如下表达式:
E[y<i>]=E[|drF(ds<i>-ds<1>)|] (5 )
而drF的输出其实是由TI-RADC中M个通道各自的输出组成,因此可以将(3)中表达式变形为:
这样,E[y<i>]就相当于是TI-RADC中不同通道与TI-ADC中ADCi和ADC1分别对应的互相关值之差的算术平均。假设ADCi和ADC1之间的采样间隔记为x,那么与统计量 E[y<i>]的值相对应的数学量F(x)为:
Claims (1)
1.一种TI-ADC通道间时序偏差校准方法,其特征在于,包括以下步骤:
1)记TI-ADC的交织因子为N,ADCi为TI-ADC中的第i通道,i=1,2,3,...,N;TI-ADC的全工作时钟频率为Fs,每个通道都工作在频率Fs/N;
φi为TI-ADC中第i通道的采样沿;DCDL<i>是对应于TI-ADC中第i通道的数控延时链DCDL,用于控制TI-ADC中第i通道的采样沿位置;word<i>是DCDL<i>的控制字,当word<i>变大时,φi滞后,而当word<i>变小时,φi提前;TI-ADC中第一通道ADC1被设定为基准通道,在校准过程中word<1>的值固定不变,因此第一通道ADC1的采样沿固定;
dout.raw<i>是第i通道ADCi的原始输出码,包含有ADCi的全部失配信息;dout.raw<i>首先经过失调和增益校准去除自身的失调偏差和增益偏差,生成各通道的输出码dout<i>;所有dout<i>组成TI-ADC共N路的输出dout<1:N>,dout<1:N>一方面经过第一并转串电路MUX(1)合并为全速的数字码doutF直接输出,另一方面则连接时序偏差校准电路用于时序偏差校准;
2)设置一个1比特M路的额外参考ADC记为TI-RADC,将TI-RADC和TI-ADC的输入同时连接到模拟信号输入端对输入信号进行采样;
TI-RADC的交织因子为M,其中M与N互质,RADCj为TI-RADC的第j通道,j=1,2,3,...,M,TI-RADC的每个通道的输出连接第二并转串电路MUX(2)的输入,MUX(2)的输出连接时间偏差校准电路;TI-RADC的全工作时钟频率与TI-ADC相同且等于Fs,TI-RADC每个通道都工作在频率Fs/M;
φrj对应为TI-RADC中第j通道的采样沿,每个φrj相比φ1向后延时一个相同的时间间隔τ;其中τ的取值使得下式成立:
其中是TI-RADC第j通道经过失调校准后的最终残留失调,fin.min和fin.max分别是最小输入信号频率和最大输入信号频率,tskew.max是所估计的TI-RADC的最大时序偏差;将φrj和φ1之间的时间间隔记为τj;
TI-RADC中第j通道的输出为dr<j>,TI-RADC共M路的输出dr<1:M>直接通过第二并转串电路MUX(2)生成TI-RADC的全速输出drF用于进行时序偏差校准;
3)时序偏差校准;具体步骤如下:
3-1)对TI-ADC中的每个通道,计算该通道输出码dout<i>的符号位ds<i>,计算方法为:
3-4)当TI-ADC中除第一通道外的所有其他通道都完成时序偏差校准时,TI-ADC的时序偏差校准完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010707597.9A CN111917413B (zh) | 2020-07-21 | 2020-07-21 | 一种ti-adc通道间时序偏差校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010707597.9A CN111917413B (zh) | 2020-07-21 | 2020-07-21 | 一种ti-adc通道间时序偏差校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111917413A true CN111917413A (zh) | 2020-11-10 |
CN111917413B CN111917413B (zh) | 2022-11-11 |
Family
ID=73280624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010707597.9A Active CN111917413B (zh) | 2020-07-21 | 2020-07-21 | 一种ti-adc通道间时序偏差校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111917413B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112865806A (zh) * | 2020-12-31 | 2021-05-28 | 安徽芯纪元科技有限公司 | 一种高速adc并串转换电路 |
WO2022183842A1 (zh) * | 2021-03-05 | 2022-09-09 | 中兴通讯股份有限公司 | 一种时钟校准方法、装置和设备 |
CN115955240A (zh) * | 2023-03-13 | 2023-04-11 | 江苏润石科技有限公司 | 时间交织adc的采样误差的校准方法、装置及时间交织adc |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150326240A1 (en) * | 2014-05-08 | 2015-11-12 | SiTune Corporation | Calibration of time-interleaved analog-to-digital converter |
US9553600B1 (en) * | 2016-06-20 | 2017-01-24 | Huawei Technologies Co., Ltd. | Skew detection and correction in time-interleaved analog-to-digital converters |
US10530379B1 (en) * | 2019-02-22 | 2020-01-07 | Xilinx, Inc. | Circuit to calibrate chopping switch mismatch in time interleaved analog-to-digital converter |
US10601434B1 (en) * | 2019-03-29 | 2020-03-24 | Intel Corporation | Apparatus for calibrating a time-interleaved analog-to-digital converter |
-
2020
- 2020-07-21 CN CN202010707597.9A patent/CN111917413B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150326240A1 (en) * | 2014-05-08 | 2015-11-12 | SiTune Corporation | Calibration of time-interleaved analog-to-digital converter |
US9553600B1 (en) * | 2016-06-20 | 2017-01-24 | Huawei Technologies Co., Ltd. | Skew detection and correction in time-interleaved analog-to-digital converters |
US10530379B1 (en) * | 2019-02-22 | 2020-01-07 | Xilinx, Inc. | Circuit to calibrate chopping switch mismatch in time interleaved analog-to-digital converter |
US10601434B1 (en) * | 2019-03-29 | 2020-03-24 | Intel Corporation | Apparatus for calibrating a time-interleaved analog-to-digital converter |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112865806A (zh) * | 2020-12-31 | 2021-05-28 | 安徽芯纪元科技有限公司 | 一种高速adc并串转换电路 |
WO2022183842A1 (zh) * | 2021-03-05 | 2022-09-09 | 中兴通讯股份有限公司 | 一种时钟校准方法、装置和设备 |
CN115955240A (zh) * | 2023-03-13 | 2023-04-11 | 江苏润石科技有限公司 | 时间交织adc的采样误差的校准方法、装置及时间交织adc |
Also Published As
Publication number | Publication date |
---|---|
CN111917413B (zh) | 2022-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111917413B (zh) | 一种ti-adc通道间时序偏差校准方法 | |
CN108471313B (zh) | 一种基于数模混合信号的tiadc系统校准方法 | |
US9264059B2 (en) | Calibration of time-interleaved analog-to-digital converter | |
US7612703B2 (en) | Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error | |
Razavi | Problem of timing mismatch in interleaved ADCs | |
CN102006073B (zh) | 一种快速收敛多通道时间交织模数转换器及其校准系统 | |
CN102291141B (zh) | 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法 | |
CN105262487B (zh) | 一种用于tiadc系统时钟失配误差的校准模块及其校准方法 | |
CN109361390B (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
CN104467843A (zh) | 一种用于高速数据采集系统的综合误差校正方法 | |
CN106788429B (zh) | 基于电荷域信号处理的dac失调误差校准电路 | |
CN107070450A (zh) | 基于电荷域信号处理的多通道dac相位误差校准电路 | |
Wang et al. | A 14-bit 500-MS/s time-interleaved ADC with autocorrelation-based time skew calibration | |
CN111064469A (zh) | 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法 | |
CN113114247B (zh) | 基于比较时间探测器的流水线adc级间增益校准方法 | |
CN100574112C (zh) | 可抑制比较器失调影响的流水线结构模数转换器 | |
US8307248B2 (en) | Method and a system for estimating errors introduced in a time-interleaved analog-to-digital converter system | |
CN112104370B (zh) | 高精度模数转换器转换速度提升电路 | |
CN214125272U (zh) | 交错模数转换器系统 | |
Dyer et al. | A comparison of monolithic background calibration in two time-interleaved analog-to-digital converters | |
Agrawal et al. | A threshold inverter quantization based folding and interpolation ADC in 0.18 μm CMOS | |
CN114257220B (zh) | 相位插值器的非线性度校准方法 | |
Lin et al. | A 5-bit 400-MS/s time domain flash ADC in 0.18-μm CMOS | |
WO2022113269A1 (ja) | タイムインターリーブ型adc | |
EP2503696A1 (en) | Time-interleaved analog-to-digital converter system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |