CN111865308B - 一种带参考通道的tiadc互校准方法、系统、存储介质及设备 - Google Patents

一种带参考通道的tiadc互校准方法、系统、存储介质及设备 Download PDF

Info

Publication number
CN111865308B
CN111865308B CN202010821602.9A CN202010821602A CN111865308B CN 111865308 B CN111865308 B CN 111865308B CN 202010821602 A CN202010821602 A CN 202010821602A CN 111865308 B CN111865308 B CN 111865308B
Authority
CN
China
Prior art keywords
sub
sampling
adc
reference channel
channel adc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010821602.9A
Other languages
English (en)
Other versions
CN111865308A (zh
Inventor
吴景生
葛颖峰
徐祎喆
朱勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Bairui Internet Electronic Technology Co ltd
Original Assignee
Chongqing Bairui Internet Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Bairui Internet Electronic Technology Co ltd filed Critical Chongqing Bairui Internet Electronic Technology Co ltd
Priority to CN202010821602.9A priority Critical patent/CN111865308B/zh
Publication of CN111865308A publication Critical patent/CN111865308A/zh
Application granted granted Critical
Publication of CN111865308B publication Critical patent/CN111865308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了一种带参考通道的TIADC互校准方法、系统、存储介质及设备，属于模拟数字转换技术领域。该带参考通道的TIADC互校准方法包括：对系统采样时钟经过分频得到第一采样时钟和第二采样时钟，第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC；在利用第一采样时钟在子通道ADC对模拟信号进行采样过程中，使用参考通道ADC对子通道ADC的采样过程进行校准；将子通道ADC的进行复合，得到复合子通道ADC；在利用第二采样时钟在参考通道ADC对模拟信号进行采样过程中，使用复合子通道ADC对参考通道ADC的采样过程进行校。本申请的应用使得参考通道进行误差估计外，也进行对模拟信号的采样，充分发挥参考通道作用。

Description

一种带参考通道的TIADC互校准方法、系统、存储介质及设备
技术领域
本申请涉及模拟数字转换技术领域，特别是一种带参考通道TIADC互校准方法、系统、存储介质及设备。
背景技术
通信系统、雷达、图像/视频处理等现代电子系统需要高速、高精度的模数转换器。传统的单通道模数转换器要在保证高精度的同时实现高速度将面临物理上的限制，特别是随着深亚微米CMOS工艺向更低电源电压、更小特征尺寸方向发展将使采用传统结构的高精度、高速模数转换器的设计变得越发困难。时间交织模数转换器通过并行采集技术可以突破工艺因素带来的限制，使模数转换器的速度成倍的提高，但制造过程中工艺的偏差严重限制了TI模数转换器的系统精度。有研究表明，不论单通道模数转换器的精度如何，呈正态分布的标准差1％的通道间失配便会将多通道系统的精度限制在7bit以下。
在使用时间交织模数转换器TIADC对模拟信号进行采样时，因为采样通道间存在采样时间误差、增益误差等，因此需要对采样过程进行校准。现有的校准方法包括：使用交织模数转换器中的一个子通道ADC为基准，校准其他的子通道ADC时间误差，进而消除时间误差，该方法难以设计，且算法复杂；另外一种校准方法是设计以参考通道ADC，以参考通道ADC为基准，估算其他子通道ADC的时间误差，并进行消除。此种方法容易设计且算法简单，但参考通道ADC只起到误差估计的作用，当校准工作完成后，便不发挥作用，浪费参考通道ADC的性能以及参考通道ADC的占用面积无法有效的利用。
发明内容
针对现有技术中存在的上述技术问题，本申请提供一种带参考通道TIADC互校准方法、系统、存储介质及设备。
在本申请的一个技术方案中，提供一种带参考通道的TIADC互校准方法，包括对系统采样时钟经过分频得到第一采样时钟和第二采样时钟，第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC；在利用第一采样时钟在子通道ADC对模拟信号进行采样过程中，使用参考通道ADC对子通道ADC的采样过程进行校准；若第一数量为一个，将一个子通道ADC作为复合子通道ADC，若第一数量为多个，将多个子通道ADC进行复合，得到复合子通道ADC；在利用第二采样时钟在参考通道ADC对模拟信号进行采样过程中，使用复合子通道ADC对参考通道ADC的采样过程进行校准。
在本申请的另一技术方案中，提供一种带参考通道的TIADC互校准系统，包括，分频电路，其对系统采样时钟进行分频得到第一采样时钟和第二采样时钟，第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC；子通道ADC采样模块，其利用第一采样时钟在子通道ADC中对模拟信号进行采样，以及使用参考通道ADC对子通道ADC的采样过程进行校准；第一数据复合模块，若第一数量为一个，将子通道ADC作为复合子通道ADC，若第一数量为多个，将多个子通道ADC进行复合，得到复合子通道ADC；参考通道ADC采样模块，其利用第二采样时钟在参考通道ADC对模拟信号进行采样，以及使用复合子通道ADC对参考通道ADC的采样过程进行校准。
在本申请的另一技术方案中，提供一种计算机可读存储介质，其存储有计算机指令，其中计算机指令被操作以执行方案一中的带参考通道TIADC互校准方法。
在本申请的另一技术方案中，提供一种计算机设备，其包括处理器和存储器，存储器存储有计算机指令，其中，处理器操作计算机指令以执行方案一中的带参考通道TIADC互校准方法。
本申请的有益效果是：本申请的使用使得在对带参考通道的TIADC校准过程中，能够充分发挥参考通道ADC的作用，完成对时间交织模数转换器TIADC的子通道ADC的采样过程的校准，同时作为采样通道对模拟信号进行采样，使得参考通道ADC的功能最大化。
附图说明
图1是本申请带参考通道TIADC互校准方法的一个具体实施方式的流程示意图；
图2是本申请带参考通道TIADC互校准系统的一个具体实施方式的组成示意图；
图3是本申请带参考通道TIADC互校准系统的一个具体实例的组成示意图；
图4是本申请带参考通道TIADC互校准系统的一个实例的时钟关系图；
图5是本申请带参考通道TIADC互校准系统的一个实例的时钟关系图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1示出了本申请带参考通道TIADC互校准方法的一个具体实施方式。
在图1所示的具体实施方式中，本申请的带参考通道的TIADC互校准方法包括：过程S101，对系统采样时钟经过分频得到第一采样时钟和第二采样时钟，第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC；过程S102，在利用第一采样时钟在子通道ADC对模拟信号进行采样过程中，使用参考通道ADC对子通道ADC的采样过程进行校准；过程S103，若第一数量为一个，将一个所述子通道ADC作为复合子通道ADC，若第一数量为多个，将多个子通道ADC进行复合，得到复合子通道ADC；以及过程S104，在利用第二采样时钟在参考通道ADC对模拟信号进行采样过程中，使用复合子通道ADC对参考通道ADC的采样过程进行校准。
在图1所示的具体实施方式中，本申请的带参考通道的TIADC互校准方法包括：过程S101，对系统采样时钟经过分频得到第一采样时钟和第二采样时钟，第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC。对系统时钟通过分频电路进行分频处理，分别得到第一采样时钟和第二采样时钟，其中，第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC。第一采样时钟及第二采样时钟的时钟频率和第一数量及二数量按照一定的规则进行确定。
在本申请的一个具体实施例中，根据系统采样时钟、第一整数以及第二整数确定第一数量和第二采样时钟。其中所述第二整数小于所述第一数量。
在该具体实施例中，其中根据系统采样时钟确定第一数量与第二采样时钟的关系的公式可表示为：
fref＝fs/(P·Msub+q) (公式1)
其中，fref表示第二采样时钟，对应参考通道ADC；fs表示系统采样时钟，MSUb表示第一数量，即子通道ADC的数量；p和q分别为第一整数和第二整数，其中第二整数q小于整个时间交织模数转换器TIADC的采样通道数M，即满足M＝Mref+Msub，即第二整数q的取值为1，...，M-1。
在本申请的一个具体实施例中，第一整数和第二整数互质。如上述，p和q分别为第一整数和第二整数，其中第一整数p和第二整数q的关系为互质。
在本申请的一个具体实施例中，第二采样时钟和第二数量的乘积与第一采样时钟和第一数量的乘积相等。通话利用第二采样时钟和第二数量的乘积与第一采样时钟和第一数量的乘积相等的关系以及公式以可确定出对系统采样时钟的可能的分频结果，随后在根据具体的工作需求进行合适的分频结果的选择。
在该具体实施例中，第二采样时钟和第二数量的乘积与第一采样时钟和第一数量的乘积的关系可表示为：
fref·Mref＝fsub·Msub (公式2)
其中，fref表示第二采样时钟，对应参考通道ADC，Mref表示第二数量，即参考通道ADC的数量，fsub表示第一采样时钟，对应子通道ADC，Msub表示第一数量，即子通道ADC的数量。
在本申请的一个实例中，以系统时钟为200MHz为例，对本申请中将系统时钟分频为第一采样时钟和第二采样时钟的过程进行说明。其中，因为由公式2可知，将系统时钟分频为第一采样时钟，对应第一数量的子通道ADC和第二采样时钟，对应第二数量的参考通道ADC。当系统采样时钟为200MHz时，fref·Mref＝fsub·Msub＝100MHz。因为参考通道ADC的第二数量Mref为大于零的整数，因此，fref·Mref＝100MHz，可分解为100·1、50·2、25·4、20·5等组合。当fref为20MHz，Mref为5时，利用公式1可计算出因为因为第一整数p和第二整数q之间互质，且Msub为子通道ADC的对应的第一数量。若当Msub为1时，p可以为9，q可以为1，9与1互质，且q的值小于整个时间交织模数转换器TIADC的采样通道数5+1＝6。进而得出一种分频结果，fref为20MHz，Mref为5，fsub为100MHz，Msub为1，即20·5＝100·1。若当Msub为2时，满足(P·Msub+q)＝10，p可以为3，q可以为4，4与3互质，且q的值小于整个时间交织模数转换器TIADC的采样通道数5+2＝7。进而得出另一种分频结果，即fref为20MHz，Mref为5，fsub为50MHz，Msub为2，即20·5＝50·2。
在该实例中，通过公式1和公式2的限定关系，可对系统时钟通过分频电路进行分频处理，其中分频的结果可能有一种或者有多种，具体的对分频结果的选择可根据实际的TIADC采样电路的采样设置或者相关的工作条件进行具体的选择。
在图1所示的具体实施方式中，本申请的带参考通道的TIADC互校准方法包括：过程S102，在利用所第一采样时钟在所述子通道ADC对模拟信号进行采样过程中，使用参考通道ADC对子通道ADC的采样过程进行校准。
在本申请的一个具体实施例中，使用所述参考通道ADC对子通道ADC的采样过程进行校准过程中，若第二数量为一个，使用参考通道ADC对子通道ADC的采样过程进行校准，若第二数量为多个，根据多个参考通道ADC的采样顺序，使用第一个参考通道ADC对所述子通道ADC的采样过程进行校准。
在本申请的一个实例中，对系统时钟通过分频电路进行分频以及实际的采样需求，对于参考通道ADC的数量可能为一个或者多个。当参考通道ADC的数量为一个时，直接使用该参考通道ADC对子通道ADC的采样过程进行校准；当参考通道ADC的数量为多个时，则从多个参考通道ADC中选择一个对子通道ADC的采样过程进行校准。因为多个参考通道ADC本身也需要进行模拟信号的采样工作，此时多个参考通道ADC依次完成对模拟信号的采样，根据多个参考通道ADC的采样顺序，使用第一个参考通道ADC对所述子通道ADC的采样过程进行校准。因为第一个参考通道ADC无需经过延迟，因此选用第一个参考通道ADC作为基准，使得校准结果更加准确。
在本申请的一个具体实施例中，使用第一时钟切换电路控制参考通道ADC对模拟信号进行采样或者对子通道ADC的采样过程进行校准。在本申请的带参考通道的TIADC互校准方法中，参考通道ADC一方面在子通道ADC对模拟信号进行采样时，对子通道ADC进行校准；另一方面，参考通道ADC本身也对模拟信号进行采样，因此需要时钟切换电路对参考通道ADC所进行的工作进行切换。当子通道ADC对模拟信号进行采样时，第一时钟切换电路控制参考通道ADC对子通道ADC的采样过程进行校准；当子通道ADC对模拟信号采样完毕后，通过第一时钟切换电路控制参考通道ADC对所模拟信号进行采样。
在本申请的一个实例中，通过对系统时钟进行分频处理的得到第一采样时钟和第二采样时钟，其中第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC。例如，系统时钟为200MHz时，应用上述公式1及公式2的约束关系，对系统时钟通过四分频电路进行分频得到第一采样时钟为50MHz，对应2个子通道ADC；对系统时钟通过十分频电路进行分频得到第二采样时钟为20MHz，对应5个参考通道ADC。在使用子通道ADC的采样过程中，第一采样时钟进入第一个子通道ADC中完成对模拟信号的采样后，进过一段延迟时间后进入下一个子通道ADC继续完成下一子通道ADC的采样过程；同样，在利用参考通道ADC对模拟信号进行采样的过程中，第二采样时钟进入第一个参考通道ADC中完成对模拟信号的采样，之后经过设定的延迟时间后，第二采样时钟进入下一个参考通道ADC中，继续对模拟信号进行采样。
在对模拟信号进行采样过程中，首先使用子通道ADC对模拟信号进行采样，其中，第一个子通道ADC对模拟信号采样完成后，第一采样时钟经过设定的延迟时间后，进入第二个子通道ADC完成对模拟信号的采样，其中延迟时间可以设置为20ns。在第一个子通道ADC和第二个子通道ADC的采样过程中，使用第一个参考通道ADC为基准分别对第一个子通道ADC和第二个子通道ADC的采样过程进行校准。因为参考通道ADC需要完成校准和采样的过程，因此设置第一时钟切换电路对参考通道ADC需完成的功能进行选择，例如二选一时钟切换电路。
在该实例中，二选一时钟切换电路的一个输入为系统时钟进过十分频电路的输出，即第二采样时钟，该第二采样时钟进入第一个参考通道ADC完成对子通道ADC对模拟信号采样过程的校准；二选一时钟切换电路的另一个输入为系统时钟进过十分频电路后再经过一段延迟的输出，该经过一段延迟后的第二采样时钟进入参考通道ADC中完成后续的参考通道ADC的采样过程。
在图1所示的具体实施方式中，本申请的带参考通道的TIADC互校准方法包括：过程S103，若第一数量为一个，将一个所述子通道ADC作为复合子通道ADC，若第一数量为多个，将多个子通道ADC进行复合，得到复合子通道ADC；
在本申请的一个实例中，通过第一数量的子通道ADC对模型信号进行采样后，将第一数量的子通道ADC进行复合，得到复合子通道ADC。进而在后续的使用参考通道ADC对模拟信号进行采样的过程中，使用复合子通道ADC对采样过程进行校准。
在本申请的一个实例中，以系统时钟为200MHz时，第一采样时钟为50MHz，对应2个子通道ADC；第二采样时钟为20MHz，对应5个参考通道ADC为例进行说明。在对第一个子通道ADC和第二个子通道ADC的采样过程完成后，将第一个子通道ADC和第二个子通道ADC进行复合得到复合子通道ADC，进而对后续的5个参考通道ADC的采样过程进行校准。因为相对于开始的第一个参考通ADC而言，此时的复合子通道ADC的输出是没有时间误差的，而且由于参考通道ADC的通道数量与频率和复合子通道ADC的的通道数量和频率满足公式2，所以第一个至第五个参考通道ADC的采样点会被复合子通道ADC完全覆盖，使得复合子通道ADC完全能够校准五个参考通道ADC。
在图1所示的具体实施方式中，本申请的带参考通道的TIADC互校准方法包括：过程S104，在利用所第二采样时钟在参考通道ADC对模拟信号进行采样过程中，使用复合子通道ADC对参考通道ADC的采样过程进行校准。
在本申请的一个实例中，当参考通道ADC对模拟信号进行采样时，通过第一个时钟切换电路控制第二次采样时钟进入第一个参考通道ADC中对模拟信号进行采样，随后进过一段时间延迟，依次进入后续的参考通道ADC中，完成对参考通道ADC对模拟信号的采样过程。在参考通道ADC的采样过程中，使用复合子通道ADC分别对各个参考通道ADC进行校准吗，消除误差。
在本申请的一个具体实施例中，使用第二时钟切换电路控制复合子通道ADC对参考通道ADC的采样过程进行校准或者进行输出。
在本申请的一个实例中，在子通道ADC完成对模拟信号的采样后，有两中选择，一种为将各个子通道ADC的采样结果数据进行复合后进行输出，另一中时将数据更符合的结果作为新的基准，对参考通道ADC的采样过程进行校准，因此设置第二时钟切换电路，例如二选一时钟切换电路对上述过程进行切换。
在本申请的一个具体实施例中，将参考通道ADC进行复合，得到复合参考通道ADC，对复合参考通道ADC和复合子通道ADC校准后输出。在完成对子通道和参考通道的采样后，对参考通道ADC进行复合得到复合参考通道ADC，对两个采样通道的复合参考通道ADC和复合子通道ADC进行校准后输出。通过再次校准，保证数据采样结果的准确性，避免采样误差。
图2示出了本申请带参考通道的TIADC互校准系统的一个具体实施方式。
如图2所示，本申请带参考通道的TIADC互校准系统包括分频电路，其对系统采样时钟进行分频得到第一采样时钟和第二采样时钟，第一采样时钟对应第一数量的子通道ADC，第二采样时钟对应第二数量的参考通道ADC；子通道ADC采样模块，其利用第一采样时钟在子通道ADC中对模拟信号进行采样，以及使用参考通道ADC对子通道ADC的采样过程进行校准；第一数据复合模块，其将子通道ADC的进行复合，得到复合子通道ADC；参考通道ADC采样模块，其利用第二采样时钟在参考通道ADC对模拟信号进行采样，以及使用复合子通道ADC对参考通道ADC的采样过程进行校准。
图3示出了本申请带参考通道的TIADC互校准系统的一个具体实例。
在图3所示的具体实例中，以系统时钟为200MHz为例对本申请带参考通道的TIADC互校准系统的工作过程进行说明。系统时钟200MHz经过二分频电路得到第一采样时钟50MHz，对应2个子通道ADC；系统时钟200MHz经过十分频电路得到第二采样时钟20MHz，对应5个参考通道ADC。在利用子通道ADC对模拟信号进行采样的过程中，第一采样时钟进入第一个子通道ADC即Sub-ADC1中对模拟信号进行采样，将信号转换成数字信号；随后第二采样时钟经过一个延迟模块后再进入第二个子通道ADC即Sub-ADC1中，对模拟信号进行采样，其中延迟模块的延迟时间可以设置为20ns。两个子通道ADC对模拟信号采样完成后进入误差校准模块中消除信号采集过程中的误差。其中，在对两个子通道ADC校准过程中，使用第一个参考通道ADC即Ref-ADC1作为基准进行校准。如图3所示，将系统时钟经过十分频电路得到第二采样时钟，第二采样时钟经过二选一时钟切换电路的选择后，进入第一个参考通道ADC中，饼并以此为基准对子通道ADC的采样过程进行校准。在子通道ADC采样结束后将第一个子通道ADC即Sub-ADC1和第二个子通道ADC即Sub-ADC2的数据进行复合得到复合子通道ADC，表示为Sub-ADC，复合子通道ADC对参考通道ADC的采样过程进行校准。后续通过校准判断模块对子通道ADC采样时的校准过程进行判断，当校准完成，表示此时子通道ADC对模拟信号的采样过程结束，发送信息到第一个二选一时钟切换电路中，进行参考通道的采样过程。
在该具体实例中，在子通道ADC对模拟信号的采样结束后，开始进行参考通道ADC的采样过程。其中，系统时钟经过十分频电路后生成20MHz的第二采样时钟，对应5个参考通道ADC。第二采样时钟经过一个延迟模块后，进过二选一时钟切换电路进入参考通道ADC中进行对模拟信号的采样。该二选一时钟切换电路对第二采样时钟所进行的校准过程或是采样过程进行选择和控制。系统时钟通过十分频电路产生第二采样时钟，经过一个延迟模块得到一定延迟的第二采样时钟，输入到二选一时钟切换电路中们进行后续的参考通道ADC的采样过程。其中，延迟时间可设置为5ns，5ns的时间延迟可通过将系统时钟进行正负沿采样得到倍频输出，再将这个输出作为时钟经过一个寄存器就能得到5ns的延迟。随后，该第二采样时钟进入第一个参考通道ADC即Ref-ADC1中进行对模拟信号的采样，采样结束后，该第二采样时钟依次经过四个延迟电路获得一定的时间延迟后进入另外四个参考通道ADC中，对模拟信号进行采样，如图3所示，其中延迟电路产生的时间延迟可以为50ns。在使用参考通道ADC对模拟信号的采样过程中，使用复合子通道ADC即Sub-ADC对5个参考通道ADC的过程进行校准。最终将2个子通道ADC和5个参考通道ADC的采样结果数据进行复合，得到最终的数字信号。
在该实例中，复合子通道ADC即Sub-ADC对5个参考通道ADC的校准过程中使用一个二选一时钟切换电路控制该复合子通道ADC时进行对参考通道ADC的校准过程，或者直接将结果进行输出。
在本申请的带参考通道的TIADC互校准系统中，以系统时钟为200MHz为例对本申请带参考通道的TIADC互校准系统的工作过程进行说明。其中系统时钟200MHz经过二分频电路得到第一采样时钟50MHz，对应2个子通道ADC；系统时钟200MHz经过十分频电路得到第二采样时钟20MHz，对应5个参考通道ADC。整个校准过程都是以最开始的Ref-ADC1为基准，由于第二时钟频率满足一定的关系，所以Ref-ADC1能够依次与子通道Sub-ADC1和子通道Sub-ADC2同步采样模拟信号，进而进行校准。本申请的带参考通道的TIADC互校准系统开始工作时进入状态1：利用Ref-ADC1校准Sub-ADC1和Sub-ADC2，此时的时钟关系图如图4所示。其中，Sys-clk表示系统时钟、Sub-clk1表示第一采样时钟在第一个子通道ADC的时钟表示、Sub-clk2表示第一采样时钟在第二个子通道ADC时钟表示，其中第一采样时钟经过一延迟电路后进入第二个子通道ADC、Ref-clk1表示表示第二采样时钟在第一个参考通道ADC中的时钟表示、Ref-clk2至Ref-clk5时第二采样时钟在对应参考通道ADC中的时钟表示，其中第二采样时钟依次经过延迟电路后进入第二个至第五个参考通道ADC中。当校准完成之后，将Sub-ADC1和Sub-ADC2进行复合得到复合子通道ADC即Sub-ADC，此时校准判断模块输出指示信号，表明完成对子通道ADC的采样过程。
然后带参考通道的TIADC互校准系统将进入状态2：使用复合子通道ADC即Sub-ADC校准参考通道Ref-ADC1至Ref-ADC5的采样过程。参考通道Ref-ADC1至Ref-ADC5相对于开始的第一个参考通道Ref-ADC1而言，此时的复合子通道Sub-ADC的输出的没有时间误差的，而且由于参考通ADC的通道数量与第二次采样时钟和子通道ADC的通道数量和第一采样时钟满足公式2，所以参考通道Ref-ADC1至Ref-ADC5的采样点会复合子通道Sub-ADC完全覆盖，使得复合子通道Sub-ADC完全能够校准参考通道Ref-ADC1至Ref-ADC5，当复合子通道Sub-ADC完成对参考通道Ref-ADC1至Ref-ADC5的校准后，校准判断模块输出指示信号，，系统中两个二选一电路同时切换，此时进入下一状态。状态3：将参考通道Ref-ADC1至Ref-ADC5进行复合得到复合参考通道ADC，将复合参考通道ADC和复合子通道ADC再次进行校准后输出。状态3对应的时钟关系图如图5所示。其中Sys-clk表示系统时钟、Sub-clk1表示第一采样时钟在第一个子通道ADC的时钟表示、Sub-clk2表示第一采样时钟在第二个子通道ADC时钟表示，其中第一采样时钟经过一延迟电路后进入第二个子通道ADC、Ref-clk1表示表示第二采样时钟在第一个参考通道ADC中的时钟表示、Ref-clk2至Ref-clk5时第二采样时钟在对应参考通道ADC中的时钟表示，其中第二采样时钟依次经过延迟电路后进入第二个至第五个参考通道ADC中。当对参考通道Ref-ADC1至Ref-ADC5进行复合得到复合参考通道ADC。通过对复合参考通道ADC和复合子通道ADC再次进行校准，保证数据采样结果的准确性，避免采样误差。
在本申请的一个具体实施方式中，一种计算机可读存储介质，其存储有计算机指令，其中计算机指令被操作以执行任一实施例描述的方法。其中，该存储介质可直接在硬件中、在由处理器执行的软件模块中或在两者的组合中。
软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储介质中。示范性存储介质耦合到处理器，使得处理器可从存储介质读取信息和向存储介质写入信息。
处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)、现场可编程门阵列(英文：Field Programmable GateArray，简称：FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合等。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。在替代方案中，存储介质可与处理器成一体式。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替代方案中，处理器和存储介质可作为离散组件驻留在用户终端中。
在本申请的一个具体实施方式中，一种计算机设备，其包括处理器和存储器，存储器存储有计算机指令，其中：处理器操作计算机指令以执行任一实施例描述的方法。
在本申请所提供的实施方式中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (8)

1.一种带参考通道TIADC互校准方法，其特征在于，包括：
对系统采样时钟经过分频得到第一采样时钟和第二采样时钟，所述第一采样时钟对应第一数量的子通道ADC，所述第二采样时钟对应第二数量的参考通道ADC；
在利用所述第一采样时钟在所述子通道ADC对模拟信号进行采样过程中，使用所述参考通道ADC对所述子通道ADC的采样过程进行校准；
若所述第一数量为一个，将一个所述子通道ADC作为复合子通道ADC，若所述第一数量为多个，将多个所述子通道ADC进行复合，得到所述复合子通道ADC；
在利用所述第二采样时钟在所述参考通道ADC对模拟信号进行采样过程中，使用所述复合子通道ADC对所述参考通道ADC的采样过程进行校准，其中
根据所述系统采样时钟、第一整数以及第二整数确定所述第一数量和所述第二采样时钟，所述一整数和所述第二整数互质，所述第二采样时钟、所述第二数量的乘积与所述第一采样时钟和所述第一数量的乘积相等。
2.如权利要求1所述的带参考通道的TIADC互校准方法，其特征在于，还包括：
将所述参考通道ADC进行复合，得到复合参考通道ADC，对所述复合参考通道ADC和所述复合子通道ADC校准后输出。
3.如权利要求1所述的带参考通道TIADC互校准方法，其特征在于，所述使用所述参考通道ADC对所述子通道ADC的采样过程进行校准过程中，若所述第二数量为一个，使用所述参考通道ADC对所述子通道ADC的采样过程进行校准，若所述第二数量为多个，根据多个所述参考通道ADC的采样顺序，使用第一个所述参考通道ADC对所述子通道ADC的采样过程进行校准。
4.如权利要求1所述的带参考通道TIADC互校准方法，其特征在于，使用第一时钟切换电路控制所述参考通道ADC对所模拟信号进行采样或者对所述子通道ADC的采样过程进行校准。
5.如权利要求1所述的带参考通道TIADC互校准方法，其特征在于，使用第二时钟切换电路控制所述复合子通道ADC对所述参考通道ADC的采样过程进行校准或者进行输出。
6.一种带参考通道TIADC互校准系统，其特征在于，包括：
分频电路，其对系统采样时钟进行分频得到第一采样时钟和第二采样时钟，所述第一采样时钟对应第一数量的子通道ADC，所述第二采样时钟对应第二数量的参考通道ADC；
子通道ADC采样模块，其利用所述第一采样时钟在所述子通道ADC中对模拟信号进行采样，以及使用所述参考通道ADC对所述子通道ADC的采样过程进行校准；
复合模块，若所述第一数量为一个，将所述子通道ADC作为复合子通道ADC，若所述第一数量为多个，将多个所述子通道ADC进行复合，得到所述复合子通道ADC；
参考通道ADC采样模块，其利用所述第二采样时钟在所述参考通道ADC对模拟信号进行采样，以及使用所述复合子通道ADC对所述参考通道ADC的采样过程进行校准，其中
根据所述系统采样时钟、第一整数以及第二整数确定所述第一数量和所述第二采样时钟，所述一整数和所述第二整数互质，所述第二采样时钟、所述第二数量的乘积与所述第一采样时钟和所述第一数量的乘积相等。
7.一种计算机可读存储介质，其存储有计算机指令，其中所述计算机指令被操作以执行权利要求1-5任一项所述的带参考通道TIADC互校准方法。
8.一种计算机设备，其包括处理器和存储器，所述存储器存储有计算机指令，其中，所述处理器操作所述计算机指令以执行权利要求1-5任一项所述的带参考通道TIADC互校准方法。
CN202010821602.9A 2020-08-15 2020-08-15 一种带参考通道的tiadc互校准方法、系统、存储介质及设备 Active CN111865308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010821602.9A CN111865308B (zh) 2020-08-15 2020-08-15 一种带参考通道的tiadc互校准方法、系统、存储介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010821602.9A CN111865308B (zh) 2020-08-15 2020-08-15 一种带参考通道的tiadc互校准方法、系统、存储介质及设备

Publications (2)

Publication Number Publication Date
CN111865308A CN111865308A (zh) 2020-10-30
CN111865308B true CN111865308B (zh) 2024-02-23

Family

ID=72969020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010821602.9A Active CN111865308B (zh) 2020-08-15 2020-08-15 一种带参考通道的tiadc互校准方法、系统、存储介质及设备

Country Status (1)

Country Link
CN (1) CN111865308B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113315515A (zh) * 2021-06-11 2021-08-27 武汉拓宝科技股份有限公司 一种adc通道校准方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594612A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法
US9748967B1 (en) * 2017-03-02 2017-08-29 Guzik Technical Enterprises Periodic signal averaging with a time interleaving analog to digital converter
CN108055039A (zh) * 2018-01-30 2018-05-18 合肥工业大学 一种用于tiadc采样时间误差的全数字校准模块及其校准方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161515B2 (en) * 2004-11-04 2007-01-09 Tektronix, Inc. Calibration system and method for a linearity corrector using filter products
US7312734B2 (en) * 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
US8144040B2 (en) * 2009-07-01 2012-03-27 Intersil Americas, Inc. Randomization of sample window in calibration of time-interleaved analog to digital converter
US9287889B2 (en) * 2014-04-17 2016-03-15 The Board Of Regents, The University Of Texas System System and method for dynamic path-mismatch equalization in time-interleaved ADC
US20170117914A1 (en) * 2015-10-23 2017-04-27 Industry-Academic Cooperation Foundation, Chosun University Method and apparatus for providing digital background calibration for mismatches in m-channel time-interleved adcs (ti-adcs)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594612A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
CN102291141A (zh) * 2011-04-22 2011-12-21 合肥工业大学 无冗余通道的时间交叉adc劈分校准结构及其自适应校准方法
US9748967B1 (en) * 2017-03-02 2017-08-29 Guzik Technical Enterprises Periodic signal averaging with a time interleaving analog to digital converter
CN108055039A (zh) * 2018-01-30 2018-05-18 合肥工业大学 一种用于tiadc采样时间误差的全数字校准模块及其校准方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A 1.6-GS/s 12.2-mW Seven-/Eight-Way Split Time-Interleaved SAR ADC Achieving 54.2-dB SNDR With Digital Background Timing Mismatch Calibration;Mingqiang Guo等;IEEE JOURNAL OF SOLID-STATE CIRCUITS;第55卷(第3期);693-705 *
TIADC通道误差自适应修正方法;王亚军;李明;;西安电子科技大学学报(第03期);33-41 *
时间交叉模数转换器数字校准技术研究;张睿;中国博士学位论文全文数据库 信息科技辑(第5期);I135-54 *

Also Published As

Publication number Publication date
CN111865308A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US10291245B2 (en) Device and method for correcting error estimation of analog-to-digital converter
CN104901695B (zh) 一种用于tiadc采样时间误差的校准模块及其校准方法
Guo et al. A 1.6-GS/s 12.2-mW seven-/eight-way split time-interleaved SAR ADC achieving 54.2-dB SNDR with digital background timing mismatch calibration
US9270292B2 (en) Efficient time-interleaved analog-to-digital converter
EP2396889B1 (en) Device and method for digitizing a signal
US10057048B2 (en) Data handoff between randomized clock domain to fixed clock domain
WO2016127357A1 (zh) 一种基于fpga的时间数字变换器
CN108055039B (zh) 一种用于tiadc采样时间误差的全数字校准模块及其校准方法
CN109361390B (zh) 用于时间交织adc通道间采样时间误差校正模块及方法
CN110166046B (zh) 基于相位延迟的顺序等效采样系统
CN103067006A (zh) 一种针对时间交替模数转换系统时间误差的实时校正方法
CN111865308B (zh) 一种带参考通道的tiadc互校准方法、系统、存储介质及设备
WO2021083268A1 (zh) 采样时钟相位失配误差估计方法、装置及存储介质
CN104734711A (zh) 一种用于tiadc通道间增益误差的校准模块及其校准方法
CN108768396B (zh) 一种用于多通道adc的时钟相位失配校准电路
CN111064469A (zh) 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法
CN106681127A (zh) 移位寄存器电路、相位差计算方法及时间数字转换器
WO2017113305A1 (zh) 一种校正装置和方法
CN109639278A (zh) 多通道时间交错adc的时序补偿方法及装置
CN110673463A (zh) 一种高线性度多通道抽头延时线时间数字转换器
CN108183710B (zh) 基于fpga的时间交织模数转换器的校正方法及系统
CN102640421A (zh) 具有提高的和/或可调整的精度的adc
CN112558519A (zh) 一种基于fpga和高精度延时芯片的数字信号延时方法
US10326465B1 (en) Analog to digital converter device and method for generating testing signal
US20050010625A1 (en) Method and apparatus for generation of arbitrary mono-cycle waveforms

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant