CN115021754A - Tiadc采样时间失配数字校正方法与系统 - Google Patents

Tiadc采样时间失配数字校正方法与系统 Download PDF

Info

Publication number
CN115021754A
CN115021754A CN202210931317.1A CN202210931317A CN115021754A CN 115021754 A CN115021754 A CN 115021754A CN 202210931317 A CN202210931317 A CN 202210931317A CN 115021754 A CN115021754 A CN 115021754A
Authority
CN
China
Prior art keywords
correction
channel
value
adc
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210931317.1A
Other languages
English (en)
Other versions
CN115021754B (zh
Inventor
杜汐源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gaoche Technology Shanghai Co ltd
Fengjia Microelectronics Kunshan Co ltd
Original Assignee
Gaoche Technology Shanghai Co ltd
Fengjia Microelectronics Kunshan Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gaoche Technology Shanghai Co ltd, Fengjia Microelectronics Kunshan Co ltd filed Critical Gaoche Technology Shanghai Co ltd
Priority to CN202210931317.1A priority Critical patent/CN115021754B/zh
Publication of CN115021754A publication Critical patent/CN115021754A/zh
Application granted granted Critical
Publication of CN115021754B publication Critical patent/CN115021754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1285—Synchronous circular sampling, i.e. using undersampling of periodic input signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种TIADC(Time‑Interleaved Analog‑to‑Digital Converter，时间交替模数转换器)采样时间失配数字校正方法与系统，属于数字信号处理技术领域。本发明的一种TIADC采样时间失配数字校正方法与系统，基于反馈延时链，在数字域完成对误差的检测提取与配置码输出，模拟域根据配置码改变各通道ADC的工作时钟开启电容数目，进而调节时钟相位延迟，从而令各通道ADC电路的工作时钟相位差保持一致，提升TIADC系统的工作性能。

Description

TIADC采样时间失配数字校正方法与系统
技术领域
本发明涉及一种TIADC(Time-Interleaved Analog-to-Digital Converter，时间交替模数转换器)采样时间失配数字校正方法与系统，属于数字信号处理技术领域。
背景技术
后台校正算法克服了前台校正算法的缺点，它能够在模数转换器ADC正常工作的同时对采样时间失配进行校正，并且能够对失配值随环境和时间的变化做出实时的响应。早期的一些后台校正算法仍是基于在输入信号上叠加一个测试信号的方式，随后才发展出无需测试信号的盲校正技术。
校正过程分为失配检测和误差校正两个阶段。失配检测阶段利用测试信号或者对输出数据进行处理得出各通道的失配值，采用方法主要有：前台校正中输入锯齿波、正弦波等测试信号，后台校正中可以使用通道间做差、利用反正切函数、使用 FIR 求导滤波器等方法。误差校正阶段则利用求得的失配值或其估计值对采样时间失配进行补偿，补偿的方法主要有利用小数延迟滤波器对数据进行延时、利用插值算法计算出正确的数据、将失配值反馈回各通道时钟延时链调节时钟相位等。
目前常用的采样时间失配校正方法包括：
1. 基于导数的采样时间失配校正，先利用拉格朗日插值法近似计算出采样点处的导数，再与采样时间失配值相乘得出采样值失配量，最后通过加法操作补偿采样时间失配。这种算法中导数的计算带来了不小的硬件开销，并且想要获得更高的求导精度，硬件开销还会继续增加。此外，为了达到必要的求导精度，输入信号需满足奈奎斯特采样定理，所以输入信号的频率被限制在了第一奈奎斯特区，这使得该算法无法满足全频带的要求。
2. 基于数字延时链的采样时间失配校正，利用滤波器对信号做延迟，求出失配时间之前或之后的数据，以抵消采样时间失配，这种算法补偿精度较高，采用纯数字电路实现，能够继承数字电路的优势，但是由于采用了滤波器，其劣势也在于硬件开销和对输入信号频率的限制。并且在扩展到多通道时，每个通道都需要一个滤波器，为了保证精度，每个滤波器都需要处理所有通道的数据，这会加剧该算法的硬件消耗。
3. 基于反馈延时链的采样时间失配校正，该算法将校正过程完全放在模拟域，仅采用简单的电容来调节延迟，大大降低了电路的硬件开销。单从校正的角度看，该算法完全不会限制输入信号频率，输入信号频率只会受制于采样时间失配估计算法，所以该算法适用于任意奈奎斯特区。当扩展到多通道时，也仅仅是增加一条延时链，所以通道扩展性较强。但是由于采用了电容，所以其精度受电容的限制相比于滤波器要差，也会带来额外的时钟抖动，这在高速高精度的 ADC 中尤其需要认真考虑，另外其收敛速度受到固定步长校正的限制而变得较慢。
发明内容
针对现有的高速高精度时间交织模数转换器（TIADC）各通道工作时钟相位差出现偏差，各通道ADC电路的工作时钟相位差不为严格的2π/N，导致系统工作性能下降的问题，本发明的目的是提供一种TIADC采样时间失配数字校正方法与系统，基于反馈延时链，在数字域完成对误差的检测提取与配置码输出，模拟域根据配置码改变各通道ADC的工作时钟开启电容数目，进而调节时钟相位延迟，从而令各通道ADC电路的工作时钟相位差保持一致，提升TIADC系统的工作性能。
为了实现上述目的，本发明提供了如下技术方案：
一种TIADC采样时间失配数字校正方法，适用于通道数为2n的TIADC（n=1,2,3…），包括如下步骤：
S1、校正级数和校正顺序的确定以及数字补偿模块初始化；
根据通道数确定校正级数和校正顺序，所述校正级数=log2(通道数)=log2 (2n)=n, （n=1,2,3…）；所述校正顺序的确定方法如下：当校正级数=1时，确定方法包括步骤a；当校正级数=2时，确定方法包括步骤a和步骤b；当校正级数≥3时，确定方法包括步骤a、步骤b和步骤c；
a、选择任一个通道作为一级参考通道，根据通道数，按照各通道顺序依次工作并循环的工作顺序，选择与所述一级参考通道的工作顺序间隔相同的一个通道作为一级校正通道，一级校正通道和一级参考通道构成一个一级校正单元；
b、校正后的一级校正通道和一级参考通道共同作为二级参考通道，选择与两个二级参考通道的工作顺序间隔相同的一个通道作为二级校正通道，一个二级校正通道和两个二级参考通道构成一个二级校正单元；
c、校正后的二级校正通道和二级参考通道共同作为三级参考通道，选择与两个三级参考通道的工作顺序间隔相同的一个通道作为三级校正通道，一个二级校正通道和两个三级参考通道构成一个三级校正单元；以此类推；
数字补偿模块置于初始状态，令d=1，d代表的是校正方向，默认为第一奈奎斯特区间；设定初始ADC工作时钟配置码为：粗调20，细调12；
S2、误差检测；
误差检测模块获取各通道ADC采集的数据并进行同步处理，根据步骤S1确定的校正级数和校正顺序依次对各校正单元进行误差检测；利用公式1对校正单元内的参考通道和校正通道采集的数据进行运算，获得误差检测值Detect_Value，即为误差检测模块提取的参考通道与校正通道之间数据相关统计特性，并以此作为参考通道与校正通道之间误差的估计值；
Figure 888196DEST_PATH_IMAGE001
公式1
式中，若校正级别＞1，则y 1和y 3分别为两个参考通道当前时钟周期采集的数据；y 2为校正通道当前时钟周期采集的数据；N为累加次数；
若校正级别=1，则y 1为参考通道当前时钟周期采集的数据， y 2为校正通道当前时钟周期采集的数据，y 3为参考通道上一个时钟周期采集的数据；N为累加次数；
S3、数字补偿；
S3.1、判断校正单元的首次计算获得的第一误差检测值Detect_Value(1)大于0还是小于0；若Detect_Value(1)大于0，则将ADC工作时钟配置码置于最大：粗调40，细调24；若Detect_Value(1)小于0，则将ADC工作时钟配置码置于最小：粗调0，细调0；
S3.2、各通道ADC在步骤S3.1设定的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的第二误差检测值Detect_Value(2)，并将ADC工作时钟配置码置于初始值：粗调20，细调12；
S3.3、判断第二误差检测值Detect_Value(2)与第一误差检测值Detect_Value(1)是否同号，判断d的取值，即输入信号所处奈奎斯特区间的奇偶性；
若Detect_Value(2)与Detect_Value(1)同号，则校正方向d=-1；
若Detect_Value(2)与Detect_Value(1)不同号，则校正方向d=1；
S3.4、粗调；
按照步骤S3.3确定的校正方向，根据粗调步长迭代配制新的ADC工作时钟配置码；各通道ADC在每次迭代获得的新的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的粗调误差检测值；粗调步长由PID模块产生，直至达到粗调过程的最小控制电容数；
S3.5、细调；
按照步骤S3.3确定的校正方向，根据细调步长迭代配制新的ADC工作时钟配置码，各通道ADC在每次迭代获得的新的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的细调误差检测值；细调步长由PID模块产生，直至达到细调过程的最小控制电容数，完成一个校正单元的数字补偿；
其中，步骤S3.4和S3.5中迭代产生的新的ADC工作时钟配置码满足公式2；
config code(i+1) = config code(i) + d*step*sign(Detect_Value) 公式2
式中，config code(i+1)表示当前时钟周期的ADC工作时钟配置码；config code(i)表示上一个时钟周期的ADC工作时钟配置码；d为校正方向；sign(Detect_Value)表示误差检测值Detect_Value的正/负符号；
S4、重复步骤S2和步骤S3直至完成所有校正单元的数字补偿。
所述数字校正方法适用于8通道的TIADC，校正级数为3，选择ADC1作为一级参考通道，以ADC5作为一级校正通道；然后再以ADC1和ADC5作为二级参考通道分别校正ADC3和ADC7；最后以ADC1、ADC3、ADC5和ADC7为三级参考通道分别对ADC2、ADC4、ADC6、ADC8通道进行校正。
所述步骤S2中，各通道ADC采集的数据的数据值以16位有符号数进行表示，每一时钟周期向数字校正系统输入2×2n个数据，即每通道2个数据。
所述步骤S3.4中粗调步长为8~12。
所述步骤S3.5中细调步长为5~7。
一种应用所述的TIADC采样时间失配数字校正方法的数字校正系统，包括误差检测模块、数字补偿模块和PID模块。
所述误差检测模块，用于计算和提取各通道之间数据相关统计特性，并以此作为各通道之间误差的估计值。
所述数字补偿模块，用于根据误差检测模块输出的各通道之间误差的估计值，通过PID模块运算生成新的粗调步长和细调步长，控制ADC工作时钟配置码的生成，并输出至模拟端进行解码，对开启的电容数量进行控制，调节工作时钟的相位延迟。
所述PID模块，以数字补偿模块中粗调步长和细调步长为输入，与反馈的输出步长作差，然后分别经过比例、积分和微分操作，最后将比例、积分和微分操作的值相加输出新一次的步长，应用于数字补偿模块并反馈回输入端进行迭代直至步长达到收敛。
与现有技术相比，本发明的有益效果在于：
本发明通过利用各通道子ADC之间的采样数值的相关统计特性，采用数字电路对误差进行检测和提取，并输出新的ADC工作时钟配置码，传输至模拟域，用开启的电容数量来调节时钟相位延迟，从而令各通道ADC电路的工作时钟相位差保持一致。
通过对模拟域各通道上的电容数量进行配置，来改变工作时钟配置，用于解决8通道时间交织ADC中的通道间时间失配问题。通过对比TIADC的整体性能，如无杂散动态范围（Spurious Free Dynamic Range, SFDR），信号噪声谐波比（Signal to Noise andDistortion Ration, SNDR），有效位（Effective Number of Bits, ENOB）等，发现TIADC的整体性能获得了提升。
另外，将TIADC原采集数据与校正后采集数据进行频谱分析，发现由于通道间时间失配产生的频谱杂波得到了削弱和滤除，也说明本发明对改善通道间时间失配问题有益处。
本发明通过增加一步“试校正”的步骤，使得不仅仅能够对频率处于第一奈奎斯特区间（奇区间）的信号进行校正，而是能够适用于全频带信号；误差检测模块仅有简单的加法、减法、取绝对值、移位操作，硬件开销小，通道扩展性强。采用PID模块代替固定步长进行时钟配置迭代，加快了收敛速度。引入PID积分项的优点：消除稳态误差；微分项优点：减少超调。顶层合理分配控制逻辑，使得能够完成2/4/8通道三种工作模式的校正，并能实现任意的校正通道组合。
附图说明
图1为TIADC通道间出现采样时间失配（timing skew）的原理示意图，以TIADC采样一个正弦信号为例；
图2为本发明中误差检测模块的一级校正示意图；
图3为本发明中数字补偿模块的状态机流程图；
图4为本发明中PID模块的结构原理图；
图5为本发明中的TIADC系统8通道校正流程图；
图6为本发明中校正配置码利用模拟域电容的进行时钟相位调节示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
图1描述了TIADC通道间出现采样时间失配(timing skew)的原理示意图，其中t0、t1、t2、t3依次为ch0、ch1、ch2、ch3实际工作时的采样时刻，T为理论上的工作时间间隔，r1T和r2T分别代表ch1和ch2工作的timing skew偏差，由图可见，虚线所示是ch1与ch2在无时钟相位偏差时的采样时刻与采样值。由于ch1提前工作，ch2滞后工作，导致采样值出现的偏差。本发明的目的和功能即是对此进行校正。
一种TIADC采样时间失配数字校正系统，包括误差检测模块、数字补偿模块和PID模块；所述误差检测模块，用于计算和提取各通道之间数据相关统计特性，并以此作为各通道之间误差的估计值。
误差检测模块的一级校正单元如图2所示，以Sub-ADC1作为参考通道，Sub-ADC2为校正通道，Z-1代表移位一个时钟周期，y 1为参考通道Sub-ADC 1当前时钟周期采集的数据，y 2为校正通道Sub-ADC 2当前时钟周期采集的数据，y 3为参考通道Sub-ADC 1下一个时钟周期采集的数据，ACC&AVG为累加与平均模块，将Sub-ADC 1与Sub-ADC 2的采集数据计算获得误差检测值Detect_Value，即为误差检测模块提取的参考通道与校正通道之间数据相关统计特性，并以此作为参考通道与校正通道之间误差的估计值。
所述数字补偿模块，用于根据误差检测模块输出的各通道之间误差的估计值，通过PID模块运算生成新的粗调步长和细调步长，控制ADC工作时钟配置码的生成，并输出至模拟端进行解码，对开启的电容数量进行控制，调节工作时钟的相位延迟，如图3所示。
所述PID模块的结构原理图如图4所示，以数字补偿模块中粗调步长和细调步长step为输入，与反馈的输出步长next step作差，然后分别经过比例、积分、微分操作并将三者的值相加输出新一次的步长next step，应用于数字补偿模块并反馈回输入端进行迭代直至步长达到收敛。其中，K p 为比例系数；T i 为积分时间；T D 为微分时间；s为拉普拉斯变换中的复变量。
本发明的一种TIADC采样时间失配数字校正方法，利用各通道ADC之间的采样数据相关统计特性，采用数字电路对误差进行检测和提取，并输出新的ADC工作时钟配置码，传输至模拟域，用开启的电容数量来调节时钟相位延迟，从而令各通道ADC电路的工作时钟相位差保持一致。适用于通道数为2n的TIADC（n=1,2,3…），具体包括如下步骤：
S1、校正级数和校正顺序的确定以及数字补偿模块初始化；
根据通道数确定校正级数和校正顺序，所述校正级数log2(通道数)=log2 (2n)=n,（n=1,2,3…）；所述校正顺序的确定方法如下：当校正级数=1时，确定方法包括步骤a；当校正级数=2时，确定方法包括步骤a和步骤b；当校正级数≥3时，确定方法包括步骤a、步骤b和步骤c；
a、选择任一个通道作为一级参考通道，根据通道数，按照各通道顺序依次工作并循环的工作顺序，选择与所述一级参考通道的工作顺序间隔相同的一个通道作为一级校正通道，一级校正通道和一级参考通道构成一个一级校正单元；
b、校正后的一级校正通道和一级参考通道共同作为二级参考通道，选择与两个二级参考通道的工作顺序间隔相同的一个通道作为二级校正通道，一个二级校正通道和两个二级参考通道构成一个二级校正单元；
c、校正后的二级校正通道和二级参考通道共同作为三级参考通道，选择与两个三级参考通道的工作顺序间隔相同的一个通道作为三级校正通道，一个二级校正通道和两个三级参考通道构成一个三级校正单元；以此类推。
以8通道的TIADC为例，如图5所示，各通道按照ADC1→ADC2→ADC3→ADC4→ADC5→ADC6→ADC7→ADC8→ADC1…顺序依次工作并循环，根据通道数为8，确定校正级数为3，若选择ADC1作为一级参考通道，则必须先以ADC5作为一级校正通道，因为只有ADC5与ADC1的工作顺序间隔相同；一级校正通道ADC5和一级参考通道ADC1构成一个一级校正单元；然后再以一级参考通道ADC1和校正后的一级校正通道ADC5作为二级参考通道，以与ADC1和ADC5的工作顺序间隔相同ADC3和ADC7作为二级校正通道；其中，ADC1、ADC3和ADC5构成一个二级校正单元和ADC5、ADC7和ADC1构成一个二级校正单元；最后以二级参考通道ADC1和ADC5以及校正后的二级校正通道ADC3和ADC7为三级参考通道，ADC2作为与ADC1和ADC3的工作顺序间隔相同的三级校正通道，ADC4作为与ADC3和ADC5的工作顺序间隔相同的三级校正通道，ADC6作为与ADC5和ADC7的工作顺序间隔相同的三级校正通道，ADC8作为与ADC7和ADC1的工作顺序间隔相同的三级校正通道；其中，ADC1、ADC2和ADC3构成一个三级校正单元，ADC3、ADC4和ADC5构成一个三级校正单元，ADC5、ADC6和ADC7构成一个三级校正单元，ADC7、ADC8和ADC1构成一个三级校正单元。
数字补偿模块置于初始状态，令d=1，d代表的是校正方向，默认为第一奈奎斯特区间；由于ADC工作时钟配置码的配置范围为：粗调0~40，细调0~24，设定初始ADC工作时钟配置码为：粗调20，细调12。
S2、误差检测；
误差检测模块获取各通道ADC采集的数据并进行同步处理，根据步骤S1确定的校正级数和校正顺序依次对各校正单元进行误差检测；利用公式1对校正单元内的参考通道和校正通道采集的数据进行运算，获得误差检测值Detect_Value，即为误差检测模块提取的参考通道与校正通道之间数据相关统计特性，并以此作为参考通道与校正通道之间误差的估计值；
Figure 993293DEST_PATH_IMAGE001
公式1
式中，若校正级别＞1，则y 1和y 3分别为两个参考通道当前时钟周期采集的数据；y 2为校正通道当前时钟周期采集的数据；N为累加次数；
若校正级别=1，则y 1为参考通道当前时钟周期采集的数据， y 2为校正通道当前时钟周期采集的数据，y 3为参考通道上一个时钟周期采集的数据；N为累加次数。
S3、数字补偿；具体过程如图3所示；
S3.1、判断校正单元的首次计算获得的第一误差检测值Detect_Value(1)大于0还是小于0；若Detect_Value(1)大于0，则将ADC工作时钟配置码置于最大：粗调40，细调24；若Detect_Value(1)小于0，则将ADC工作时钟配置码置于最小：粗调0，细调0；
S3.2、各通道ADC在步骤S3.1设定的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的第二误差检测值Detect_Value(2)，并将ADC工作时钟配置码置于初始值：粗调20，细调12；
S3.3、判断第二误差检测值Detect_Value(2)与第一误差检测值Detect_Value(1)是否同号，判断d的取值，即输入信号所处奈奎斯特区间的奇偶性；
若Detect_Value(2)与Detect_Value(1)同号，则校正方向d=-1；
若Detect_Value(2)与Detect_Value(1)不同号，则校正方向d=1；
S3.4、粗调；
按照步骤S3.3确定的校正方向，根据粗调步长迭代配制新的ADC工作时钟配置码；各通道ADC在每次迭代获得的新的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的粗调误差检测值；粗调步长由PID模块产生，直至达到粗调过程的最小控制电容数；所述粗调步长为8~12。
S3.5、细调；
按照步骤S3.3确定的校正方向，根据细调步长迭代配制新的ADC工作时钟配置码，各通道ADC在每次迭代获得的新的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的细调误差检测值；细调步长由PID模块产生，直至达到细调过程的最小控制电容数，完成一个校正单元的数字补偿；所述细调步长为5~7。
其中，步骤S3.4和S3.5中迭代产生的新的ADC工作时钟配置码满足公式2；
config code(i+1) = config code(i) + d*step*sign(Detect_Value) 公式2
式中，config code(i+1) 表示当前时钟周期的ADC工作时钟配置码；config code(i)表示上一个时钟周期的ADC工作时钟配置码；d为校正方向；sign(Detect_Value)表示误差检测值Detect_Value的正/负符号。
S4、重复步骤S2和步骤S3直至完成所有校正单元的数字补偿。
图6描述了数字补偿模块输出的配置码是如何利用模拟域的电容对时钟的延迟进行调节的。输出的配置码通过译码器，影响电容开关阵列里的开关闭合情况，从而影响CLK路径的延时。
优选地，所述步骤S2中，各通道ADC采集的数据的数据值以16位有符号数进行表示，每一时钟周期向数字校正系统输入2×2n个数据，即每通道2个数据。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，该发明所描述的具体的实施只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (6)

1.一种TIADC采样时间失配数字校正方法，适用于通道数为2n的TIADC，n=1,2,3…，其特征在于，包括如下步骤：
S1、校正级数和校正顺序的确定以及数字补偿模块初始化；
根据通道数确定校正级数和校正顺序，所述校正级数= log2 (2n)=n；所述校正顺序的确定方法如下：当校正级数=1时，确定方法包括步骤a；当校正级数=2时，确定方法包括步骤a和步骤b；当校正级数≥3时，确定方法包括步骤a、步骤b和步骤c；
a、选择任一个通道作为一级参考通道，根据通道数，按照各通道顺序依次工作并循环的工作顺序，选择与所述一级参考通道的工作顺序间隔相同的一个通道作为一级校正通道，一级校正通道和一级参考通道构成一个一级校正单元；
b、校正后的一级校正通道和一级参考通道共同作为二级参考通道，选择与两个二级参考通道的工作顺序间隔相同的一个通道作为二级校正通道，一个二级校正通道和两个二级参考通道构成一个二级校正单元；
c、校正后的二级校正通道和二级参考通道共同作为三级参考通道，选择与两个三级参考通道的工作顺序间隔相同的一个通道作为三级校正通道，一个二级校正通道和两个三级参考通道构成一个三级校正单元；以此类推；
数字补偿模块置于初始状态，令d=1，d代表的是校正方向，默认为第一奈奎斯特区间；设定初始ADC工作时钟配置码为：粗调20，细调12；
S2、误差检测；
误差检测模块获取各通道ADC采集的数据并进行同步处理，根据步骤S1确定的校正级数和校正顺序依次对各校正单元进行误差检测；利用公式1对校正单元内的参考通道和校正通道采集的数据进行运算，获得误差检测值Detect_Value，即为误差检测模块提取的参考通道与校正通道之间数据相关统计特性，并以此作为参考通道与校正通道之间误差的估计值；
Figure 503960DEST_PATH_IMAGE001
公式1
式中，若校正级别＞1，则y 1和y 3分别为两个参考通道当前时钟周期采集的数据；y 2为校正通道当前时钟周期采集的数据；N为累加次数；
若校正级别=1，则y 1为参考通道当前时钟周期采集的数据， y 2为校正通道当前时钟周期采集的数据，y 3为参考通道上一个时钟周期采集的数据；
S3、数字补偿；
S3.1、判断校正单元的首次计算获得的第一误差检测值Detect_Value(1)大于0还是小于0；若Detect_Value(1)大于0，则将ADC工作时钟配置码置于最大：粗调40，细调24；若Detect_Value(1)小于0，则将ADC工作时钟配置码置于最小：粗调0，细调0；
S3.2、各通道ADC在步骤S3.1设定的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的第二误差检测值Detect_Value(2)，并将ADC工作时钟配置码置于初始值：粗调20，细调12；
S3.3、判断第二误差检测值Detect_Value(2)与第一误差检测值Detect_Value(1)是否同号，判断d的取值，即输入信号所处奈奎斯特区间的奇偶性；
若Detect_Value(2)与Detect_Value(1)同号，则校正方向d=-1；
若Detect_Value(2)与Detect_Value(1)不同号，则校正方向d=1；
S3.4、粗调；
按照步骤S3.3确定的校正方向，根据粗调步长迭代配制新的ADC工作时钟配置码；各通道ADC在每次迭代获得的新的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的粗调误差检测值；粗调步长由PID模块产生，直至达到粗调过程的最小控制电容数；
S3.5、细调；
按照步骤S3.3确定的校正方向，根据细调步长迭代配制新的ADC工作时钟配置码，各通道ADC在每次迭代获得的新的ADC工作时钟配置码下采集数据，重复步骤S2，获得新的细调误差检测值；细调步长由PID模块产生，直至达到细调过程的最小控制电容数，完成一个校正单元的数字补偿；
其中，步骤S3.4和S3.5中迭代产生的新的ADC工作时钟配置码满足公式2；
config code(i+1) = config code(i) + d*step*sign(Detect_Value) 公式2
式中，config code(i+1)表示当前时钟周期的ADC工作时钟配置码；config code(i)表示上一个时钟周期的ADC工作时钟配置码；d为校正方向；sign(Detect_Value)表示误差检测值Detect_Value的正/负符号；
S4、重复步骤S2和步骤S3直至完成所有校正单元的数字补偿。
2.根据权利要求1所述的TIADC采样时间失配数字校正方法，其特征在于，适用于8通道的TIADC，校正级数为3，选择ADC1作为一级参考通道，以ADC5作为一级校正通道；然后再以ADC1和ADC5作为二级参考通道分别校正ADC3和ADC7；最后以ADC1、ADC3、ADC5和ADC7为三级参考通道分别对ADC2、ADC4、ADC6、ADC8通道进行校正。
3.根据权利要求1所述的TIADC采样时间失配数字校正方法，其特征在于，所述步骤S2中，各通道ADC采集的数据的数据值以16位有符号数进行表示，每一时钟周期向数字校正系统输入2×2n个数据，即每通道2个数据。
4.根据权利要求1所述的TIADC采样时间失配数字校正方法，其特征在于，所述步骤S3.4中粗调步长为8~12。
5.根据权利要求1所述的TIADC采样时间失配数字校正方法，其特征在于，所述步骤S3.5中细调步长为5~7。
6.一种应用如权利要求1-5任一项所述的TIADC采样时间失配数字校正方法的数字校正系统，其特征在于，包括误差检测模块、数字补偿模块和PID模块；
所述误差检测模块，用于计算和提取各通道之间数据相关统计特性，并以此作为各通道之间误差的估计值；
所述数字补偿模块，用于根据误差检测模块输出的各通道之间误差的估计值，通过PID模块运算生成新的粗调步长和细调步长，控制ADC工作时钟配置码的生成，并输出至模拟端进行解码，对开启的电容数量进行控制，调节工作时钟的相位延迟；所述PID模块，以数字补偿模块中粗调步长和细调步长为输入，与反馈的输出步长作差，然后分别经过比例、积分和微分操作，最后将比例、积分和微分操作的值相加输出新一次的步长，应用于数字补偿模块并反馈回输入端进行迭代直至步长达到收敛。
CN202210931317.1A 2022-08-04 2022-08-04 Tiadc采样时间失配数字校正方法与系统 Active CN115021754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210931317.1A CN115021754B (zh) 2022-08-04 2022-08-04 Tiadc采样时间失配数字校正方法与系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210931317.1A CN115021754B (zh) 2022-08-04 2022-08-04 Tiadc采样时间失配数字校正方法与系统

Publications (2)

Publication Number Publication Date
CN115021754A true CN115021754A (zh) 2022-09-06
CN115021754B CN115021754B (zh) 2022-10-28

Family

ID=83065535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210931317.1A Active CN115021754B (zh) 2022-08-04 2022-08-04 Tiadc采样时间失配数字校正方法与系统

Country Status (1)

Country Link
CN (1) CN115021754B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115459770A (zh) * 2022-09-19 2022-12-09 中国电子科技集团公司第十四研究所 一种多通道时间交织adc采样时间失配的校正方法
CN116879855A (zh) * 2023-09-05 2023-10-13 成都梓峡信息技术有限公司 一种雷达电子对抗信号处理系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425853A (zh) * 2017-06-20 2017-12-01 北华航天工业学院 基于fft的双通道tiadc系统失配误差盲校正方法
CN108471313A (zh) * 2018-03-12 2018-08-31 东南大学 一种基于数模混合信号的tiadc系统校准方法
CN111064469A (zh) * 2019-12-13 2020-04-24 北京工业大学 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法
CN113114243A (zh) * 2021-03-31 2021-07-13 中国科学技术大学 一种tiadc系统失配误差校正方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107425853A (zh) * 2017-06-20 2017-12-01 北华航天工业学院 基于fft的双通道tiadc系统失配误差盲校正方法
CN108471313A (zh) * 2018-03-12 2018-08-31 东南大学 一种基于数模混合信号的tiadc系统校准方法
CN111064469A (zh) * 2019-12-13 2020-04-24 北京工业大学 一种基于相邻通道自相关函数的tiadc采样时间失配误差的校正方法
CN113114243A (zh) * 2021-03-31 2021-07-13 中国科学技术大学 一种tiadc系统失配误差校正方法及系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115459770A (zh) * 2022-09-19 2022-12-09 中国电子科技集团公司第十四研究所 一种多通道时间交织adc采样时间失配的校正方法
CN115459770B (zh) * 2022-09-19 2024-04-16 中国电子科技集团公司第十四研究所 一种多通道时间交织adc采样时间失配的校正方法
CN116879855A (zh) * 2023-09-05 2023-10-13 成都梓峡信息技术有限公司 一种雷达电子对抗信号处理系统及方法
CN116879855B (zh) * 2023-09-05 2023-11-28 成都梓峡信息技术有限公司 一种雷达电子对抗信号处理系统及方法

Also Published As

Publication number Publication date
CN115021754B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
CN115021754B (zh) Tiadc采样时间失配数字校正方法与系统
US10291245B2 (en) Device and method for correcting error estimation of analog-to-digital converter
CN104917524A (zh) 模数转换器
CN107453756B (zh) 一种用于流水线adc的前端校准方法
US9059730B2 (en) Pipelined successive approximation analog-to-digital converter
KR20130045803A (ko) 다중 비트 연속 근사 아날로그-디지털 변환
WO2021114939A1 (zh) 时间交织逐次逼近型模数转换器及其校准方法
CN101355362A (zh) 模拟至数字转换器及其进行增益误差校正的方法
JP6886394B2 (ja) 逐次比較レジスタ型アナログデジタル変換器におけるデジタルアナログ変換器のミスマッチ較正方法、及び逐次比較レジスタ型アナログデジタル変換器
US20190296755A1 (en) Circular histogram noise figure for noise estimation and adjustment
EP3550725B1 (en) Pipelined analog-to-digital converter
CN106899300B (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
CN110504966B (zh) 一种模数转换器的校准系统及方法
CN111917413A (zh) 一种ti-adc通道间时序偏差校准方法
CN105187066B (zh) 数模转换器
Massolini et al. A fully digital fast convergence algorithm for nonlinearity correction in multistage ADC
EP3703262A1 (en) Mdac based time-interleaved analog-to-digital converters and related methods
CN112398474A (zh) 一种多级Cyclic ADC的工作方法
CN110912556A (zh) 一种基于差值均衡的tiadc系统采样时刻失配误差估计方法
CN106992783B (zh) 基于二分查找的时间交织adc用采样时间失配校正方法
CN108233927A (zh) 一种高精度的流水线adc前端校准方法
CN112600557B (zh) 一种流水线adc数字域增益校准方法
TWI568192B (zh) 類比至數位轉換裝置及相關的校正方法與校正模組
CN111181558A (zh) 一种时域交织型模数转换器失配效应的数字校正方法
Huiqing et al. Adaptive digital calibration of timing mismatch for TIADCs using correlation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant